CN115732022A - 一种振荡周期检测电路、方法和半导体存储器 - Google Patents
一种振荡周期检测电路、方法和半导体存储器 Download PDFInfo
- Publication number
- CN115732022A CN115732022A CN202110993836.6A CN202110993836A CN115732022A CN 115732022 A CN115732022 A CN 115732022A CN 202110993836 A CN202110993836 A CN 202110993836A CN 115732022 A CN115732022 A CN 115732022A
- Authority
- CN
- China
- Prior art keywords
- signal
- oscillation
- target
- level state
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 225
- 238000001514 detection method Methods 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 30
- 238000012545 processing Methods 0.000 claims abstract description 53
- 238000002407 reforming Methods 0.000 claims abstract description 20
- 230000011664 signaling Effects 0.000 claims abstract description 7
- 238000005070 sampling Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 6
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
本申请实施例提供了一种振荡周期检测电路、方法和半导体存储器，该振荡周期检测电路包括：振荡器模块，包括目标振荡器，用于接收使能信号，根据使能信号控制目标振荡器输出振荡时钟信号；控制模块，用于接收使能信号和振荡时钟信号，根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；计数模块，用于接收使能信号和振荡时钟信号，根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；目标振荡器的振荡周期是根据目标时间和目标周期数量计算得到的。这样，对于使能信号和振荡时钟信号，分别经过有效时间重整处理和周期计数来计算振荡周期，从而提高振荡周期的检测准确率和检测效率。
Description
技术领域
本申请涉及电子测量技术领域，尤其涉及一种振荡周期检测电路、方法和半导体存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在DRAM中，需要利用振荡器产生规律性的时序信号，并根据该时序信号实现对多个存储单元的控制。因此，振荡器的周期检测是芯片质量检测的重要部分。
然而，在相关技术中，振荡周期时长的检测方法仍具有不足之处，导致检测准确率和检测效率偏低。
发明内容
本申请提供了一种振荡周期检测电路、方法和半导体存储器，能够提高振荡周期的检测准确率和检测效率。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供了一种振荡周期检测电路，包括：
振荡器模块，包括目标振荡器，用于接收使能信号，并根据使能信号控制目标振荡器输出振荡时钟信号；
控制模块，用于接收使能信号和振荡时钟信号，并根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；
计数模块，用于接收使能信号和振荡时钟信号，并根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；
其中，目标振荡器的振荡周期是根据目标时间和目标周期数量计算得到的。
第二方面，本申请实施例提供了一种振荡周期检测方法，应用于包含有目标振荡器的振荡周期检测电路，该方法包括：
根据使能信号，控制目标振荡器输出振荡时钟信号；
根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；
根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；
对目标时间和目标周期数量进行计算，确定目标振荡器的振荡周期。
第三方面，本申请实施例提供了一种半导体存储器，该半导体存储器至少包括如第一方面所述的振荡周期检测电路。
本申请实施例提供了一种振荡周期检测电路、方法和半导体存储器，该振荡周期检测电路包括：振荡器模块，包括目标振荡器，用于接收使能信号，并根据使能信号控制目标振荡器输出振荡时钟信号；控制模块，用于接收使能信号和振荡时钟信号，并根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；计数模块，用于接收使能信号和振荡时钟信号，并根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；其中，目标振荡器的振荡周期是根据目标时间和目标周期数量计算得到的。这样，使能信号和振荡时钟信号经过有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率。
附图说明
图1为本申请实施例提供的一种振荡周期电路的结构示意图；
图2为本申请实施例提供的另一种振荡周期电路的结构示意图；
图3为本申请实施例提供的一种振荡周期电路的信号波形示意图；
图4为本申请实施例提供的一种振荡周期电路的仿真测试示意图；
图5为本申请实施例提供的一种振荡周期检测方法的流程示意图；
图6为本申请实施例提供的一种半导体存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在DRAM中，需要利用振荡器产生规律性的时序信号，并根据该时序信号实现对多个存储单元的控制。因此，振荡器的周期检测是存储芯片质量检测的重要部分。
存储芯片内部的振荡器的检测方式有多种，大体上分为两类，一类为直接测试，将振荡器的输出时钟引到测试机台，这种测试方式适用于低速时钟，第二类为将内部的时钟周期数通过控制逻辑输出，并根据振荡器工作时间，计算得到振荡器的周期。
然而，在相关技术中，振荡周期时长的检测方法仍具有不足之处，导致检测准确率和检测效率偏低。
基于此，本申请实施例提供了一种振荡周期检测电路，其基本思想是：该振荡周期检测电路包括：振荡器模块，包括目标振荡器，用于接收使能信号，并根据所述使能信号控制所述目标振荡器输出振荡时钟信号；控制模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述振荡时钟信号和所述使能信号进行有效时间重整处理，确定目标时间；计数模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述使能信号和所述振荡时钟信号进行周期计数处理，确定目标周期数量；其中，所述目标振荡器的振荡周期是根据所述目标时间和所述目标周期数量计算得到的。这样，使能信号和振荡时钟信号经过有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率。
下面将结合附图对本申请各实施例进行详细说明。
在本申请的一实施例中，参见图1，其示出了本申请实施例提供的一种振荡周期检测电路10的结构示意图。如图1所示，该振荡周期检测电路10包括：
振荡器模块101，包括目标振荡器1011，用于接收使能信号，并根据使能信号控制目标振荡器1011输出振荡时钟信号；
控制模块102，用于接收使能信号和振荡时钟信号，并根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间；
计数模块103，用于接收使能信号和振荡时钟信号，并根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量；
其中，目标振荡器1011的振荡周期是根据目标时间和目标周期数量计算得到的。
需要说明的是，本申请实施例提供的振荡周期检测电路可以应用于任何涉及到振荡器的电子器件，如动态随机存储器、静态随机存储器等。
在本申请实施例中，振荡周期检测电路10的基本原理是：将内部的时钟周期数通过控制逻辑输出，并根据振荡器工作时间，计算得到振荡器的周期。
具体地，振荡周期检测电路包括振荡器模块101、控制模块102和计数模块103，振荡器模块101中的目标振荡器1011根据使能信号输出振荡时钟信号；控制模块102根据振荡时钟信号对使能信号进行有效时间重整，输出目标时间；计数模块103根据使能信号对振荡时钟信号进行周期计数，确定目标周期数量。这样，根据目标时间和目标周期数量即可计算得到目标振荡器1011的振荡周期。
进一步地，在一些实施例中，参见图2，其示出了本申请实施例提供的另一种振荡周期检测电路10的结构示意图。如图2所示，控制模块102包括第一触发器1021、第二触发器1022和第三触发器1023，第一触发器1021的输入端(D)用于接收使能信号，第二触发器1022的输入端(D)与第一触发器1021的输出端(Q)连接，第三触发器1023的输入端(D)与第二触发器1022的输出端(Q)连接，且第一触发器1021的时钟端(CK)、第二触发器1022的时钟端(CK)和第三触发器1023的时钟端(CK)均用于接收振荡时钟信号；其中，
第一触发器1021，具体用于根据振荡时钟信号对使能信号进行采样处理，输出第一控制信号；
第二触发器1022，用于根据振荡时钟信号对第一控制信号进行采样处理，输出第二控制信号；
第三触发器1023，用于根据振荡时钟信号对第二控制信号进行采样处理，输出第三控制信号。
在这里，第一控制信号处于第一电平状态的持续时长用于确定目标时间，目标时间是目标振荡器的振荡周期的整倍数；第二控制信号用于在由第一电平状态翻转为第二电平状态时对目标周期数量进行锁存处理，第三控制信号用于在由第一电平状态翻转为第二电平状态时对计数模块103进行清零处理。
需要说明的是，控制模块102由第一触发器1021、第二触发器1022和第三触发器1023构成，其具体的连接关系如图2所示。触发器是一种逻辑电路中经常出现的电子器件，触发器包括时钟端和输入端，通过时钟端接收振荡时钟信号，并根据振荡时钟信号对输入端的信号进行采样。
第一触发器1021、第二触发器1022和第三触发器1023可以采用各种原理的触发器，本领域技术人员可依据实际应用场景进行选用。示例性地，第一触发器1021、第二触发器1022和第三触发器1023可以均采用D型触发器，D型触发器能够在振荡时钟信号的上升沿对输入端的信号进行采样。
对于第一触发器1021来说，在振荡时钟信号的上升沿对使能信号进行采样，从而输出第一控制信号。参见图3，其示出了本申请实施例提供的一种振荡周期电路的信号波形示意图。如图3所示，由于第一触发器1021只有在振荡时钟信号的上升沿进行采样，所以第一控制信号只有在振荡时钟信号的上升沿才有可能发生电平状态的改变，因此第一控制信号处于第一电平状态的持续时长必定是目标振荡器1011的振荡周期的整倍数。也就是说，第一触发器1021主要用于将使能信号的有效时间重整为(目标振荡器的)振荡周期的整倍数，进而确定目标时间。
对于第二触发器1022来说，在振荡时钟信号的上升沿对第一控制信号进行采样，从而输出为第二控制信号。如图3所示，第二控制信号的有效时间(处于第一电平状态的持续时间)相对于第一控制信号会延迟一个(目标振荡器的)振荡周期，第二控制信号主要用于对目标周期数量进行锁存。
对于第三触发器1023来说，在振荡时钟信号的上升沿对第二控制信号进行采样，输出端为第三控制信号。如图3所示，第三控制信号的有效时间(处于第一电平状态的持续时间)相对于第二控制信号会延迟一个(目标振荡器的)振荡周期，主要用于对计数模块103进行清零处理。
进一步地，在一些实施例中，振荡器模块101，具体用于接收使能信号和第三控制信号，在使能信号处于第一电平状态或者第三控制信号处于第一电平状态时，控制目标振荡器1011输出振荡时钟信号；以及在使能信号和第三控制信号均处于第二电平状态时，控制目标振荡器1011停止输出振荡时钟信号。这样，采用使能信号和第三控制信号同时控制目标振荡器，避免目标振荡器过早停止振荡，造成测量过程中的误差。
因此，在一些实施例中，如图2所示，振荡器模块101还包括或非门1012和非门1013；其中，
或非门1012，用于对第三控制信号和使能信号进行或非运算，得到运算后信号；
非门1013，用于对运算后信号进行非运算，得到使能控制信号；
目标振荡器1011，用于接收使能控制信号，并根据使能控制信号输出振荡时钟信号。
需要说明的是，第三控制信号和使能信号依次进行或非运算和非运算，得到使能控制信号，使能控制信号用于控制目标振荡器1011输出目标振荡信号。
进一步地，在一些实施例中，如图2所示，计数模块103包括计数器1031，计数器1031的输入端、时钟端和复位端分别与使能信号、振荡时钟信号和第三控制信号连接；其中，
计数器1031，用于在使能信号处于第一电平状态时对振荡时钟信号进行周期计数处理，输出周期计数信号，且周期计数信号用于指示目标周期数量；以及在第三控制信号由第一电平状态翻转为第二电平状态时进行清零处理。
需要说明的是，计数模块103主要包括一计数器1031，对于计数器1031来说，使能信号起到门控的作用，在使能信号有效(处于第一电平状态)的情况下，计数器1031对振荡时钟信号进行周期计数，从而输出周期计数信号；另外，对计数器1031来说，第三控制信号为复位信号，在第三控制信号由第一电平状态翻转为第二电平状态时，计数器1031的计数值清零。
进一步地，在一些实施例中，振荡周期检测电路10还包括锁存器104，且锁存器的两个输入端分别与周期计数信号和第二控制信号连接；其中，
锁存器104，用于在第二控制信号由第一电平状态翻转为第二电平状态的情况下，对周期计数信号进行锁存处理，以实现目标周期数量的锁存处理。
需要说明的是，锁存器104的输入端接收计数器1031输出的周期计数信号，以及还会接收第二控制信号，并在第二控制信号的下降沿对周期计数信号进行锁存。
从以上来看，在使能信号处于第一电平状态时，计数器1031对振荡时钟信号的周期进行计数；在第二控制信号的下降沿，锁存器104对计数器1031输出的周期计数信号进行锁存，从而得到目标周期数量；在第三控制信号的下降沿，计数器1031的计数值清零。
还需要说明的是，第一电平状态为高电平状态，第二电平状态为低电平状态，但这并不构成本申请实施例的限制。
请参见图4，其示出了本申请实施例提供的一种振荡周期电路的仿真测试示意图。如图4所示，本申请实施例共采用了两次仿真实验。在第一次仿真实验中，目标时间为1000纳秒，周期数量为仿真结果：592(二进制为0000 0010 0101 0000)，从而能够计算出振荡周期为1.69纳秒；在第二次仿真实验中，振荡周期为仿真结果：1.687纳秒，计算出周期数量为593(二进制为0000 0010 0101 0001)。从以上可以看出，本申请实施例提供的振荡周期电路的结果较为精确。
表1
本申请实施例提供了一种振荡周期检测电路，该振荡周期检测电路包括振荡器模块，包括目标振荡器，用于接收使能信号，并根据所述使能信号控制所述目标振荡器输出振荡时钟信号；控制模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述振荡时钟信号和所述使能信号进行有效时间重整处理，确定目标时间；计数模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述使能信号和所述振荡时钟信号进行周期计数处理，确定目标周期数量；其中，所述目标振荡器的振荡周期是根据所述目标时间和所述目标周期数量计算得到的。这样，本申请实施例提供了一种新型的电路控制结构，主要应用于检测芯片内部振荡器的周期，也可以作为晶圆级检测(Wafer Level Test，WAT)中的传播延时时间(Propagation Delay Time，Tpd)测试中的辅助电路；具体地，使能信号和振荡时钟信号经过有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率；另外，本申请实施例提供的振荡周期检测电路适用于高速时钟和低速时钟，应用场景广泛。
在本申请的另一实施例中，参见图5，其示出了本申请实施例提供的一种振荡周期检测方法的流程示意图。如图5所示，该方法可以包括：
S201：根据使能信号，控制目标振荡器输出振荡时钟信号。
需要说明的是，本申请实施例中的振荡周期检测方法应用于前述的振荡周期检测电路，且振荡周期检测电路中包括目标振荡器。在这里，目标振荡器能够根据使能信号输出振荡时钟信号。也就是说，本申请实施例提供的振荡周期检测方法的目的是检测振荡时钟信号的周期。
S202：根据振荡时钟信号和使能信号进行有效时间重整处理，确定目标时间。
S203：根据使能信号和振荡时钟信号进行周期计数处理，确定目标周期数量。
需要说明的是，利用振荡时钟信号对使能信号进行有效时钟重整处理，将使能信号的有效时间重整为振荡周期的整倍数，从而得到目标时间；以及，利用使能信号对振荡时钟信号进行周期计数处理，得到目标周期数量。
具体地，在一些实施例中，振荡周期检测电路可以包括第一触发器、第二触发器和第三触发器。相应地，该方法还可以包括：
通过第一触发器接收使能信号和振荡时钟信号，并根据振荡时钟信号和使能信号进行采样处理，输出第一控制信号；
通过第二触发器接收第一控制信号和振荡时钟信号，并根据振荡时钟信号对第一控制信号进行采样处理，输出第二控制信号；
通过第三触发器接收第二控制信号和振荡时钟信号，并根据振荡时钟信号对第二控制信号进行采样处理，输出第三控制信号。
需要说明的是，第一触发器主要在振荡时钟信号的上升沿对使能信号进行采样，得到第一控制信号，从而将使能信号的有效时间重整为目标振荡器的振荡周期的整倍数，方便后续计算。也就是说，第一控制信号处于第一电平状态的持续时长用于确定目标时间，目标时间是目标振荡器的振荡周期的整倍数。
第二触发器主要在振荡时钟信号的上升沿对第一控制信号进行采样，得到第二控制信号，第二控制信号的有效时间相比于第一控制信号延迟一个(目标振荡器的)振荡周期，从而用于对目标周期数量进行锁存处理。也就是说，第二控制信号用于在由第一电平状态翻转为第二电平状态时对目标周期数量进行锁存处理。
第三触发器主要在振荡时钟信号的上升沿对第二控制信号进行采样，得到第三控制信号，第三控制信号的有效时间相比于第二控制信号延迟一个(目标振荡器的)振荡周期，第三控制信号用于对计数模块进行清零处理。也就是说，第三控制信号用于在由第一电平状态翻转为第二电平状态时进行清零处理。
在上述说明中，信号的有效时间是指该信号处于第一电平状态的时间。
进一步地，在一些实施例中，所述根据使能信号，控制目标振荡器输出振荡时钟信号，可以包括：
在使能信号处于第一电平状态或者第三控制信号处于第一电平状态时，控制目标振荡器输出振荡时钟信号；
在使能信号和第三控制信号均处于第二电平状态时，控制目标振荡器停止输出振荡时钟信号。
需要说明的是，采用使能信号和第三控制信号同时控制目标振荡器，避免目标振荡器过早停止振荡，造成测量过程中的误差。
在一种具体地实施例中，振荡周期检测电路还包括计数器和锁存器。相应地，所述根据使能信号对振荡时钟信号进行周期计数处理，确定目标周期数量，可以包括：
在使能信号处于第一电平状态时，通过计数器对振荡时钟信号进行周期计数处理，输出周期计数信号，且周期计数信号用于指示目标周期数量；
在第二控制信号由第一电平状态翻转为第二电平状态的情况下，通过锁存器对周期计数信号进行锁存处理，以实现目标周期数量的锁存处理。
需要说明的是，在使能信号有效时，计数器对振荡时钟信号进行周期计数，输出周期计数信号。同时，在第二控制信号的下降沿，锁存器对周期计数信号进行锁存，得到目标周期数量。
需要说明的是，计数器的复位端与第三控制信号连接。因此，在一些实施例中，该方法还可以包括：
在第三控制信号由第一电平状态翻转为第二电平状态时，控制计数器进行清零处理。
这样，在每次测试完成后，计数器的计数值会归零，等待下一次测试。
进一步地，在一些实施例中，所述根据使能信号，控制目标振荡器输出振荡时钟信号，可以包括：
对第三控制信号和使能信号进行或非运算，得到运算后信号；
对运算后信号进行非运算，得到使能控制信号；
根据使能控制信号，控制目标振荡器输出振荡时钟信号。
需要说明的是，第三控制信号和使能信号在经过或非运算和非运算后用于控制振荡时钟信号。这样，在第三控制信号和使能信号均为第二电平状态时，使能控制信号处于第二电平状态，目标振荡器停止输出目标振荡信号；在第三控制信号处于第一电平状态或者使能信号处于第一电平状态时，使能控制信号处于第一电平状态，目标振荡器输出目标振荡信号。
这样，经过以上处理，可以获得振荡时钟信号在目标时间内的目标周期数量。
S204：对目标时间和目标周期数量进行计算，确定目标振荡器的振荡周期。
需要说明的是，在得到目标时间和目标周期数量后，可以通过简单的运算确定目标振荡器的振荡周期。
具体地，所述对目标时间和目标周期数量进行计算，确定目标振荡器的振荡周期，可以包括：
利用目标时间除以目标周期数量，得到目标振荡器的振荡周期。
需要说明的是，目标振荡器的振荡周期＝目标时间/目标周期数量。
在另一种实施例中，由于计数器的第一位计数值是0，所以振荡周期信号的精确周期数量其实是(目标周期数量+1)，也就是说，精确的振荡周期＝目标时间/(目标周期数量+1)。然而，在一次测试中，一般振荡周期的数量为较大，可以利用目标周期数量代替(目标周期数量+1)进行计算，其误差在可允许的范围。
还需要说明的是，第一电平状态为高电平状态，第二电平状态为低电平状态。
本申请实施例提供了一种振荡周期检测方法，通过根据使能信号，控制所述目标振荡器输出振荡时钟信号；根据所述振荡时钟信号和所述使能信号进行有效时间重整处理，确定目标时间；根据所述使能信号和所述振荡时钟信号进行周期计数处理，确定目标周期数量；对所述目标时间和所述目标周期数量进行计算，确定所述目标振荡器的振荡周期。这样，使能信号和振荡时钟信号经过有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率。
在本申请的又一实施例中，参见图6，其示出了本申请实施例提供的一种半导体存储器30，半导体存储器30至少包括前述的振荡周期检测电路10。
对于半导体存储器30来说，由于其包括振荡周期检测电路10，在振荡周期检测过程中，利用使能信号和振荡时钟信号进行有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率。
在本申请的再一实施例中，提供了一种电子设备，该电子设备至少包括前述的一种半导体存储器30。
对于电子设备来说，由于其包括半导体存储器30，在振荡周期检测过程中，利用使能信号和振荡时钟信号进行有效时间重整处理以确定目标时间，使能信号和振荡时钟信号经过周期计数以确定目标周期数量，后续可以通过目标时间和目标周期数量计算出振荡周期，从而提高振荡周期的检测准确率和检测效率。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (17)
1.一种振荡周期检测电路，其特征在于，包括：
振荡器模块，包括目标振荡器，用于接收使能信号，并根据所述使能信号控制所述目标振荡器输出振荡时钟信号；
控制模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述振荡时钟信号和所述使能信号进行有效时间重整处理，确定目标时间；
计数模块，用于接收所述使能信号和所述振荡时钟信号，并根据所述使能信号和所述振荡时钟信号进行周期计数处理，确定目标周期数量；
其中，所述目标振荡器的振荡周期是根据所述目标时间和所述目标周期数量计算得到的。
2.根据权利要求1所述的振荡周期检测电路，其特征在于，所述控制模块包括第一触发器、第二触发器和第三触发器，所述第一触发器的输入端(D)用于接收所述使能信号，所述第二触发器的输入端(D)与所述第一触发器的输出端(Q)连接，所述第三触发器的输入端(D)与所述第二触发器的输出端(Q)连接，且所述第一触发器的时钟端(CK)、所述第二触发器的时钟端(CK)和所述第三触发器的时钟端(CK)均用于接收所述振荡时钟信号；其中，
所述第一触发器，具体用于根据所述振荡时钟信号对所述使能信号进行采样处理，输出第一控制信号；
所述第二触发器，用于根据所述振荡时钟信号对所述第一控制信号进行采样处理，输出第二控制信号；
所述第三触发器，用于根据所述振荡时钟信号对所述第二控制信号进行采样处理，输出第三控制信号；
其中，所述第一控制信号处于第一电平状态的持续时长用于确定所述目标时间，且所述目标时间是所述目标振荡器的振荡周期的整倍数；所述第二控制信号用于在由第一电平状态翻转为第二电平状态时对所述目标周期数量进行锁存处理，所述第三控制信号用于在由第一电平状态翻转为第二电平状态时对所述计数模块进行清零处理。
3.根据权利要求2所述的振荡周期检测电路，其特征在于，
所述振荡器模块，具体用于接收所述使能信号和所述第三控制信号，在所述使能信号处于第一电平状态或者所述第三控制信号处于第一电平状态时，控制所述目标振荡器输出所述振荡时钟信号；以及在所述使能信号和所述第三控制信号均处于第二电平状态时，控制所述目标振荡器停止输出所述振荡时钟信号。
4.根据权利要求3所述的振荡周期检测电路，其特征在于，所述计数模块包括计数器，所述计数器的输入端、时钟端和复位端分别与所述使能信号、所述振荡时钟信号和所述第三控制信号连接；其中，
所述计数器，用于在所述使能信号处于第一电平状态时对所述振荡时钟信号进行周期计数处理，输出周期计数信号，且所述周期计数信号用于指示所述目标周期数量；以及在所述第三控制信号由第一电平状态翻转为第二电平状态时进行清零处理。
5.根据权利要求4所述的振荡周期检测电路，其特征在于，所述振荡周期检测电路还包括锁存器，且所述锁存器的两个输入端分别与所述周期计数信号和所述第二控制信号连接；其中，
所述锁存器，用于在所述第二控制信号由第一电平状态翻转为第二电平状态的情况下，对所述周期计数信号进行锁存处理，以实现所述目标周期数量的锁存处理。
6.根据权利要求3所述的振荡周期检测电路，其特征在于，所述振荡器模块还包括或非门和非门；
所述或非门，用于对所述第三控制信号和所述使能信号进行或非运算，得到运算后信号；
所述非门，用于对所述运算后信号进行非运算，得到使能控制信号；
所述目标振荡器，用于接收所述使能控制信号，并根据所述使能控制信号输出所述振荡时钟信号。
7.根据权利要求2所述的振荡周期检测电路，其特征在于，所述第一触发器、所述第二触发器和所述第三触发器均为D型触发器。
8.根据权利要求2-7任一项所述的振荡周期检测电路，其特征在于，所述第一电平状态为高电平状态，所述第二电平状态为低电平状态。
9.一种振荡周期检测方法，其特征在于，应用于包含有目标振荡器的振荡周期检测电路，所述方法包括：
根据使能信号，控制所述目标振荡器输出振荡时钟信号；
根据所述振荡时钟信号和所述使能信号进行有效时间重整处理，确定目标时间；
根据所述使能信号和所述振荡时钟信号进行周期计数处理，确定目标周期数量；
对所述目标时间和所述目标周期数量进行计算，确定所述目标振荡器的振荡周期。
10.根据权利要求9所述的振荡周期检测方法，其特征在于，所述振荡周期检测电路包括第一触发器、第二触发器和第三触发器；所述方法还包括：
通过所述第一触发器接收所述使能信号和所述振荡时钟信号，并根据所述振荡时钟信号和所述使能信号进行采样处理，输出第一控制信号；
通过所述第二触发器接收所述第一控制信号和所述振荡时钟信号，并根据所述振荡时钟信号对所述第一控制信号进行采样处理，输出第二控制信号；
通过所述第三触发器接收所述第二控制信号和所述振荡时钟信号，并根据所述振荡时钟信号对所述第二控制信号进行采样处理，输出第三控制信号；
其中，所述第一控制信号处于第一电平状态的持续时长用于确定所述目标时间，且所述目标时间是所述目标振荡器的振荡周期的整倍数；所述第二控制信号用于在由第一电平状态翻转为第二电平状态时对所述目标周期数量进行锁存处理，所述第三控制信号用于在由第一电平状态翻转为第二电平状态时进行清零处理。
11.根据权利要求10所述的振荡周期检测方法，其特征在于，所述根据使能信号，控制所述目标振荡器输出振荡时钟信号，包括：
在所述使能信号处于第一电平状态或者所述第三控制信号处于第一电平状态时，控制所述目标振荡器输出所述振荡时钟信号；
在所述使能信号和所述第三控制信号均处于第二电平状态时，控制所述目标振荡器停止输出所述振荡时钟信号。
12.根据权利要求11所述的振荡周期检测方法，其特征在于，所述振荡周期检测电路包括计数器和锁存器，所述根据所述使能信号对所述振荡时钟信号进行周期计数处理，确定目标周期数量，包括：
在所述使能信号处于第一电平状态时，通过所述计数器对所述振荡时钟信号进行周期计数处理，输出周期计数信号，且所述周期计数信号用于指示所述目标周期数量；
在所述第二控制信号由第一电平状态翻转为第二电平状态的情况下，通过所述锁存器对所述周期计数信号进行锁存处理，以实现所述目标周期数量的锁存处理。
13.根据权利要求12所述的振荡周期检测方法，其特征在于，所述方法还包括：
在所述第三控制信号由第一电平状态翻转为第二电平状态时，控制所述计数器进行清零处理。
14.根据权利要求12所述的振荡周期检测方法，其特征在于，所述根据使能信号，控制所述目标振荡器输出振荡时钟信号，包括：
对所述第三控制信号和所述使能信号进行或非运算，得到运算后信号；
对所述运算后信号进行非运算，得到所述使能控制信号；
根据所述使能控制信号，控制所述目标振荡器输出所述振荡时钟信号。
15.根据权利要求11-14任一项所述的振荡周期检测方法，其特征在于，所述对所述目标时间和所述目标周期数量进行计算，确定所述目标振荡器的振荡周期，包括：
利用所述目标时间除以所述目标周期数量，得到所述目标振荡器的振荡周期。
16.根据权利要求10-15任一项所述的振荡周期检测方法，其特征在于，所述第一电平状态为高电平状态，所述第二电平状态为低电平状态。
17.一种半导体存储器，其特征在于，所述半导体存储器至少包括如权利要求1-8任一项所述的振荡周期检测电路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110993836.6A CN115732022A (zh) | 2021-08-27 | 2021-08-27 | 一种振荡周期检测电路、方法和半导体存储器 |
| JP2023535602A JP2023552628A (ja) | 2021-08-27 | 2021-11-03 | 発振周期検出回路、方法及び半導体メモリ |
| KR1020237019455A KR20230104278A (ko) | 2021-08-27 | 2021-11-03 | 오실레이션 주기 검출 회로, 방법 및 반도체 메모리 |
| PCT/CN2021/128356 WO2023024262A1 (zh) | 2021-08-27 | 2021-11-03 | 一种振荡周期检测电路、方法和半导体存储器 |
| EP21954782.5A EP4198989A4 (en) | 2021-08-27 | 2021-11-03 | CIRCUIT AND METHOD FOR MEASURING THE OSCILLATION PERIOD AND SEMICONDUCTOR MEMORY |
| US17/737,116 US20230071369A1 (en) | 2021-08-27 | 2022-05-05 | Oscillation period detection circuit and method, and semiconductor memory |
| TW111120478A TWI818564B (zh) | 2021-08-27 | 2022-06-01 | 一種振盪週期檢測電路、方法和半導體記憶體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110993836.6A CN115732022A (zh) | 2021-08-27 | 2021-08-27 | 一种振荡周期检测电路、方法和半导体存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115732022A true CN115732022A (zh) | 2023-03-03 |
Family
ID=85290182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110993836.6A Pending CN115732022A (zh) | 2021-08-27 | 2021-08-27 | 一种振荡周期检测电路、方法和半导体存储器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230071369A1 (zh) |
| EP (1) | EP4198989A4 (zh) |
| JP (1) | JP2023552628A (zh) |
| KR (1) | KR20230104278A (zh) |
| CN (1) | CN115732022A (zh) |
| TW (1) | TWI818564B (zh) |
| WO (1) | WO2023024262A1 (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0755856A (ja) * | 1993-08-23 | 1995-03-03 | Mitsubishi Electric Corp | 周期測定装置 |
| JP2008299731A (ja) * | 2007-06-01 | 2008-12-11 | Panasonic Corp | 半導体集積回路、情報処理システム |
| EP2884658A1 (en) * | 2013-12-16 | 2015-06-17 | Telefonaktiebolaget L M Ericsson (publ) | Oscillator circuit |
| CN103886913B (zh) * | 2014-03-31 | 2016-09-14 | 西安紫光国芯半导体有限公司 | Sram读取时间自测试电路及测试方法 |
| CN106291148A (zh) * | 2015-05-20 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 测试电路及其测试方法 |
| US10256801B2 (en) * | 2016-08-31 | 2019-04-09 | M31 Technology Corporation | Integrated circuit with clock detection and selection function and related method and storage device |
| US10395704B2 (en) * | 2017-12-22 | 2019-08-27 | Micron Technology, Inc. | Apparatuses and methods for duty cycle error correction of clock signals |
| US10170975B1 (en) * | 2018-02-27 | 2019-01-01 | Dialog Semiconductor Inc. | AC line detection and X capacitor discharge using a single terminal |
| US11302374B2 (en) * | 2019-08-23 | 2022-04-12 | Micron Technology, Inc. | Apparatuses and methods for dynamic refresh allocation |
| CN111341376B (zh) * | 2020-03-11 | 2022-06-24 | 展讯通信（上海）有限公司 | Sram时序测试电路及测试方法 |
-
2021
- 2021-08-27 CN CN202110993836.6A patent/CN115732022A/zh active Pending
- 2021-11-03 KR KR1020237019455A patent/KR20230104278A/ko unknown
- 2021-11-03 EP EP21954782.5A patent/EP4198989A4/en active Pending
- 2021-11-03 WO PCT/CN2021/128356 patent/WO2023024262A1/zh active Application Filing
- 2021-11-03 JP JP2023535602A patent/JP2023552628A/ja active Pending
-
2022
- 2022-05-05 US US17/737,116 patent/US20230071369A1/en active Pending
- 2022-06-01 TW TW111120478A patent/TWI818564B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023552628A (ja) | 2023-12-18 |
| US20230071369A1 (en) | 2023-03-09 |
| EP4198989A4 (en) | 2024-05-15 |
| TW202310565A (zh) | 2023-03-01 |
| TWI818564B (zh) | 2023-10-11 |
| EP4198989A1 (en) | 2023-06-21 |
| KR20230104278A (ko) | 2023-07-07 |
| WO2023024262A1 (zh) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110515822B (zh) | 中断响应时间测试方法、装置、设备和存储介质 | |
| US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
| CN104535918A (zh) | 一种跨时钟域同步器内部常数测试电路和方法 | |
| CN103176059B (zh) | 一种测量脉冲宽度的方法、装置和频率计 | |
| CN113900369A (zh) | 一种时间数字转换器、校准方法及芯片 | |
| US7627839B1 (en) | Process corner indicator and estimation circuit | |
| CN115732022A (zh) | 一种振荡周期检测电路、方法和半导体存储器 | |
| US9916888B1 (en) | System for measuring access time of memory | |
| CN111210865B (zh) | 一种低电压sram时间参数的片上测量电路及测量方法 | |
| US20110234282A1 (en) | Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope | |
| CN116582111B (zh) | 振荡环电路及测量时序电路读取时间的装置和方法 | |
| CN103675383B (zh) | 一种量测波形的电路 | |
| CN110047552B (zh) | 一种存储器读取速度测量电路 | |
| US20230194602A1 (en) | Full-path circuit delay measurement device for field-programmable gate array (fpga) and measurement method | |
| JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
| JPH04274100A (ja) | テスト回路内蔵のメモリーｌｓｉ | |
| KR101957412B1 (ko) | 새로운 버니어 지연선 디자인이 적용된 시간 디지털 변환기 및 보스트 회로 장치 | |
| CN113985256A (zh) | 一种fpga寿命试验方法 | |
| CN111123687B (zh) | 一种时间测量方法及系统 | |
| US6944099B1 (en) | Precise time period measurement | |
| US8008935B1 (en) | Tester and a method for testing an integrated circuit | |
| CN111371453A (zh) | 信号周期测量电路与方法 | |
| Bonner et al. | High-performance digital timing system | |
| Ji et al. | Design of A High Performance Monobit DFT Based on FPGA and 1-Bit Samplers | |
| CN115145139B (zh) | 一种高精度时间-数字转换器及其转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |