CN113688434A - 一种基于工艺偏差型tdc的硬件木马检测方法 - Google Patents
一种基于工艺偏差型tdc的硬件木马检测方法 Download PDFInfo
- Publication number
- CN113688434A CN113688434A CN202010422872.2A CN202010422872A CN113688434A CN 113688434 A CN113688434 A CN 113688434A CN 202010422872 A CN202010422872 A CN 202010422872A CN 113688434 A CN113688434 A CN 113688434A
- Authority
- CN
- China
- Prior art keywords
- tdc
- delay
- chain
- stage
- process deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000001514 detection method Methods 0.000 title claims abstract description 49
- 230000008569 process Effects 0.000 title claims abstract description 46
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 title claims abstract description 42
- 239000013598 vector Substances 0.000 claims abstract description 32
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 13
- 230000004913 activation Effects 0.000 claims abstract description 11
- 238000013461 design Methods 0.000 claims description 17
- 238000005259 measurement Methods 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 6
- 230000001934 delay Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。
Description
技术领域
本发明涉及集成电路安全性检测技术领域，具体涉及一种基于工艺偏差型TDC的硬件木马检测方法。
背景技术
随着集成电路工业的飞速发展，单片数字集成电路芯片集成的功能越来越复杂，电路规模与复杂度也与日俱增，越来越广泛地应用于现代科技的各个领域，特别是金融设备，移动通信，交通运输，政府和能源等敏感领域。集成电路对社会的进步和经济的发展起着越来越大的推动作用，已经成为支撑社会经济发展的战略性、基础性和先导性产业。
在今天全球化的商业模式下，由于集成电路产业的先进性与复杂性，行业的设计人员需要结合全球多国家或区域的设计/制造服务以及不可信第三方的知识产权(3PIP)核来完成集成电路的设计、制造、封装与测试四个阶段，最终才能实现一款集成电路芯片的上市。而产业链合作带来的设计与制造过程的分离，给集成电路的安全性带来了极大的隐患，设计阶段采用的第三方IP核、制造阶段使用的掩膜版，封装阶段可能存在的冗余封装，都可以导致威胁集成电路安全的隐患，这类安全威胁统称为硬件木马。攻击者通过巧妙的设计，可以使得硬件木马隐藏在电路底层成为安全漏洞。利用这些安全漏洞，攻击者可实现篡改功能、降低电路性能、泄露关键信息、拒绝服务等功能，甚至可直接对芯片造成不可逆的破坏。
硬件木马问题作为集成电路行业一个突出的安全隐患，已成为集成电路设计和制造领域一个亟待解决的问题。一旦存在硬件木马的芯片被应用于军用装备及国民经济核心领域中，将会带来严重的灾难和不可估计的经济损失，因此开展硬件木马的检测与防护技术研究，保证集成电路的安全可信是世界各国的共同关注的话题。
近年来，随着研究的逐渐深入，硬件木马检测技术方面取得了卓越的成果。而旁路信号分析作为其中的一种，具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出了较为乐观的应用前景，成为了当前检测方法的主流。
但在利用旁路信号分析技术对硬件木马进行检测的过程中，采用示波器等片外分析方法(即利用芯片外部设备实现对旁路信号的检测)引入了片外噪声，降低了检测的精度。此外，采用片外检测方法要求对印制电路板进行修改，引出侧信道检测接口，这在如服务器等先进的复杂系统在电路设计和空间上是不允许的。而在采用片上传感器(即利用芯片内部电路实现对旁路信号检测的传感器)的旁路分析方案中，目前主流方案采用的环形振荡器(RO)因其振荡频率高而具有稳定性较差，进而限制其检测精度的问题。此外，环形振荡器的一个检测数据是电路运行一段时间得到的结果，不能反映电路的瞬时工作状态，因此对激活周期短的硬件木马具有较差的检测效果。
发明内容
本申请针对传统的硬件木马旁路分析方法稳定性差、瞬时性差、精度低等问题，提出了一种基于工艺偏差型TDC的硬件木马检测方法。
为实现本发明的目的，本发明提供了一种基于工艺偏差型TDC的硬件木马检测方法，包括以下步骤：
步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量；
步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致；
步骤三：确定工艺偏差：输入配置向量，通过大量随机信号对实际芯片进行码密度测试，以确定该配置向量下两条延迟链的工艺偏差情况；
步骤四：确定最优配置向量：调整配置向量重复码密度测试，以寻找最优的配置向量，使得工艺偏差造成的TDC两条延迟链上每级的延迟差均为正值；
步骤五：采集旁路信息：对TDC结构配置最优的配置向量，持续向TDC的两条链输入跳变沿间隔为T1的脉冲信号，并读取TDC对该间隔的采样数据k0，以反映电路运行状态的实时旁路信息；
当向TDC的两条延迟链输入跳变沿间隔为T1的信号，经过延迟为T2的延迟单元后，实际输入两条TDC链信号跳变沿的间隔T为：
T＝T1-T2
则对于每级延迟差为τ0的TDC，延迟链上状态为1的级数k0为：
步骤六：旁路信息差异性分析：分析TDC采样数据的差异性，如果检测到TDC测量值存在超过噪声范围的下降，即认为电路中出现了硬件木马激活行为。
其中，TDC结构设计包括延迟链部分与信号读出部分的设计，
其中，延迟链采用多路选择器作为基本单元，每个MUX的所有输入端口均连接同一个信号，即前级MUX的输出，各个MUX的选择信号Sel作为配置信号，通过配置MUX的不同路选通来实现对两条延迟链上工艺偏差的控制；
信号读出部分在每级通过一个D触发器实现，对该TDC结构来说，两条链上对应的两个MUX共同构成TDC的一级，通过判断信号传播到两个MUX输出的先后顺序得到该级的输出值，其中，链A的MUX的输出连接到D触发器的D端，链B的MUX的输出连接到D触发器的clk端，当链A的上升沿到达该级的时间晚于链B，则D触发器输出高电平，否则输出低电平，作为TDC该级的读出信号。
其中，采用码密度测试的方法，确定两条延迟链上各级的延迟，进而可比较得到工艺偏差引起的两条延迟链上各级的延迟差，具体过程为：
步骤一：采用与芯片主时钟不相关且不成整数倍的外部时钟，将其与芯片主时钟相与，产生脉冲宽度小于半个时钟周期t的随机脉冲信号，以此作为TDC延迟链的输入；
步骤二：统计大量输入次数N下TDC两条延迟链上各级采样到脉冲跳边沿的次数n；
步骤三：延迟链各级的延迟即为t×(n/N)，比较TDC每级的两个MUX在当前配置向量下的延迟大小，即可确定该配置向量下，因工艺偏差引起的两条延迟链上各级的延迟差。
与现有技术相比，本发明的有益效果为，本专利采用基于TDC的硬件木马片上检测结构，相较于传统主流的环形振荡器片上检测结构，该结构将一次采样的时间从上万个时钟周期缩减到几个时钟周期，使得检测结构可以反映电路的瞬时旁路信息，大大提升了对激活周期很短的硬件木马的检出效果。在TDC结构的选取上，本专利采用工艺偏差的方式来实现TDC。基于工艺偏差的实现方法使得TDC的测量精度从器件延迟缩减为工艺偏差引起的延迟差，提升了TDC对硬件木马激活引起的旁路信号变化的敏感程度，因而大大提升了对硬件木马检测的精度。此外，基于TDC的检测结构无需工作在高频震荡下，因而提升了检测的稳定性，进一步提升了对硬件木马的检测精度。
附图说明
图1所示为本申请基于工艺偏差型TDC的硬件木马检测方法流程图。
图2所示为本申请工艺偏差型TDC电路结构图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本专利提出了一种基于工艺偏差型TDC的硬件木马检测方法。首先设计一种两条延迟链延迟一致的双链型TDC，然后通过码密度测试确定工艺偏差情况以选取配置向量，最后通过TDC检测旁路信号，分析数据差异性进行硬件木马检测。该方法利用TDC作为片上传感结构，提升了片上检测的稳定性，以及对激活周期短的硬件木马的检出效果。此外其利用工艺偏差来实现TDC结构，大大提高了TDC对硬件木马激活行为检测的精度。
图1为本文提出的基于工艺偏差型TDC的硬件木马检测方法的流程图，该方法主要包括以下步骤：
步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器(MUX)作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量。
步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致。
步骤三：确定工艺偏差：输入配置向量，通过大量随机信号对实际芯片进行码密度测试，以确定该配置向量下两条延迟链的工艺偏差情况。
步骤四：确定最优配置向量：调整配置向量重复码密度测试，以寻找最优的配置向量，使得工艺偏差造成的TDC两条延迟链上每级的延迟差(链B延迟-链A延迟)均为正值。
步骤五：采集旁路信息：对TDC结构配置最优的配置向量，持续向TDC的两条链输入跳变沿间隔为T1的脉冲信号，并读取TDC对该间隔的采样数据k0，以反映电路运行状态的实时旁路信息。
当向TDC的两条延迟链输入跳变沿间隔为T1的信号，经过延迟为T2的延迟单元(Delay Unit)后，实际输入两条TDC链信号跳变沿的间隔T为：
T＝T1-T2
则对于每级延迟差为τ0的TDC，延迟链上状态为1的级数k0为：
步骤六：旁路信息差异性分析：分析TDC采样数据的差异性。如果检测到TDC测量值存在超过噪声范围的下降，即认为电路中出现了硬件木马激活行为。
当存在硬件木马激活行为时，芯片供电网络的电压会发生下降，引起器件延迟降低。T2减小引起T增大，而τ0减小，最终导致k0增大。
在设计该TDC结构时，主要分为延迟链部分与信号读出部分的设计。图2为基于工艺偏差的高精度TDC的电路结构图。
其中，延迟链采用多路选择器(MUX)作为基本单元，每个MUX的所有输入端口均连接同一个信号，即前级MUX的输出。各个MUX的选择信号Sel作为配置信号，通过配置MUX的不同路选通来实现对两条延迟链上工艺偏差的控制。
TDC信号的读出部分在每级通过一个D触发器实现。对该TDC结构来说，两条链上对应的两个MUX共同构成TDC的一级，通过判断信号传播到两个MUX输出的先后顺序得到该级的输出值。其中，链A的MUX的输出连接到D触发器的D端，链B的MUX的输出连接到D触发器的clk端。当链A的上升沿到达该级的时间晚于链B，则D触发器输出高电平，否则输出低电平，作为TDC该级的读出信号。
码密度测试是TDC领域用于逐级校准的一种常用技术，其主要是通过向TDC链输入大量小于某宽度的随机脉冲信号，根据TDC采样脉冲信号跳边沿的统计结果来精确标定TDC延迟链上各级的延迟。本发明采用码密度测试的方法，确定两条延迟链上各级的延迟，进而可比较得到工艺偏差引起的两条延迟链上各级的延迟差。具体过程为：
步骤一：采用与芯片主时钟不相关且不成整数倍的外部时钟，将其与芯片主时钟相与，产生脉冲宽度小于半个时钟周期t的随机脉冲信号，以此作为TDC延迟链的输入。
步骤二：统计大量输入次数N下TDC两条延迟链上各级采样到脉冲跳边沿的次数n。
步骤三：延迟链各级的延迟即为t×(n/N)，比较TDC每级的两个MUX在当前配置向量下的延迟大小，即可确定该配置向量下，因工艺偏差引起的两条延迟链上各级的延迟差。
在调整输入的配置向量时，各级之间相互独立。对于一个由M—1的MUX实现的N级延迟链的TDC，共有M个位宽为MUX选择信号位宽×2Nbit的测试向量。
本专利针对传统的硬件木马旁路分析方法稳定性差、瞬时性差、精度低等问题，提出了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。
需要说明的是，本申请中未详述的技术方案，采用公知技术。
以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种基于工艺偏差型TDC的硬件木马检测方法，其特征在于，包括以下步骤：
步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量；
步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致；
步骤三：确定工艺偏差：输入配置向量，通过大量随机信号对实际芯片进行码密度测试，以确定该配置向量下两条延迟链的工艺偏差情况；
步骤四：确定最优配置向量：调整配置向量重复码密度测试，以寻找最优的配置向量，使得工艺偏差造成的TDC两条延迟链上每级的延迟差均为正值；
步骤五：采集旁路信息：对TDC结构配置最优的配置向量，持续向TDC的两条链输入跳变沿间隔为T1的脉冲信号，并读取TDC对该间隔的采样数据k0，以反映电路运行状态的实时旁路信息；
当向TDC的两条延迟链输入跳变沿间隔为T1的信号，经过延迟为T2的延迟单元后，实际输入两条TDC链信号跳变沿的间隔T为：
T＝T1-T2
则对于每级延迟差为τ0的TDC，延迟链上状态为1的级数k0为：
步骤六：旁路信息差异性分析：分析TDC采样数据的差异性，如果检测到TDC测量值存在超过噪声范围的下降，即认为电路中出现了硬件木马激活行为。
2.根据权利要求1所述的一种基于工艺偏差型TDC的硬件木马检测方法，其特征在于，TDC结构设计包括延迟链部分与信号读出部分的设计，
其中，延迟链采用多路选择器作为基本单元，每个MUX的所有输入端口均连接同一个信号，即前级MUX的输出，各个MUX的选择信号Sel作为配置信号，通过配置MUX的不同路选通来实现对两条延迟链上工艺偏差的控制；
信号读出部分在每级通过一个D触发器实现，对该TDC结构来说，两条链上对应的两个MUX共同构成TDC的一级，通过判断信号传播到两个MUX输出的先后顺序得到该级的输出值，其中，链A的MUX的输出连接到D触发器的D端，链B的MUX的输出连接到D触发器的clk端，当链A的上升沿到达该级的时间晚于链B，则D触发器输出高电平，否则输出低电平，作为TDC该级的读出信号。
3.根据权利要求1所述的一种基于工艺偏差型TDC的硬件木马检测方法，其特征在于，采用码密度测试的方法，确定两条延迟链上各级的延迟，进而可比较得到工艺偏差引起的两条延迟链上各级的延迟差，具体过程为：
步骤一：采用与芯片主时钟不相关且不成整数倍的外部时钟，将其与芯片主时钟相与，产生脉冲宽度小于半个时钟周期t的随机脉冲信号，以此作为TDC延迟链的输入；
步骤二：统计大量输入次数N下TDC两条延迟链上各级采样到脉冲跳边沿的次数n；
步骤三：延迟链各级的延迟即为t×(n/N)，比较TDC每级的两个MUX在当前配置向量下的延迟大小，即可确定该配置向量下，因工艺偏差引起的两条延迟链上各级的延迟差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010422872.2A CN113688434B (zh) | 2020-05-19 | 2020-05-19 | 一种基于工艺偏差型tdc的硬件木马检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010422872.2A CN113688434B (zh) | 2020-05-19 | 2020-05-19 | 一种基于工艺偏差型tdc的硬件木马检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113688434A true CN113688434A (zh) | 2021-11-23 |
| CN113688434B CN113688434B (zh) | 2023-10-27 |
Family
ID=78575731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010422872.2A Active CN113688434B (zh) | 2020-05-19 | 2020-05-19 | 一种基于工艺偏差型tdc的硬件木马检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113688434B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809521B1 (en) * | 2008-02-29 | 2010-10-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Precise delay measurement through combinatorial logic |
| CA2922701A1 (en) * | 2013-08-28 | 2015-03-05 | Stc.Unm | Systems and methods for leveraging path delay variations in a circuit and generating error-tolerant bitstrings |
| CN106872876A (zh) * | 2017-01-25 | 2017-06-20 | 天津大学 | 基于电磁和延迟的硬件木马侧信道检测方法 |
| CN107659403A (zh) * | 2017-10-20 | 2018-02-02 | 南京邮电大学 | 一种基于量子光源的量子密码实现方法 |
| CN110598399A (zh) * | 2019-08-27 | 2019-12-20 | 天津大学 | 基于弱相同路径的硬件木马检测装置和方法 |
-
2020
- 2020-05-19 CN CN202010422872.2A patent/CN113688434B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809521B1 (en) * | 2008-02-29 | 2010-10-05 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Precise delay measurement through combinatorial logic |
| CA2922701A1 (en) * | 2013-08-28 | 2015-03-05 | Stc.Unm | Systems and methods for leveraging path delay variations in a circuit and generating error-tolerant bitstrings |
| CN106872876A (zh) * | 2017-01-25 | 2017-06-20 | 天津大学 | 基于电磁和延迟的硬件木马侧信道检测方法 |
| CN107659403A (zh) * | 2017-10-20 | 2018-02-02 | 南京邮电大学 | 一种基于量子光源的量子密码实现方法 |
| CN110598399A (zh) * | 2019-08-27 | 2019-12-20 | 天津大学 | 基于弱相同路径的硬件木马检测装置和方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李雄伟;王晓晗;张阳;徐璐: "基于最大间距准则的硬件木马检测方法研究", 华中科技大学学报. 自然科学版, vol. 44, no. 4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113688434B (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Huang et al. | MERS: statistical test generation for side-channel analysis based Trojan detection | |
| Huang et al. | Scalable test generation for Trojan detection using side channel analysis | |
| Nguyen et al. | Creating a backscattering side channel to enable detection of dormant hardware trojans | |
| Chakraborty et al. | Hardware Trojan: Threats and emerging solutions | |
| US8446224B2 (en) | Network of tightly coupled performance monitors for determining the maximum frequency of operation of a semiconductor IC | |
| CN111027270B (zh) | 一种用于集成电路设计流程可信设计的方法及电路 | |
| Lamech et al. | An experimental analysis of power and delay signal-to-noise requirements for detecting Trojans and methods for achieving the required detection sensitivities | |
| CN107480561B (zh) | 基于少态节点遍历的硬件木马检测方法 | |
| CN110598399B (zh) | 基于弱相同路径的硬件木马检测装置和方法 | |
| CN109634089B (zh) | 一种应用于工艺非受控检测的两级tdc电路 | |
| Huang et al. | Trigger identification using difference-amplified controllability and dynamic transition probability for hardware trojan detection | |
| Qin et al. | Sensitivity analysis of ring oscillator based hardware Trojan detection | |
| CN113688434B (zh) | 一种基于工艺偏差型tdc的硬件木马检测方法 | |
| Hassan et al. | Circuit topology-aware vaccination-based hardware trojan detection | |
| CN110059504B (zh) | 一种硬件木马检测方法及装置 | |
| Deepthi | Hardware trojan detection using ring oscillator | |
| Yang et al. | Hardware Trojan detection method based on time feature of chip temperature | |
| CN111208415A (zh) | 分布型环形振荡器网络版图填充硬件木马检测方法及电路 | |
| Jacob et al. | Detection of malicious circuitry using transition probability based node reduction technique | |
| Shi et al. | Hardware Trojan designs based on high-low probability and partitioned combinational logic with a malicious reset signal | |
| Giridharan et al. | A MUX based Latch Technique for the detection of HardwareTrojan using Path Delay Analysis | |
| Kasim et al. | Methodology for detecting glitch on clock, reset and CDC path | |
| Hoang et al. | Hardware trojan detection techniques using side-channel analysis | |
| CN113688435B (zh) | 一种基于mux环形振荡器的硬件木马检测方法 | |
| Moulee et al. | A Novel Circuit-Level Method for Hardware Trojan Detection in Digital Designs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |