CN106872876A - 基于电磁和延迟的硬件木马侧信道检测方法 - Google Patents

基于电磁和延迟的硬件木马侧信道检测方法 Download PDF

Info

Publication number
CN106872876A
CN106872876A CN201710056481.1A CN201710056481A CN106872876A CN 106872876 A CN106872876 A CN 106872876A CN 201710056481 A CN201710056481 A CN 201710056481A CN 106872876 A CN106872876 A CN 106872876A
Authority
CN
China
Prior art keywords
chip
hardware trojan
information
measured
tot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710056481.1A
Other languages
English (en)
Other versions
CN106872876B (zh
Inventor
赵毅强
刘燕江
解啸天
何家骥
刘阿强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201710056481.1A priority Critical patent/CN106872876B/zh
Publication of CN106872876A publication Critical patent/CN106872876A/zh
Application granted granted Critical
Publication of CN106872876B publication Critical patent/CN106872876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及基于电磁和延迟的硬件木马检测技术,为利用芯片在工作状态下泄露的电磁信息和延迟信息,实现硬件木马的检测,本发明基于电磁和延迟的硬件木马旁路检测方法,木马芯片m消耗的电流Itot,m和某条路径的最大工作频率fmax,m,二者对应的比例关系:其中某条路径有ncri,m个开关管,此刻有ntot,m个开关管处于工作状态,且ntot,m≥ntot,g,如果硬件木马插入在当前路径上,则ncri,m≥ncri,g,否则二者相等,木马植入在该路径上,则最大工作频率fmax,m与消耗的电流Itot,m成比例关系,由此进行鉴别。本发明主要应用于集成电路延迟设计制造场合。

Description

基于电磁和延迟的硬件木马侧信道检测方法
技术领域
本发明涉及集成电路可信任性检测技术领域,具体涉及一种基于电磁和延迟对应关系的硬件木马侧信道检测方法。
背景技术
随着电子设计自动化技术和半导体制造工艺的飞速发展,单个集成电路芯片集成的晶体管数目越来越多,其功能越来越强大,从而集成电路芯片广泛的应用于现代科技的各个领域,尤其是国家安全、军事、通信、金融、交通等关乎国家命脉的行业,成为支撑经济社会发展的战略性、基础性和先导性产业。
在商业全球化的今天,为了缩减集成电路的设计周期、减少制造成本,集成电路的设计与制造逐渐分离,集成电路芯片的设计与制造逐渐趋于全球化。越来越多的第三方公司和人员参与进来,芯片在加工过程中不完全自主可控,攻击者可以在任何阶段对原始电路设计进行篡改形成恶意电路,其面积微小、潜伏性强,常规的检测手段难以检测,且无法清除,硬件木马一旦激活,攻击者将轻易获取芯片内的关键信息,使芯片工作失常,甚至通过该芯片取得整个信息系统的控制权。例如,在军用电子通讯设备中植入条件激活型的硬件木马,可在某个特定条件下启动并破坏电子设备,致使通讯中断;在武器装备的电子系统中植入带有传感器的硬件木马,可在部队转移、调动时,感知到温度、海拔等环境的异常变化,启动并使武器系统失效;在军用打印机、复印机等设备中植入硬件木马,可以对其中的信息进行存储,定时或者实时转发,实现对敏感信息的监听窃取。
集成电路作为现代信息系统硬件设备的核心,芯片安全更是信息安全产业链中尤为重要的一环。一旦集成电路安全受到安全威胁,这将严重冲击现代信息系统,这不仅直接威胁到个人隐私、商业秘密的安全,更关系到航空航天、国防等与国家命脉的信息安全。因此,集成电路的安全性和可靠性能否得到保障,成为了确保国家安全稳定、社会持续进步、经济健康发展、公民生活和谐的关键。
保障自主设计芯片在设计与制造过程中的“自主可控”以及“安全可信”是集成电路的设计与制造过程中非常重要的一环,但是如何保证在经济全球化进程中集成电路的安全可信是世界各国的共同关注的话题。因此来自世界各地的研究单位的学者和高校相继开展硬件木马的检测与防护技术研究,随着对硬件木马的研究逐渐深入,在硬件木马的检测技术方面取得了很多成果。主要包括基于失效分析、逻辑测试以及侧信道信号分析等检测方法。侧信道信号分析具有较低的实施成本、较高的检测精度,较好的移植性和延展性,一经提出就展示出来了较为乐观的应用前景,成为了当前的检测方法的主流。
本专利是在侧信道信号分析的基础思想上,提出一种基于电磁和延迟对应关系的硬件木马侧信道检测方法,依据麦克斯韦方程和芯片的工作原理,建立芯片级的电磁-延迟对应关系的侧信道数学模型,利用电路在正常工作状态下泄露的电磁和延迟信息,借助于电磁和延迟之间的特定关系实现硬件木马的识别。
(四)参考文献
[1]Li H,Markettos A T,Moore S.Security evaluation againstelectromagnetic analysis at design time[J].2005,3659:211-218.
[2]Gandolfi K,Mourtel C,Olivier F.Electromagnetic Analysis:ConcreteResults[M]//Cryptographic Hardware and Embedded Systems—CHES 2001.SpringerBerlin Heidelberg,2004:251-261.
[3]Agrawal D,Baktir S,Karakoyunlu D,et al.Trojan Detection using ICFingerprinting[C]//IEEE Symposium on Security and Privacy.IEEE ComputerSociety,2007:296-310.
[4]Liu Y J,Wang L W,Xie Y,et al.Multiple Parameters Side ChannelSignal Analysis Using in Hardware Trojan Detection[J].东华大学学报(英文版),2015,32(6):1055-1059.
[5]Narasimhan S,Du D,Chakraborty R S,et al.Multiple-parameter side-channel analysis:A non-invasive hardware Trojan detection approach[C]//IEEEInternational Symposium on Hardware-Oriented Security and Trust.2010:13-18.
[6]Narasimhan S,Du D,Chakraborty R S,et al.Hardware Trojan Detectionby Multiple-Parameter Side-Channel Analysis[J].IEEE Transactions onComputers,2013,62(11):2183-2195。
发明内容
为克服现有技术的不足,本发明旨在提出一种基于电磁和延迟对应关系的硬件木马侧信道检测方法,建立了芯片级的电磁和延迟的对应关系的侧信道数学模型,利用芯片在工作状态下泄露的电磁信息和延迟信息,实现硬件木马的检测。本发明采用的技术方案是,基于电磁和延迟的硬件木马侧信道检测方法,步骤如下:
(1)对所有待测芯片进行侧信道测试,采集待测芯片的侧信道信息:利用侧信道采集平台多次采集电路在工作状态下泄露的电磁信息和某条路径的延迟信息;
(2)对所有待测芯片的侧信道信息进行预处理:将所有待测芯片多次采集的电磁信息和延迟信息进行平滑滤波处理,得到平滑的电磁信息和延迟信息,将待测芯片的电磁信息和延迟信息分割成n个区间段,且对每个区间的电磁信息进行求导处理;
(3)确定所有待测芯片的电磁导数信息与泄露的延迟信息的比例系数矩阵R1×n:求解步骤2得到的多个区间电磁信息的导数信息与之对应的延迟信息的比例系数,构建比例系数矩阵R1×n
(4)部分待测芯片的比例系数矩阵的差异判别:利用聚类分析算法或者距离判别算法对比例系数矩阵R1×n进行分析,分析待测芯片之间的差异,根据待测芯片的差异值的大小将待测芯片分为两类,并确定差异阈值rth
(5)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将芯片进行逆向工程分析,分析电路的结构,辨识硬件木马类和非硬件木马类;
(6)硬件木马的在线差异识别:利用步骤4得到的聚类分析算法或者距离判别算法对所有待测芯片的比例系数矩阵进行分析,计算所有待测芯片的比例系数矩阵的差异值r′th,如果r′th<rth,则认定该芯片是非木马芯片,否则认定该芯片为硬件木马芯片。
具体地:设晶体管的开启电流Ig可以用式1表示。
Ig=kg(VDD-Vth)a (1)
其中VDD为供电电压,Vth为晶体管的阈值电压,a为速度饱和指数,且1≤a≤2,kg为门级常数,考虑到工艺偏差的影响,片间的工艺偏差引起的阈值电压变化值为ΔVTi,片内的工艺偏差引起的阈值电压变化值为ΔVTg,因此得到式2:
片内的工艺偏差符合标准正态分布,又由于ΔVTg<<VDD-Vth-ΔVTi,则式2似得到式3:
假设某时刻,芯片有ntot,g个开关管处于工作状态,则芯片此时的电流为Itot,g,如式4所示:
类一个门级延迟表示为如式5,其中βg为门级延迟常数;
Ig=βg(VDD-Vth)-a (5)
按照上述的近似等效,式5近似变换如式6:
Tg≈kg(VDD-Vth-ΔVTi)-a (6)
假设某条路径有ncri,g个开关管,则某条路径的最大工作频率fmax,g如式7所示:
联合式4和7可知,芯片的开启电流Itot,g和某条路径的最大工作频率fmax,g成正比关系,比例系数如式8所示。
而木马芯片m消耗的电流Itot,m和某条路径的最大工作频率fmax,m,二者对应的比例关系如式9所示,其中某条路径有ncri,m个开关管,此刻有ntot,m个开关管处于工作状态,且ntot,m≥ntot,g,如果硬件木马插入在当前路径上,则ncri,m≥ncri,g,否则二者相等,木马植入在该路径上,则最大工作频率fmax,m与消耗的电流Itot,m成比例关系:
经过降噪处理和工艺偏差校准后的母本芯片和木马芯片在电流信息和延迟信息上存在差异,通过差异来实现硬件木马的识别,母本芯片与木马芯片消耗电流和延迟并不一致,则母本芯片和木马芯片的电流波形的导数也完全不一致。
由于芯片的电流的导数与电磁探头感应的感生电动势成比例关系,同时芯片的电流与芯片的最大工作频率成比例关系,则芯片的最大工作频率fmax的导数与电磁探头感应的感生电动势ε成比例关系,即ε∝diff(fmax),则对于母本芯片k和木马芯片m来说,对应的最大工作频率的导数diff(fmax)与感生电动势ε的比例系数分别为rk和rm,如式10,11所示,
其中母本芯片k和木马芯片m的最大工作频率为fmax,k,fmax,m,电磁探头输出的感生电动势分别为εk和εm,由于母本芯片与木马芯片的最大工作频率不一致,则感生电动势对最大工作频率的导数也并不相等,即rk≠rm,所以借助于模式识别或者统计分析算法识别两者之间的差异,从而实现硬件木马的检测。
本发明的特点及有益效果是:
(1)本发明从物理机制和数学模型上介绍了芯片级电磁和延迟信号之间的关系,建立了芯片级电磁和延迟信号的侧信道数学模型,详细阐述了利用电磁和延迟两个参数来检测硬件木马的可能性,为硬件木马的检测提出了新的思路。
(2)本发明提出了一种基于电磁和延迟关系的硬件木马侧信道检测方法,该方法简单易行,可以借助于统计分析和模式识别的方法,提高硬件木马与母本之间的差异分辨率,实现硬件木马的有效检出。
附图说明:
图1基于电磁和延迟的硬件木马侧信道检测方法流程图
图2一个偶极子产生的电场和磁场。
图3环形电流产生的电场和磁场。
图4反相器产生的电磁辐射的模型图。
具体实施方式
本发明的完整技术方案如下:
图1是基于电磁和延迟的硬件木马侧信道检测方法流程图,该方法主要包括以下步骤:
(1)对所有待测芯片进行侧信道测试,采集待测芯片的侧信道信息:利用侧信道采集平台多次采集电路在工作状态下泄露的电磁信息和某条路径的延迟信息。
(2)对所有待测芯片的侧信道信息进行预处理:将所有待测芯片多次采集的电磁信息和延迟信息进行平滑滤波处理,得到平滑的电磁信息和延迟信息。将待测芯片的电磁信息和延迟信息分割成n个区间段,且对每个区间的电磁信息进行求导处理。
(3)确定所有待测芯片的电磁导数信息与泄露的延迟信息的比例系数矩阵R1×n:求解步骤2得到的多个区间电磁信息的导数信息与之对应的延迟信息的比例系数,构建比例系数矩阵R1×n
(4)部分待测芯片的比例系数矩阵的差异判别:利用聚类分析算法或者距离判别算法(马氏距离)对比例系数矩阵R1×n进行分析,分析待测芯片之间的差异,根据待测芯片的差异值的大小将待测芯片分为两类,并确定差异阈值rth
(5)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将芯片进行逆向工程分析,分析电路的结构,辨识硬件木马类和非硬件木马类。
(6)硬件木马的在线差异识别:利用步骤4得到的聚类分析算法或者距离判别算法对所有待测芯片的比例系数矩阵进行分析,计算所有待测芯片的比例系数矩阵的差异值r′th,如果r′th<rth,则认定该芯片是非木马芯片,否则认定该芯片为硬件木马芯片。
产生电磁场的电路分为静态电场电路、静态磁场电路、时变电场电路和时变磁场电路四种。静态电场电路的电场强度恒定,不随时间变化,类似于两个间隔一定距离的电荷偶极子,电荷值相同,但极性相反,静态电场电路不会产生磁场。而静态磁场电路的磁场强度恒定,不随时间变化,根据电磁场理论,静态磁场电路不会产生电场。
下面详细介绍时变电场电路。时变电场电路,可等效于一个交流电压源驱动一个偶极子,电荷在开口端来回移动,电路的电流随时间变化,因此在电路周围产生电场和磁场。位移电流I产生的磁场如图2所示,磁场强度如式1所示。
其中Φ代表向量的方向,β为一个常数,r为测量点到位移电流元Il的距离,θ为测试点与Z轴的夹角。由式1可以看出,产生磁场的磁场强度H与βr变化相关。
利用麦克斯韦方程,可以得到对应的电场强度E,如式2所示。
其中电场强度在r和θ这两个方向上均有分量,且均与βr的变化相关。
由公式1和2所知,电场强度E和磁场强度H均随着βr的变化而变化。当βr<<1,即为近场,电场强度E和磁场强度H可近似如下式3,4所示。
其中E>>H,则在近场的范围内,电场占主要地位。
当βr>>1,即为远场,电场强度和磁场强度可近似如下式5,6所示。电场和磁场相互正交,比值固定,相互正交的传播,形成电磁波。
然而对于时变磁场电路来说,可等效于AC源驱动一个环形线圈,则环形电流产生的电场和磁场如图3所示,电场强度E和磁场强度H如下式7,8所示。
当βr<<1,即为近场,电场强度E和磁场强度H可近似如下式9,10所示。
由式9和10可以看出,在近场范围内,即H>>E,磁场占主导地位:
当βr>>1,即为远场,电场强度E和磁场强度H近似如下式11,12所示,电场和磁场彼此正交,比值固定,相互正交的传播,形成电磁波。
通过上面的分析,可以看出电场强度和磁场强度均与电流成正比,电路的电流越大,电路对应位置的电场和磁场强度也以相应比例增强。
关于集成电路产生的电磁辐射,如果只考虑一个CMOS基本单元,以反相器为例,如图4所示。当反相器发生0与1之间的翻转时,会有一段时间PMOS管和NMOS管同时导通,产生瞬间的短路电流,因此变化的电流会产生磁场。
对整体电路而言,时钟上升沿触发电路动作,使之逻辑状态产生变化。由于数字电路的开关特性,工作电流通常是瞬态脉冲电流,电路工作时,寄生电容根据不同的输入输出信号进行充放电,形成充放电电流。电流产生磁场,变化的电场和变化的磁场可以相互激发,闭合的电力线和磁力线在空间传播并形成电磁辐射。然而电路中对逻辑0和逻辑1的处理,会产生不同的电流变化,这象征着将会产生不同强度、不同频谱特征的电磁辐射。
对于一个芯片而言,可以等效成一个环形线圈,由交流源驱动,对应的电流值随时间变化。在近场范围内,磁场强度远远大于电场强度,直接测量芯片的磁场更为有效。
根据电磁感应定律,穿过闭合线圈的磁通量发生变化,闭合线圈会产生感应电动势ε,如式13所示,其中B为磁感应强度,S为闭合线圈的正对面积。当用近场磁场探头在芯片表面某一个特定位置采集磁场信号时,由于芯片内的电流随时间变化,则由电流产生的磁感应强度也随之变化,这导致通过线圈的磁通量发生变化,因此闭合线圈产生感生电动势。因为电磁探头闭合线圈已固定,则内部绕成的线圈的面积固定,因此电磁探头感应的感生电动势与磁场强度的导数呈反比例关系。
由上述可知,芯片的某个区域的磁场强度与芯片内部的电流成正比,则电磁探头输出的电压值与芯片的电流的导数呈反比例关系。宏观的认为磁场探头采集到的电磁信号的波形近似与导致其变化的电流波形的导数关系一致。考虑到实际的集成电路芯片,随着时钟周期的变化,有各种各样的电流成分在发生变化,探头采集到的电磁信号是对它们的一个叠加,因此电磁信号也能反映了芯片内部的数据变化规律。
下面对一个短沟道晶体管进行分析,晶体管的开启电流Ig可以用式14表示。
Ig=kg(VDD-Vth)a (14)
其中VDD为供电电压,Vth为晶体管的阈值电压,a为速度饱和指数,且1≤a≤2,kg为门级常数。芯片在制造过程中由于离子注入的随机性、晶体管宽长比失衡、有效沟道长度和栅氧化层厚度的不一致等因素,这将引起不同硅片、同一硅片之间的不同芯片之间、同一芯片之间的不同器件之间的寄生电容、寄生电阻和阈值电压等参数值并不相等,从而导致芯片的电学参数特性与设计值偏离,称之为工艺偏差。考虑到工艺偏差的影响,片间的工艺偏差引起的阈值电压变化值为ΔVTi,片内的工艺偏差引起的阈值电压变化值为ΔVTg,因此得到式15。
片内的工艺偏差符合标准正态分布,又由于ΔVTg<<VDD-Vth-ΔVTi,则式15可近似得到式16。
假设某时刻,芯片有ntot,g个开关管处于工作状态,则芯片此时的电流为Itot,g。如式17所示。
类似地,一个门级延迟可表示为如式18所示吧,其中βg为门级延迟常数。
Ig=βg(VDD-Vth)-a (18)
按照上述的近似等效,式18可近似变换如式19所示。
Tg≈kg(VDD-Vth-ΔVTi)-a (19)
假设某条路径有ncri,g个开关管,则某条路径的最大工作频率fmax,g如式20所示。
联合式17和20可知,芯片的开启电流Itot,g和某条路径的最大工作频率fmax,g成正比关系,则比例系数rg如式21所示。
如果芯片中被植入硬件木马,一般情况下,硬件木马处于隐藏状态,硬件木马需要监测电路的状态,当条件满足激活状态时硬件木马激活。不管硬件木马处于激活或者半激活状态,都会带来一定的额外电流和延迟开销,则木马芯片m消耗的电流Itot,m和某条路径的最大工作频率fmax,m,二者对应的比例关系如式22所示,其中某条路径有ncri,m个开关管,此刻有ntot,m个开关管处于工作状态,且ntot,m≥ntot,g,如果硬件木马插入在当前路径上,则ncri,m≥ncri,g,否则二者相等。木马植入在该路径上,最大工作频率fmax,m是变化的,与消耗的电流Itot,m成比例关系,则比例系数rm如式22所示。
经过降噪处理和工艺偏差校准后的母本芯片和木马芯片在电流信息和延迟信息上存在差异,如果硬件木马处于激活状态,则差异较大,可以通过差异来实现硬件木马的识别。母本芯片与木马芯片消耗电流和延迟并不一致,则母本芯片和木马芯片的电流波形的导数也完全不一致。
由上述分析,芯片的电流的导数与电磁探头感应的感生电动势成比例关系,同时芯片的电流与芯片的最大工作频率成比例关系,则芯片的最大工作频率的导数与电磁探头感应的感生电动势成比例关系,即ε∝diff(fmax),则对于母本芯片k和木马芯片m来说,对应的最大工作频率的导数与感生电动势的关系分别为rk和rm,如式23,24所示,其中母本芯片k和木马芯片m的最大工作频率为fmax,k,fmax,m,电磁探头输出的感生电动势分别为εk和εm。由于母本芯片与木马芯片的最大工作频率不一致,则对最大工作频率的导数也并不相等,因此rk≠rm,所以借助于模式识别或者统计分析算法识别两者之间的差异,从而可以实现硬件木马的检测。

Claims (3)

1.一种基于电磁和延迟的硬件木马侧信道检测方法,其特征是,步骤如下:
(1)对所有待测芯片进行侧信道测试,采集待测芯片的侧信道信息:利用侧信道采集平台多次采集电路在工作状态下泄露的电磁信息和某条路径的延迟信息;
(2)对所有待测芯片的侧信道信息进行预处理:将所有待测芯片多次采集的电磁信息和延迟信息进行平滑滤波处理,得到平滑的电磁信息和延迟信息,将待测芯片的电磁信息和延迟信息分割成n个区间段,且对每个区间的电磁信息进行求导处理;
(3)确定所有待测芯片的电磁导数信息与泄露的延迟信息的比例系数矩阵R1×n:求解步骤2得到的多个区间电磁信息的导数信息与之对应的延迟信息的比例系数,构建比例系数矩阵R1×n
(4)部分待测芯片的比例系数矩阵的差异判别:利用聚类分析算法或者距离判别算法对比例系数矩阵R1×n进行分析,分析待测芯片之间的差异,根据待测芯片的差异值的大小将待测芯片分为两类,并确定差异阈值rth
(5)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将芯片进行逆向工程分析,分析电路的结构,辨识硬件木马类和非硬件木马类;
(6)硬件木马的在线差异识别:利用步骤4得到的聚类分析算法或者距离判别算法对所有待测芯片的比例系数矩阵进行分析,计算所有待测芯片的比例系数矩阵的差异值r′th,如果r′th<rth,则认定该芯片是非木马芯片,否则认定该芯片为硬件木马芯片。
2.如权利要求1所述的基于电磁和延迟的硬件木马侧信道检测方法,其特征是,具体地:设晶体管的开启电流Ig可以用式1表示:
Ig=kg(VDD-Vth)a (1)
其中VDD为供电电压,Vth为晶体管的阈值电压,a为速度饱和指数,且1≤a≤2,kg为门级常数,考虑到工艺偏差的影响,片间的工艺偏差引起的阈值电压变化值为ΔVTi,片内的工艺偏差引起的阈值电压变化值为ΔVTg,因此得到式2:
I g = k g ( V D D - V t h - ΔV T i - ΔV T g ) a = k g ( V D D - V t h - ΔV T i ) a [ 1 - ΔV T g V D D - V t h - ΔV T i ] a - - - ( 2 )
片内的工艺偏差符合标准正态分布,又由于ΔVTg<<VDD-Vth-ΔVTi,则式2似得到式3:
I g ≈ k g ( V D D - V t h - ΔV T i ) a [ 1 - aΔV T g V D D - V t h - ΔV T i ] ≈ k g ( V D D - V t h - ΔV T i ) a - - - ( 3 )
假设某时刻,芯片有ntot,g个开关管处于工作状态,则芯片此时的电流为Itot,g,如式4所示:
I t o t , g = Σ i = 1 n t o t , g I g ≈ n t o t , g k g ( V D D - V t h - ΔV T i ) a - - - ( 4 )
类一个门级延迟表示为如式5,其中βg为门级延迟常数;
Ig=βg(VDD-Vth)-a (5)
按照上述的近似等效,式5近似变换如式6:
Tg≈kg(VDD-Vth-ΔVTi)-a (6)
假设某条路径有ncri,g个开关管,则某条路径的最大工作频率fmax,g如式7所示:
f m a x , g = 1 T g ≈ 1 β g n c r i , g ( V D D - V t h - ΔV T i ) a - - - ( 7 )
联合式4和7可知,芯片的开启电流Itot,g和某条路径的最大工作频率fmax,g成正比关系,比例系数如式8所示:
I t o t , g f m a x , g ≈ n t o t , g k g n c r i , g β g - - - ( 8 )
而木马芯片m消耗的电流Itot,m和某条路径的最大工作频率fmax,m,二者对应的比例关系如式9所示,其中某条路径有ncri,m个开关管,此刻有ntot,m个开关管处于工作状态,且ntot,m≥ntot,g,如果硬件木马插入在当前路径上,则ncri,m≥ncri,g,否则二者相等,木马植入在该路径上,则最大工作频率fmax,m与消耗的电流Itot,m成比例关系:
I t o t , m f max , m ≈ n t o t , m k g n c r i , m β g - - - ( 9 )
经过降噪处理和工艺偏差校准后的母本芯片和木马芯片在电流信息和延迟信息上存在差异,通过差异来实现硬件木马的识别,母本芯片与木马芯片消耗电流和延迟并不一致,则母本芯片和木马芯片的电流波形的导数也完全不一致。
3.如权利要求1所述的基于电磁和延迟的硬件木马侧信道检测方法,其特征是,由于芯片的电流的导数与电磁探头感应的感生电动势成比例关系,同时芯片的电流与芯片的最大工作频率成比例关系,则芯片的最大工作频率fmax的导数与电磁探头感应的感生电动势ε成比例关系,即ε∝diff(fmax),则对于母本芯片k和木马芯片m来说,对应的最大工作频率的导数diff(fmax)与感生电动势ε的比例系数分别为rk和rm,如式10,11所示,
r k = ϵ k f m a x , k ∝ d i f f ( f m a x , k ) f m a x , k - - - ( 10 )
r m = ϵ m f m a x , m ∝ d i f f ( f m a x , m ) f m a x , m - - - ( 11 )
其中母本芯片k和木马芯片m的最大工作频率为fmax,k,fmax,m,电磁探头输出的感生电动势分别为εk和εm,由于母本芯片与木马芯片的最大工作频率不一致,则感生电动势对最大工作频率的导数也并不相等,即rk≠rm,所以借助于模式识别或者统计分析算法识别两者之间的差异,从而实现硬件木马的检测。
CN201710056481.1A 2017-01-25 2017-01-25 基于电磁和延迟的硬件木马侧信道检测方法 Active CN106872876B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710056481.1A CN106872876B (zh) 2017-01-25 2017-01-25 基于电磁和延迟的硬件木马侧信道检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710056481.1A CN106872876B (zh) 2017-01-25 2017-01-25 基于电磁和延迟的硬件木马侧信道检测方法

Publications (2)

Publication Number Publication Date
CN106872876A true CN106872876A (zh) 2017-06-20
CN106872876B CN106872876B (zh) 2019-05-14

Family

ID=59158907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710056481.1A Active CN106872876B (zh) 2017-01-25 2017-01-25 基于电磁和延迟的硬件木马侧信道检测方法

Country Status (1)

Country Link
CN (1) CN106872876B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108062477A (zh) * 2017-12-12 2018-05-22 北京电子科技学院 基于侧信道分析的硬件木马检测方法
CN108681669A (zh) * 2018-04-23 2018-10-19 东南大学 一种基于多参数侧信道分析的硬件木马检测系统及方法
CN108898034A (zh) * 2018-06-27 2018-11-27 天津大学 基于分治算法的硬件木马侧信道检测方法
CN109522755A (zh) * 2018-10-09 2019-03-26 天津大学 基于概率神经网络的硬件木马检测方法
CN109684881A (zh) * 2017-10-19 2019-04-26 中国科学院微电子研究所 一种旁路检测方法及装置
CN109711204A (zh) * 2018-10-29 2019-05-03 西安电子科技大学 基于路径延迟指纹的硬件木马检测方法
CN110298200A (zh) * 2019-07-05 2019-10-01 电子科技大学 基于温度统计特征分析的asic芯片硬件后门探测方法
CN113688434A (zh) * 2020-05-19 2021-11-23 天津大学 一种基于工艺偏差型tdc的硬件木马检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366605A (ja) * 2001-06-11 2002-12-20 Hitachi Ltd 遅延時間表示方法
CN102621480A (zh) * 2012-04-20 2012-08-01 南开大学 集成电路中混合激活型硬件木马的无损检出方法
CN102662144A (zh) * 2012-03-30 2012-09-12 北京大学 一种基于活性测度的硬件木马检测方法
CN102799813A (zh) * 2012-06-29 2012-11-28 武汉大学 一种基于puf的硬件木马检测系统
CN103150498A (zh) * 2013-03-28 2013-06-12 哈尔滨工业大学(威海) 基于单分类支持向量机的硬件木马识别方法
CN104950246A (zh) * 2015-06-11 2015-09-30 工业和信息化部电子第五研究所 基于延时的硬件木马检测方法和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366605A (ja) * 2001-06-11 2002-12-20 Hitachi Ltd 遅延時間表示方法
CN102662144A (zh) * 2012-03-30 2012-09-12 北京大学 一种基于活性测度的硬件木马检测方法
CN102621480A (zh) * 2012-04-20 2012-08-01 南开大学 集成电路中混合激活型硬件木马的无损检出方法
CN102799813A (zh) * 2012-06-29 2012-11-28 武汉大学 一种基于puf的硬件木马检测系统
CN103150498A (zh) * 2013-03-28 2013-06-12 哈尔滨工业大学(威海) 基于单分类支持向量机的硬件木马识别方法
CN104950246A (zh) * 2015-06-11 2015-09-30 工业和信息化部电子第五研究所 基于延时的硬件木马检测方法和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAOXIAO WANG 等: ""Hardware Trojan Detection and Isolation Using Current"", 《IEEE》 *
赵毅强等: ""集成电路中硬件木马防御技术研究"", 《计算机工程》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109684881A (zh) * 2017-10-19 2019-04-26 中国科学院微电子研究所 一种旁路检测方法及装置
CN108062477A (zh) * 2017-12-12 2018-05-22 北京电子科技学院 基于侧信道分析的硬件木马检测方法
CN108681669A (zh) * 2018-04-23 2018-10-19 东南大学 一种基于多参数侧信道分析的硬件木马检测系统及方法
CN108898034A (zh) * 2018-06-27 2018-11-27 天津大学 基于分治算法的硬件木马侧信道检测方法
CN108898034B (zh) * 2018-06-27 2021-07-06 天津大学 基于分治算法的硬件木马侧信道检测方法
CN109522755A (zh) * 2018-10-09 2019-03-26 天津大学 基于概率神经网络的硬件木马检测方法
CN109711204A (zh) * 2018-10-29 2019-05-03 西安电子科技大学 基于路径延迟指纹的硬件木马检测方法
CN110298200A (zh) * 2019-07-05 2019-10-01 电子科技大学 基于温度统计特征分析的asic芯片硬件后门探测方法
CN113688434A (zh) * 2020-05-19 2021-11-23 天津大学 一种基于工艺偏差型tdc的硬件木马检测方法
CN113688434B (zh) * 2020-05-19 2023-10-27 天津大学 一种基于工艺偏差型tdc的硬件木马检测方法

Also Published As

Publication number Publication date
CN106872876B (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
CN106872876B (zh) 基于电磁和延迟的硬件木马侧信道检测方法
CN106841987B (zh) 基于电磁和电流的硬件木马侧信道检测方法
CN105391542B (zh) 用于集成电路检测电磁故障注入攻击探测方法及探测器
Cakır et al. Hardware Trojan detection for gate-level ICs using signal correlation based clustering
Dong et al. A multi-layer hardware trojan protection framework for IoT chips
Nguyen et al. Creating a backscattering side channel to enable detection of dormant hardware trojans
Narasimhan et al. Improving IC security against Trojan attacks through integration of security monitors
CN103488941B (zh) 硬件木马检测方法及系统
Cobb et al. Physical layer identification of embedded devices using RF-DNA fingerprinting
CN103884980B (zh) 基于电源电流的硬件木马检测方法和系统
CN103926522B (zh) 基于电压进行硬件木马检测和定位的方法和系统
CN105280618B (zh) 检测和防止光攻击的系统和方法
CN106845287A (zh) 基于多参数相关性的硬件木马检测方法
Faezi et al. Htnet: Transfer learning for golden chip-free hardware trojan detection
Gnad et al. Checking for electrical level security threats in bitstreams for multi-tenant FPGAs
CN109522755A (zh) 基于概率神经网络的硬件木马检测方法
Rajendran et al. A novel algorithm for hardware trojan detection through reverse engineering
Ma et al. On-chip trust evaluation utilizing tdc-based parameter-adjustable security primitive
Deshpande et al. Employing dual-complementary flip-flops to detect EMFI attacks
Seo et al. PG-CAS: Patterned-ground co-planar capacitive asymmetry sensing for mm-range em side-channel attack probe detection
CN106096457A (zh) 一种安全芯片的抗时钟频率错误注入攻击的防御电路
Seo et al. Enhanced detection range for EM side-channel attack probes utilizing co-planar capacitive asymmetry sensing
CN103679010A (zh) 检测装置
Cui et al. Hardware trojan detection based on cluster analysis of mahalanobis distance
CN106503549B (zh) 快速产生电磁侧信道时域仿真波形的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant