CN103926522B - 基于电压进行硬件木马检测和定位的方法和系统 - Google Patents
基于电压进行硬件木马检测和定位的方法和系统 Download PDFInfo
- Publication number
- CN103926522B CN103926522B CN201410139255.6A CN201410139255A CN103926522B CN 103926522 B CN103926522 B CN 103926522B CN 201410139255 A CN201410139255 A CN 201410139255A CN 103926522 B CN103926522 B CN 103926522B
- Authority
- CN
- China
- Prior art keywords
- chip
- checked
- waveform
- voltage
- relation curve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种基于电压进行硬件木马检测和定位的方法，包括：获得待检芯片的波形矩阵，包括在待检芯片的第i个电源pad上施加电压激励信号后测试得到的待检芯片第j个电源pad的电压波形；获得待检芯片的静态电流；比较待检芯片测试的波形矩阵与预设的原始芯片的波形矩阵；当电压波形的差异超过阈值时，获得待检芯片的第一关系曲线、以及原始芯片的第二关系曲线，判断所述待检芯片是否含有木马；根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位。本发明还提供对应的系统，利用电压进行硬件木马检测和定位，能够消除工艺波动影响，检测速度快、精度高。
Description
技术领域
本发明涉及集成电路检测技术领域，特别是涉及一种基于电压进行硬件木马检测和定位的方法，以及一种基于电压进行硬件木马检测和定位的系统。
背景技术
集成电路（IC，Integrated Circuit）/芯片作为现代信息产业的基石之一，广泛应用在国防、军事、金融、通信、交通等安全敏感领域。为了缩短芯片的设计周期，降低成本，当前的芯片设计采用第三方EDA（Electronic DesignAutomation，设计自动化）工具和第三方IP（Intellectual Property）核；芯片制造普遍采用委托第三方代工的方式，全球化和IC制造工艺的快速使得IC的供应链分布于世界各地。芯片设计与制造分离使得对IC的供应链的控制减弱，可能存在不安全因素，攻击者可以在芯片的制造或设计环节，在原始芯片（goldenIC）中嵌入恶意电路，即硬件木马（Hardware Trojan Horse）。硬件木马定义为实现恶意行为的电路，它能够在特定的触发激活条件下实现破坏性功能或泄露芯片内部秘密信息。硬件木马可以独立完成攻击功能，也可以在上层恶意软件的协同配合下完成类似功能。硬件木马能够实现对专用集成电路、微处理器、微控制器、网络处理器、数字信号处理器等硬件的修改以及对FPGA比特流的修改。
硬件木马的检测方法主要有物理检测、功能检测、内建自检测以及旁路分析。物理检测是一种破坏性的检测方法，是将芯片通过腐蚀剥层，利用扫描电镜、电子探针等设备将芯片还原为版图，然后与原始版图比较以确定是否存在木马。这种检测方法是一种破坏性的检测方法，并且测检测时间长，成本高。对于集成度较低的集成电路有一定的效果，但并不适用于大规模集成电路。功能检测是利用逻辑测试的方法进行检测。这种方法是通过在芯片的输入端施加测试激励，监测芯片的输出是否符合预期结果，以判断硬件木马的存在与否。这种方法的正确检测依赖于测试向量的数量以及木马的触发机理。基于内建自测试的检测技术是指设计人员在设计芯片时就考虑到测试的要求，并在所设计的电路中增加相应的测试模块和接口，以达到测试的目的。旁路分析是利用芯片工作时的旁路信号（如热信号、电磁辐射信号、功耗信号、电流信号以及电路延时的信息等）来对木马进行检测。植入的硬件木马会对芯片的一些旁路信号，如电源电流、功耗或路径延时产生影响，通过观察芯片的旁路信号并与原始芯片的旁路信号对比就有可能检测出芯片中是否有木马存在。然而这种方法易受工艺波动和测试噪声的影响。
旁路分析中较为有效的方法是利用芯片的瞬态电流Iddt来进行硬件木马的检测，通过在芯片的输入端施加合适的测试向量对，检测其瞬态电流并与不含木马电路的芯片进行比较来鉴别检测芯片是否为木马芯片。利用瞬态电流检测木马的检测精度与施加的测试向量对密切相关，检测者需要了解芯片的设计细节，测试向量对需要激活硬件木马电路从而产生瞬态电流，同时为了提高木马精测精度，测试向量对还需使得整个芯片产生的瞬态电流最小。由于硬件木马隐蔽性的特点，获得能够激活木马电路产生瞬态电流的测试向量对极为困难。
发明内容
基于此，本发明提供一种基于电压进行硬件木马检测和定位的方法和系统，利用电源电压进行硬件木马检测，能消除工艺波动影响，检测速度快、精度高。
一种基于电压进行硬件木马检测和定位的方法，包括如下步骤：
获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，i=1，2…n；j=1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
获得所述待检芯片的静态电流，其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位。
一种基于电压进行硬件木马检测和定位的系统，包括：
波形矩阵模块，用于获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，i=1，2…n；j=1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
静态电流模块，用于获得所述待检芯片的静态电流，其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
比较模块，用于比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
关系曲线模块，用于当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
判断模块，用于根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
定位模块，用于若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位。
上述基于电压进行硬件木马检测和定位的方法和系统，根据芯片具有多个电源pad的特点，在芯片的每个电源pad施加电压激励信号，同时测试其他电源pad上的电压响应波形，从而构成了芯片的波形矩阵；通过与预设的原始芯片的波形矩阵进行对比，同时利用静态电流和激励信号之间的关系来消除工艺波动，从而准确快速地检测出芯片是否含有木马；并且根据波形矩阵与电源pad的位置关系来对硬件木马电路进行定位。本发明不需要了解芯片的设计细节，无需测试向量，无需激活硬件木马电路；本发明可以在芯片在系统使用前检出含有硬件木马电路的芯片，并对木马进行定位，确保电子设备系统的安全可靠。
附图说明
图1为本发明基于电压进行硬件木马检测和定位的方法在一实施例中的流程示意图。
图2为第一关系曲线和第二关系曲线的示意图。
图3为木马电路定位的示意图。
图4为本发明基于电压进行硬件木马检测和定位的系统在一实施例中的结构示意图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于此。
如图1所示，是本发明基于电压进行硬件木马检测和定位的方法在一实施例中的流程示意图，包括如下步骤：
S11、获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，i=1，2…n；j=1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
S12、获得所述待检芯片的静态电流，其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
芯片设计中为了减低电压降以及保证充分供电，普遍采用多电源pad的方式。在芯片四周的不同位置设置多个电源pad，硬件木马的检测可以利用这些电源pad。通过在某一电源pad上施加电压激励信号如正弦波、阶跃信号等，在另一处的电源pad上测试其响应的电压波形，并与原始芯片相比较，若其响应波形有明显不同，则认为该芯片为木马芯片；
在本步骤中，取待检芯片，对芯片的多个电源pad按照其在芯片上的位置进行标号为[i，j]；其中=1，2…n；j=1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；在待检芯片第i（i=1，2…n）个pad上施加电压激励信号（如正弦波、阶跃信号等），依次测试其它n-1个pad上的电压波形并保存，此时可获得待检芯片的一个波形矩阵Wtij，其中i=1～n，j=1～n，i≠j，表示在第i个电源pad上施加电压激励信号，第j个电源pad相应的电压波形；
接着连接所述待检芯片的所有电源pad，在连接端口施加工作电压，并在连接端口测试其总的静态电流并保存，得到静态电流Ist。
S13、比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
S14、当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
S15、根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
获得待检芯片的波形矩阵后，可将其与预设的原始芯片的波形矩阵进行比较，其中，所述原始芯片为确认不含木马的芯片；
在一较佳实施例中，所述原始芯片的波形矩阵包括对所述原始芯片的第i个电源pad上施加所述电压激励信号后测试得到的所述原始芯片第j个电源pad上的电压响应波形，其中，i≠j；所述原始芯片的静态电流为在将所述原始芯片的所有电源pad连接后的连接端口上施加所述工作电压，在所述连接端口测试得到的静态电流；
在本实施例中，同样取不含硬件木马的原始芯片，其电源pad的总个数为n，对原始芯片的所有电源pad进行编号为1，2…..i…n。在第i（i=1，2…n）个电源pad上施加与待检芯片相同的电压激励信号，依次测试第j（j=1，2…n，j≠i）个电源pad上的电压波形并保存，此时将得到一个波形矩阵Wgij，其中i=1，2….n；j=1，2…n，i≠j，表示在第i个电源pad上施加电压，第j个电源pad为其相应的电压波形；
接着连接所述原始芯片的所有电源pad，在连接端口施加工作电压，并在连接端口测试其总的静态电流并保存，得到静态电流Isg。
对待检芯片的波形矩阵和原始芯片的波形矩阵，比较两个矩阵中各个位置[i，j]上记录的波形，若两个矩阵中记录的各个电压波形都相同，则可判断该待检芯片为不含木马的芯片；
若两个波形矩阵的某个位置[i，j]的电压波形的差异超过预设的阈值，则有可能是含有木马的芯片；这里，电压波形的差异，可为幅值和（或）相位的差异。
当判断所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，则获取所述待检芯片的静态电流与待检芯片的波形矩阵第[i，j]位的电压波形的第一关系曲线，以及获取原始芯片的静态电流与原始芯片的波形矩阵第[i，j]位的电压波形的第二关系曲线；具体的，可生成平面直角坐标系，以静态电流值为横轴，以电压波形参数值（如电压幅值或电压相位值）为纵轴（也可以静态电流值为纵轴，以电压波形中的电压参数值为横轴），根据待检芯片的静态电流Ist和待检芯片的波形矩阵上第[i，j]位的电压波形得到第一关系曲线，根据芯片的静态电流Isg和原始芯片的波形矩阵上第[i，j]位的电压波形得到第二关系曲线；
接着根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否为木马芯片；具体的，可包括步骤：
将所述第一关系曲线和第二关系曲线绘制在同一坐标系中，若所述第一关系曲线与第二关系曲线重合，则判断所述待检芯片不含木马；
若所述第一关系曲线与第二关系曲线不重合，并且所述第一关系曲线与所述阈值线的间隔距离大于预设阈值，则可判断所述待检芯片含有木马；
如图2为第一关系曲线与第二关系曲线的示意图，图中木马芯片对应的是第一关系曲线，原始芯片对应的是第二关系曲线，两条曲线不重合，并且第一关系曲线与预设的阈值线的间隔距离大于预设阈值，因此判断该待检芯片含有木马。
S16、若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位；
在一较佳实施例中，该步骤可包括：
当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，根据所述待检芯片的波形矩阵上第[i，j]位的电压波形在所述待检芯片的波形矩阵上的位置，获取木马电路在所述待检芯片上的位置；
如图3所示，在本步骤中，在已确定待检芯片含有木马的情况下，对上述所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，记录该电压波形的位置（波形矩阵上第[i，j]位，即在波形矩阵上的行列序位），从而可得到木马电路在待检芯片上的位置，判定为在待检芯片上第[i，j]位电源pad的周围或者电源pad相重叠的区域。
本实施例中，通过在待检芯片某一电源pad上施加电压激励信号如正弦波、阶跃信号等，在另一处的电源pad上测试其响应的电压波形，并与原始芯片相比较，若其响应波形有明显的不同，则认为该芯片为木马芯片。为了消除工艺波动的影响，测试待检芯片和原始芯片的静态电流，并联合静态电流和电压相应波形的幅值或者相位值做出两组曲线，若两组曲线的差值超过预定的检测阈值，则可确定该芯片为木马芯片。木马电路的定位，可在确定该芯片为木马芯片的情况下，测试待测芯片上不同电源pad之间的电压响应，与原始芯片相比较，若某pad的电压响应信号出现明显不同，则木马电路即位于该pad的周围，若多个pad的电压相应信号出现明显不同，则木马电路的位置位于这几个pad周围相重叠的区域内。上述方法的检测原理为：电路的寄生电阻和电容构成了遍布芯片的RC网络，加入的硬件木马电路会影响寄生电容/电阻，改变原RC网络。因此通过施加测试电压信号，通过不同的RC网络后其响应也不相同，因此可实现硬件木马的检测和定位。
如图4所示，本发明还提供一种基于电压进行硬件木马检测和定位的系统，包括：
波形矩阵模块41，用于获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，i=1，2…n；j=1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
静态电流模块42，用于获得所述待检芯片的静态电流，其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
芯片设计中为了减低电压降以及保证充分供电，普遍采用多电源pad供电的方式。在芯片四周的不同位置设计多个电源pad，硬件木马的检测可以利用这些电源pad。通过在某一电源pad上施加电压激励信号如正弦波、阶跃信号等，在另一处的电源pad上测试其响应的电压波形，并与原始芯片相比较，若其响应波形有明显不同，则认为该芯片为木马芯片；
取待检芯片，其电源pad的总个数为n，对芯片的所有电源pad进行编号为1，2…..i…n，在待检芯片第i（i=1，2…n）个pad上施加电压激励信号（如正弦波、阶跃信号等），依次测试其它n-1个pad上的电压波形并保存，此时可获得待检芯片的一个波形矩阵Wtij，其中i=1，2…n；j=1，2…n，i≠j，表示在第i个电源pad上施加电压激励信号，第j个电源pad相应的电压波形；
接着连接所述待检芯片的所有电源pad，在连接端口施加工作电压，并在连接端口测试其总的静态电流并保存，得到静态电流Ist。
比较模块43，用于比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
关系曲线模块44，用于当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
判断模块45，用于根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
获得待检芯片的波形矩阵后，可将其与预设的原始芯片的波形矩阵进行比较，其中，所述原始芯片为确认不含木马的芯片；
在一较佳实施例中，所述原始芯片的波形矩阵包括对所述原始芯片的第i个电源pad上施加所述电压激励信号后测试得到的所述原始芯片第j个电源pad上的电压响应波形，其中，i≠j；所述原始芯片的静态电流为在将所述原始芯片的所有电源pad连接后的连接端口上施加所述工作电压，在所述连接端口测试得到的静态电流。
在本实施例中，同样取不含硬件木马的原始芯片，其电源pad的总个数为n，对原始芯片的所有电源pad进行编号为1，2…..i…n。在第i（i=1，2…n）个电源pad上施加与待检芯片相同的电压激励信号，依次测试第j（j=1，2…n，j≠i）个电源pad上的电压波形并保存，此时将得到一个波形矩阵Wgij，其中i=1，2…n；j=1，2…n，i≠j，表示在第i个电源pad上施加电压，第j个电源pad为其相应的电压波形；
接着连接所述原始芯片的所有电源pad，在连接端口施加工作电压，并在连接端口测试其总的静态电流并保存，得到静态电流Isg。
对待检芯片的波形矩阵和原始芯片的波形矩阵，比较两个矩阵中各个位置[i，j]上记录的波形，若两个矩阵中记录的各个电压波形都相同，则可判断该待检芯片为不含木马的芯片；
若两个波形矩阵的某个位置[i，j]处的电压波形的差异超过预设的阈值，则有可能是含有木马的芯片；这里，电压波形的差异，可根据电压波形中的电压参数值进行对比而获得，也可根据电压波形最大峰值对应的测试时间进行对比而获得。
当判断所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，则获取所述待检芯片的静态电流与待检芯片的波形矩阵第[i，j]位的电压波形的第一关系曲线，以及获取原始芯片的静态电流与原始芯片的波形矩阵第[i，j]位的电压波形的第二关系曲线；具体的，可生成平面直角坐标系，以静态电流值为横轴，以电压波形参数值（如电压幅值或电压相位值）为纵轴，根据待检芯片的静态电流Ist和待检芯片的波形矩阵上第[i，j]位的电压波形得到第一关系曲线，根据芯片的静态电流Isg和原始芯片的波形矩阵上第[i，j]位的电压波形得到第二关系曲线；
接着根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否为木马芯片；具体的，所述判断模块还可用于：
将所述第一关系曲线和第二关系曲线绘制在同一坐标系中，若所述第一关系曲线与第二关系曲线重合，则判断所述待检芯片不含木马；
若所述第一关系曲线与第二关系曲线不重合，并且所述第一关系曲线与所述阈值线的间隔距离大于预设阈值，则可判断所述待检芯片含有木马；
定位模块46，用于若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位；
在一较佳实施例中，所述定位模块46还用于当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，根据所述待检芯片的波形矩阵上第[i，j]位的电压波形在所述待检芯片的波形矩阵上的位置，获取木马电路在所述待检芯片上的位置。
在已确定待检芯片含有木马的情况下，对上述所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，记录该电压波形的位置（波形矩阵上第[i，j]位），从而可得到木马电路在待检芯片上的位置，判定为在待检芯片上第[i，j]位电源pad的周围或者多个电源pad相重叠的区域。
本发明基于电压进行硬件木马检测和定位的方法和系统，根据芯片具有多电源pad的特点，在芯片的每个电源pad施加电压激励信号，同时测试其他电源pad上的电压响应波形，从而构成了芯片的波形矩阵；通过与预设的原始芯片的波形矩阵进行对比，同时利用静态电流和激励信号之间的关系来消除工艺波动，从而准确快速地检测出芯片是否含有木马；并且根据波形矩阵与电源pad的位置关系来对硬件木马电路进行定位。本发明不需要了解芯片的设计细节，无需测试向量，无需激活硬件木马电路。该方法可以在芯片在系统使用前检出含有硬件木马电路的芯片，并对木马进行定位，确保电子设备系统的安全可靠。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种基于电压进行硬件木马检测和定位的方法，包括获得待检芯片的静态电流，其特征在于，还包括如下步骤：
获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，其中i＝1，2…n；j＝1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位。
2.根据权利要求1所述的基于电压进行硬件木马检测和定位的方法，其特征在于，所述原始芯片的波形矩阵包括对所述原始芯片的第i个电源pad上施加所述电压激励信号后测试得到的所述原始芯片第j个电源pad上的电压波形，其中，i≠j；
所述原始芯片的静态电流为在将所述原始芯片的所有电源pad连接后的连接端口上施加所述工作电压，在所述连接端口测试得到的静态电流。
3.根据权利要求1所述的基于电压进行硬件木马检测和定位的方法，其特征在于，所述根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马的步骤包括：
将所述第一关系曲线和第二关系曲线绘制在同一坐标系中，若所述第一关系曲线与第二关系曲线重合，则判断所述待检芯片不含木马；
若所述第一关系曲线与第二关系曲线不重合，并且所述第一关系曲线与预设的阈值线的间隔距离大于预设阈值，则判断所述待检芯片含有木马。
4.根据权利要求3所述的基于电压进行硬件木马检测和定位的方法，其特征在于，所述根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位的步骤为：
当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，根据所述待检芯片的波形矩阵上第[i，j]位的电压波形在所述待检芯片的波形矩阵上的位置，获得木马电路在所述待检芯片上的位置。
5.一种基于电压进行硬件木马检测和定位的系统，其特征在于，包括：
波形矩阵模块，用于获得待检芯片的波形矩阵，其中，所述待检芯片的波形矩阵包括在所述待检芯片的第i个电源pad上施加电压激励信号后测试得到的所述待检芯片第j个电源pad的电压波形，其中i＝1，2…n；j＝1，2…n，i≠j，n为所述待检芯片中电源pad的总个数；
静态电流模块，用于获得所述待检芯片的静态电流，其中，所述待检芯片的静态电流为在将所述待检芯片的所有电源pad连接后的连接端口上施加工作电压，在所述连接端口测试得到的静态电流；
比较模块，用于比较所述待检芯片的波形矩阵与预设的原始芯片的波形矩阵；
关系曲线模块，用于当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，获得所述待检芯片的静态电流与第[i，j]位的电压波形的第一关系曲线、以及预设的原始芯片的静态电流与第[i，j]位的电压波形的第二关系曲线；
判断模块，用于根据所述第一关系曲线和第二关系曲线，判断所述待检芯片是否含有木马；
定位模块，用于若所述待检芯片含有木马，则根据所述待检芯片的波形矩阵对所述木马在芯片上的位置进行定位。
6.根据权利要求5所述的基于电压进行硬件木马检测和定位的系统，其特征在于，所述原始芯片的波形矩阵包括对所述原始芯片的第i个电源pad上施加所述电压激励信号后测试得到的所述原始芯片第j个电源pad上的电压波形，其中，i≠j；
所述原始芯片的静态电流为在将所述原始芯片的所有电源pad连接后的连接端口上施加所述工作电压，在所述连接端口测试得到的静态电流。
7.根据权利要求5所述的基于电压进行硬件木马检测和定位的系统，其特征在于，所述判断模块还用于：
将所述第一关系曲线和第二关系曲线绘制在同一坐标系中，若所述第一关系曲线与第二关系曲线重合，则判断所述待检芯片不含木马；
若所述第一关系曲线与第二关系曲线不重合，并且所述第一关系曲线与预设的阈值线的间隔距离大于预设阈值，则判断所述待检芯片含有木马。
8.根据权利要求7所述的基于电压进行硬件木马检测和定位的系统，其特征在于，所述定位模块还用于当所述待检芯片的波形矩阵上第[i，j]位的电压波形与所述原始芯片的波形矩阵上第[i，j]位的电压波形的差异超过阈值时，根据所述待检芯片的波形矩阵上第[i，j]位的电压波形在所述待检芯片的波形矩阵上的位置，获得木马电路在所述待检芯片上的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410139255.6A CN103926522B (zh) | 2014-04-08 | 2014-04-08 | 基于电压进行硬件木马检测和定位的方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410139255.6A CN103926522B (zh) | 2014-04-08 | 2014-04-08 | 基于电压进行硬件木马检测和定位的方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103926522A CN103926522A (zh) | 2014-07-16 |
| CN103926522B true CN103926522B (zh) | 2016-09-14 |
Family
ID=51144813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410139255.6A Active CN103926522B (zh) | 2014-04-08 | 2014-04-08 | 基于电压进行硬件木马检测和定位的方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103926522B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104615950B (zh) * | 2015-03-02 | 2017-08-25 | 中国电子科技集团公司第五十八研究所 | 能检测极小硬件木马的电路设计方法及检测方法 |
| CN104950247B (zh) * | 2015-06-11 | 2018-04-27 | 工业和信息化部电子第五研究所 | 基于多电源电流的硬件木马检测方法和系统 |
| CN105116317B (zh) * | 2015-07-14 | 2017-12-05 | 工业和信息化部电子第五研究所 | 集成电路测试系统与方法 |
| CN105158674B (zh) * | 2015-08-27 | 2018-07-20 | 工业和信息化部电子第五研究所 | 利用寄生效应的硬件木马检测方法和系统 |
| CN110135161B (zh) * | 2019-05-23 | 2020-11-10 | 电子科技大学 | 一种硬件木马的在片检测方法 |
| CN111103527B (zh) * | 2019-12-31 | 2022-05-10 | 西安翔腾微电子科技有限公司 | 一种芯片端口的抗雷击检测方法 |
| CN111460529B (zh) * | 2020-03-17 | 2023-07-14 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 硬件木马检测与定位方法及系统 |
| CN111458627A (zh) * | 2020-04-24 | 2020-07-28 | 江西联智集成电路有限公司 | 芯片静态电流测试方法、装置、设备及介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103488941A (zh) * | 2013-09-18 | 2014-01-01 | 工业和信息化部电子第五研究所 | 硬件木马检测方法及系统 |
| CN103698687A (zh) * | 2013-12-18 | 2014-04-02 | 工业和信息化部电子第五研究所 | 集成电路中硬件木马检测的信号处理方法及其系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9606167B2 (en) * | 2011-08-03 | 2017-03-28 | President And Fellows Of Harvard College | System and method for detecting integrated circuit anomalies |
-
2014
- 2014-04-08 CN CN201410139255.6A patent/CN103926522B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103488941A (zh) * | 2013-09-18 | 2014-01-01 | 工业和信息化部电子第五研究所 | 硬件木马检测方法及系统 |
| CN103698687A (zh) * | 2013-12-18 | 2014-04-02 | 工业和信息化部电子第五研究所 | 集成电路中硬件木马检测的信号处理方法及其系统 |
Non-Patent Citations (3)
| Title |
|---|
| Detecting Trojans Through Leakage Current Analysis Using Multiple Supply Pad IDDQS;Jim Aarestad等;《IEEE TRANSACTIONS ON INFORMATION FORENSICS AND SECURITY》;20101231;第5卷(第4期);893-904 * |
| 基于旁路分析的硬件木马检测方法;王力纬等;《华南理工大学学报（自然科学版）》;20120630;第40卷(第6期);6-10 * |
| 基于马氏距离的硬件木马检测方法;王力纬等;《微电子学》;20131231;第43卷(第6期);817-820 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103926522A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103926522B (zh) | 基于电压进行硬件木马检测和定位的方法和系统 | |
| Rad et al. | Power supply signal calibration techniques for improving detection resolution to hardware Trojans | |
| Nguyen et al. | Creating a backscattering side channel to enable detection of dormant hardware trojans | |
| Salmani et al. | On design vulnerability analysis and trust benchmarks development | |
| Bhunia et al. | Protection against hardware trojan attacks: Towards a comprehensive solution | |
| CN103884980B (zh) | 基于电源电流的硬件木马检测方法和系统 | |
| Cao et al. | A cluster-based distributed active current sensing circuit for hardware Trojan detection | |
| US10776484B2 (en) | On-chip monitor circuit and semiconductor chip | |
| Shende et al. | A side channel based power analysis technique for hardware trojan detection using statistical learning approach | |
| CN105158674B (zh) | 利用寄生效应的硬件木马检测方法和系统 | |
| CN104239616A (zh) | 集成电路的设计方法及硬件木马检测方法 | |
| CN104951698A (zh) | 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法 | |
| Wang et al. | Hardware Trojan detection based on ELM neural network | |
| US20190347416A1 (en) | System for detecting hardware trojans in integrated circuits | |
| He et al. | EM Side Channels in Hardware Security: Attacks and Defenses. | |
| He et al. | A novel hardware Trojan detection method based on side-channel analysis and PCA algorithm | |
| CN108681669A (zh) | 一种基于多参数侧信道分析的硬件木马检测系统及方法 | |
| Muttaki et al. | Ftc: A universal sensor for fault injection attack detection | |
| Zhu et al. | PDNPulse: Sensing PCB anomaly with the intrinsic power delivery network | |
| Mosavirik et al. | Impedanceverif: On-chip impedance sensing for system-level tampering detection | |
| CN110059504B (zh) | 一种硬件木马检测方法及装置 | |
| CN106353619B (zh) | 芯片防伪电路 | |
| CN105046171B (zh) | 一种基于波形叠加的硬件木马检测方法 | |
| Jedari et al. | A hardware trojan detection method for IoT sensors using side-channel activity magnifier | |
| Yang et al. | Hardware Trojan detection method based on time feature of chip temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |