CN106503549B - 快速产生电磁侧信道时域仿真波形的方法 - Google Patents

快速产生电磁侧信道时域仿真波形的方法 Download PDF

Info

Publication number
CN106503549B
CN106503549B CN201610874868.3A CN201610874868A CN106503549B CN 106503549 B CN106503549 B CN 106503549B CN 201610874868 A CN201610874868 A CN 201610874868A CN 106503549 B CN106503549 B CN 106503549B
Authority
CN
China
Prior art keywords
side channel
standard block
circuit
time domain
electromagnetism side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610874868.3A
Other languages
English (en)
Other versions
CN106503549A (zh
Inventor
赵毅强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201610874868.3A priority Critical patent/CN106503549B/zh
Publication of CN106503549A publication Critical patent/CN106503549A/zh
Application granted granted Critical
Publication of CN106503549B publication Critical patent/CN106503549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes

Abstract

本发明涉及集成电路、信息安全，为利用芯片的设计数据快速仿真获取其电磁侧信道时域波形，一方面可以提前进行安全加固；另一方面可以解决侧信道硬件木马检测中可信母本获取困难的问题，扩展了原有木马检测方法的应用范围。本发明采用的技术方案是，快速产生电磁侧信道时域仿真波形的方法，步骤如下：(a)得到芯片版图，并抽取最终的电路网表；(b)编写脚本统计该电路网表中所有的组合逻辑标准单元和时序逻辑标准单元类别和实例化名称；(c)统计每个标准单元的扇出大小；(d)根据测试激励编写仿真testbench文件；(e)得到该电路的电磁侧信道时域仿真波形。本发明主要应用于设计制造场合。

Description

快速产生电磁侧信道时域仿真波形的方法
技术领域
本发明涉及集成电路、信息安全，具体讲,涉及快速产生电磁侧信道时域仿真波形的方法。
背景技术
专用集成电路(ASIC)是将晶体管、电阻、电容等元件互连集成在一块硅片上实现某种特定功能的电路芯片。目前集成电路产品在人们的生活中得到了广泛的应用，从银行卡、智能卡到航空航天、军事国防等都能看到集成电路芯片的身影。正因为如此，集成电路芯片的安全问题至关重要。然而近年来出现的硬件木马以及侧信道攻击等手段，可以获取芯片内部私密信息或者破坏原有芯片功能[1]，对信息安全造成了极大的威胁。
侧信道攻击是通过采集芯片运行时的功耗、电磁辐射、路径延时等信息进行分析以获取电路内部运行状况或者私密信息的攻击手段[2]。由于这种攻击方式成本低、易于操作、攻击成功率高，是威胁集成电路芯片信息安全的一个重要因素。因此在芯片设计阶段，提前获取其侧信道信息，进而判断芯片是否存在信息泄漏问题并进行修正显得十分重要。
信息安全面临的另一大威胁是硬件木马问题。硬件木马是攻击者恶意植入原始电路中的额外电路结构，目的是窃取芯片内部秘密信息或者改变芯片功能[3]。基于侧信道的硬件木马检测方法通过比较不含木马的母本电路与待测电路的侧信道信息差异，来判断芯片中是否含有硬件木马[4]。然而实际应用中，可信母本电路的获取十分困难，因此芯片设计者如何利用设计数据快速仿真获取其侧信道时域波形尤为重要。
在侧信道信息仿真方面，功耗以及路径延时都有成熟的EDA工具和仿真方法可以利用[5]。在电磁仿真方面，目前已有的ANSYS等有限元仿真软件并不适用于大规模数字专用集成电路的电磁侧信道时域波形仿真，另外经过相关文献和专利的检索，目前尚未有相关成熟的电磁侧信道仿真方法发表。本发明提出的数字专用集成电路快速产生电磁侧信道时域仿真波形的方法可以在芯片设计阶段获取仿真波形，对保护芯片的信息安全具有重要意义。
参考文献
1、Rostami M,Koushanfar F,Karri R.A primer on hardware security:Models,methods,and metrics[J].Proceedings of the IEEE,2014,102(8):1283-1295。
2、Zhou Y B,Feng D G,Zhou Y B,et al.Side-Channel Attacks:Ten YearsAfter Its Publication and the Impacts on Cryptographic Module SecurityTesting.[J].Cryptology Eprint Archive,2005,2005。
3、Bhunia S,Hsiao M S,Banga M,et al.Hardware Trojan attacks:threatanalysis and countermeasures[J].Proceedings of the IEEE,2014,102(8):1229-1247。
4、Xiao K,Forte D,Jin Y,et al.Hardware Trojans:Lessons Learned afterOne Decade of Research[J].ACM Transactions on Design Automation of ElectronicSystems(TODAES),2016,22(1):6。
5、倪林,李少青,赵志勋,等.工艺偏差下基于功耗与延时的硬件木马检测有效性分析[J].数字通信,2014,41(5):36-41。
发明内容
为克服现有技术的不足，本发明旨在利用芯片的设计数据快速仿真获取其电磁侧信道时域波形，一方面可以使芯片设计者在芯片设计阶段就发现是否存在信息泄漏问题，可以提前进行安全加固；另一方面可以解决侧信道硬件木马检测中可信母本获取困难的问题，扩展了原有木马检测方法的应用范围。本发明采用的技术方案是，快速产生电磁侧信道时域仿真波形的方法，步骤如下：
(a)利用选定的工艺库对RTL代码进行综合Synthesis、布局布线Place&Route，得到芯片版图，并抽取最终的电路网表；(b)编写脚本统计该电路网表中所有的组合逻辑标准单元和时序逻辑标准单元类别和实例化名称；(c)根据工艺库中lib文件的信息，统计每个标准单元的扇出大小；(d)根据测试激励编写仿真testbench文件，仿真时统计所有标准单元输出的翻转数目，并以该单元的扇出为权值对所有的翻转数目进行加权求和；(e)根据所需要的仿真点数，以上一步骤所得的加权求和值为纵轴，以仿真点数为横轴进行描点、连线绘图，即得到该电路的电磁侧信道时域仿真波形。
在与仿真testbench文件同样的测试激励下，对待测芯片进行电磁侧信道的测试，利用统计学方法分析两者之间是否存在差异，可以进而确定芯片中是否含有硬件木马。
假定在电路运行的某一时刻t，电路中有一部分标准单元的输出发生变化，假定第i个组合逻辑标准单元输出端的初始值为Ai，当前值为Bi，该标准单元的扇出大小为Fi；假定第j个时序逻辑标准单元输出端的初始值为Cj，当前值为Dj，该标准单元的扇出大小为Fj，在该时刻，电路整体产生的电磁侧信道辐射表示为：
其中D(t)表示在时刻t电路产生的电磁侧信道辐射的相对幅值大小，单位为无量纲，表示异或运算；根据所需要的仿真点数和采样率的设置，对每一点所对应的时刻都按上述方法计算出电磁侧信道辐射的相对幅值，然后进行描点、连线绘图即可得到电磁侧信道时域仿真波形。
需要快速评估安全性，即是否存在侧信道信息泄露的问题，可以省略步骤(a)中布局布线的步骤，利用综合后得到的电路网表进行后续仿真步骤；假定不需要高的仿真精度，可以省略步骤(b)和(c)中对组合逻辑标准单元的统计，只利用时序逻辑标准单元的信息仿真得到电磁侧信道曲线的峰值点；假定只进行了RTL代码的设计与综合，也可以在步骤(a)中直接利用综合后得到的电路网表进行后续仿真步骤。
本发明的特点及有益效果是：
能够快速地进行数字专用集成电路电磁侧信道时域仿真并获取仿真波形，该方法简单易用，而且精度可调，可以实现在芯片设计初期获取其电磁侧信道辐射信息，也可以用于侧信道硬件木马检测中获取母本信息。
附图说明：
图1数字专用集成电路快速产生电磁侧信道时域仿真波形的方法步骤图。
图2反相器产生电磁辐射示意图。
具体实施方式
本发明针对数字专用集成电路提出了一种快速仿真获得其电磁侧信道时域波形的方法，可以用于在设计的早期阶段对数字集成电路产品的侧信道安全性进行评估，以及硬件木马检测中在无可信母本芯片的情况下用于仿真获取母本芯片的电磁侧信道信息。
1.本发明提出的数字专用集成电路快速产生电磁侧信道时域仿真波形的方法，以芯片设计数据(RTL代码、工艺库)、测试激励和所需仿真点数为输入，输出时域仿真波形。仿真波形的形式为一条曲线，其中横轴代表仿真点数，单位是个，纵轴代表各个仿真点的电磁侧信道辐射相对幅值大小，单位为无量纲。
如图1所示，是数字专用集成电路快速产生电磁侧信道时域仿真波形的方法步骤图，该方法包括以下步骤：(a)利用选定的工艺库对RTL代码进行综合(Synthesis)、布局布线(Place&Route)，得到芯片版图，并抽取最终的电路网表；(b)编写脚本统计该电路网表中所有的组合逻辑标准单元和时序逻辑标准单元类别和实例化名称；(c)根据工艺库中lib文件的信息，统计每个标准单元的扇出大小；(d)根据测试激励编写仿真testbench文件，仿真时统计所有标准单元输出的翻转数目，并以该单元的扇出为权值对所有的翻转数目进行加权求和；(e)根据所需要的仿真点数，以上一步骤所得的加权求和值为纵轴，以仿真点数为横轴进行描点、连线绘图，即可得到该电路的电磁侧信道时域仿真波形。
2.数字专用集成电路产生电磁侧信道辐射的原理
数字专用集成电路产生的侧信道电磁辐射是由芯片内部的电流变化导致的。对于一小段电流元，磁感应强度与电流的关系可以根据毕奥萨伐尔定律得到，电流元上任取一点Q，电流密度为(单位A/m2),则空间任意一点P的磁场：
其中为磁感应强度(单位T)，μ0为真空磁导率，其值为4π×10-7H/m，dUQ为线圈在Q点处的微分。电流元在空间某点P处产生的磁感应强度的大小与电流元的大小成正比，与电流元所在处到P点的位置矢量和电流元之间的夹角的正弦成正比，而与电流元到P点的距离的平方成反比。
将上述电磁辐射的原理应用到集成电路芯片进行分析，以一个数字专用集成电路中常见的反相器结构为例，如图2所示，反相器输出的负载电容用CL表示，当反相器的输出发生高低电平之间的翻转时，会导致负载电容CL的充放电。由于数字电路的开关特性，工作电流通常是瞬态脉冲电流，电路工作时，在这些充放电电流的作用下，金属导体不断产生电磁辐射。
对于一般专用集成电路芯片而言，其电磁辐射原理表现为：时钟沿触发电路动作，会发生状态的转换，下一个时钟沿到来之前，状态达到稳定，状态转换时各个标准单元输出发生变化，输出端负载的充放电电流会导致电磁辐射。芯片在某一时刻的电磁侧信道辐射表现为该时刻所有标准单元产生的辐射的叠加。
3.电磁侧信道攻击和基于侧信道的硬件木马检测的原理
电磁侧信道攻击和基于侧信道的硬件木马检测都需要采集集成电路芯片运行时的电磁侧信道辐射，所用的设备一般是电磁线圈。其原理是通过闭合导体回路的磁通量发生变化而产生感生电动势。当将电磁探头置于芯片表面进行电磁侧信道信息的采集时，磁通量的变化导致电磁探头线圈的感生电动势产生变化，这一变化可以利用数字示波器采集。
由于集成电路芯片在某一时刻的电磁侧信道辐射与当时芯片内部所有标准单元的输出电平翻转情况有关，攻击者通过简单电磁侧信道分析(SEMA)或者差分电磁侧信道分析(DEMA)，可以利用采集的电磁侧信道曲线反推芯片内部的运算情况，进而获知存储于芯片内部的秘密信息。
基于电磁侧信道的硬件木马检测原理在于：母本电路中额外引入的硬件木马，会引起电路中电流的变化，产生电磁辐射信号的变化。如果能预先获得不含硬件木马的母本电路的电磁侧信道曲线，然后在同样的测试激励下，对待测芯片进行电磁侧信道的测试，利用统计学方法分析两者之间是否存在差异，可以进而确定芯片中是否含有硬件木马。
4.数字专用集成电路电磁侧信道时域仿真的原理
数字专用集成电路中的标准单元可以分为组合逻辑标准单元和时序逻辑标准单元，为表述方便假定一共有m个组合逻辑标准单元和n个时序逻辑标准单元。时序逻辑标准单元的输出是否发生变化受时钟沿的驱动，即只有当时钟沿到来时，其输出才会发生变化；而组合逻辑标准单元的输出是否发生变化只与该单元的输入有关，从输入发生变化到输出发生变化的时延由标准单元本身的结构决定。
根据数字专用集成电路产生电磁侧信道辐射的原理，只有当标准单元输出端电平发生翻转，引起负载电容充放电，产生充放电电流才会进一步产生电磁侧信道辐射；如果输出端电平不发生变化，不产生充放电电流，就不会有电磁侧信道辐射。由于时序逻辑标准单元的输出是否发生变化是在时钟沿到来时，因此在某个时钟沿的时刻，电路中所有输出会发生变化的时序逻辑标准单元会在同一时刻发生变化，产生较强的电磁侧信道辐射，表现为电磁侧信道曲线上的峰值点。每一个时序逻辑标准单元产生的电磁侧信道辐射的强弱与该标准单元的输出负载有关，输出负载越大，所产生的充放电电流越大，产生的电磁侧信道辐射也越强；反之也成立。类似的，对于组合逻辑标准单元而言，其输出端电平的翻转不与时钟沿同步，产生电磁侧信道辐射的时刻也不与时序逻辑标准单元的时刻相同，表现为电磁侧信道曲线上峰值点之间的采样点。同样的，每一个组合逻辑标准单元产生的电磁侧信道辐射的强弱与该标准单元的输出负载的大小也是正相关的。
假定在电路运行的某一时刻t，电路中有一部分标准单元的输出发生变化，假定第i个组合逻辑标准单元输出端的初始值为Ai，当前值为Bi，该标准单元的扇出大小为Fi；假定第j个时序逻辑标准单元输出端的初始值为Cj，当前值为Dj，该标准单元的扇出大小为Fj。根据上述分析，在该时刻，电路整体产生的电磁侧信道辐射可以表示为：
其中D(t)表示在时刻t电路产生的电磁侧信道辐射的相对幅值大小，单位为无量纲。表示异或运算。
根据所需要的仿真点数和采样率的设置，对每一点所对应的时刻都按上述方法计算出电磁侧信道辐射的相对幅值，然后进行描点、连线绘图即可得到电磁侧信道时域仿真波形。
5.仿真方法在实际使用中的灵活性
根据实际使用环境的不同，本发明提出的仿真方法也可以进行变动。假定在芯片的设计初期，芯片设计人员需要快速评估该设计的安全性，即是否存在侧信道信息泄露的问题，可以省略步骤(a)中布局布线的步骤，利用综合后得到的电路网表进行后续仿真步骤。假定本仿真方法使用者不需要高的仿真精度，可以省略步骤(b)和(c)中对组合逻辑标准单元的统计，只利用时序逻辑标准单元的信息仿真得到电磁侧信道曲线的峰值点。再假定芯片设计人员只进行了RTL代码的设计与综合，而将芯片的后端设计交付第三方设计者进行，导致后端数据不可信，利用本仿真方法时，也可以在步骤(a)中直接利用综合后得到的电路网表进行后续仿真步骤。
使用前先根据待仿真数字专用集成电路的应用场景，确定仿真所用测试激励，然后根据仿真的目的(预估芯片电磁侧信道辐射还是获取母本侧信道信息用于硬件木马检测)确定仿真点数，最后按照方法步骤图2操作即可。本发明的保护范围并不以上述实施方式为限，本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入保护范围。

Claims (3)

1.一种快速产生电磁侧信道时域仿真波形的方法，其特征是，步骤如下：(a)利用选定的工艺库对RTL代码进行综合Synthesis、布局布线Place&Route，得到芯片版图，并抽取最终的电路网表；(b)编写脚本统计该电路网表中所有的组合逻辑标准单元和时序逻辑标准单元类别和实例化名称；(c)根据工艺库中lib文件的信息，统计每个标准单元的扇出大小；(d)根据测试激励编写仿真testbench文件，仿真时统计所有标准单元输出的翻转数目，并以该单元的扇出为权值对所有的翻转数目进行加权求和；(e)根据所需要的仿真点数，以上一步骤所得的加权求和值为纵轴，以仿真点数为横轴进行描点，连线绘图，即得到该电路的电磁侧信道时域仿真波形；在与仿真testbench文件同样的测试激励下，对待测芯片进行电磁侧信道的测试，利用统计学方法分析两者之间是否存在差异，进而确定芯片中是否含有硬件木马。
2.如权利要求1所述的快速产生电磁侧信道时域仿真波形的方法，其特征是，电路中一共含有m个组合逻辑标准单元和n个时序逻辑标准单元，在电路运行的某一时刻t，电路中有一部分标准单元的输出发生变化，假定第i个组合逻辑标准单元输出端的初始值为Ai，当前值为Bi，该标准单元的扇出大小为Fi；假定第j个时序逻辑标准单元输出端的初始值为Cj，当前值为Dj，该标准单元的扇出大小为Fj，在该时刻，电路整体产生的电磁侧信道辐射表示为：
其中D(t)表示在时刻t电路产生的电磁侧信道辐射的相对幅值大小，单位为无量纲，表示异或运算；根据所需要的仿真点数和采样率的设置，对每一点所对应的时刻都按上述方法计算出电磁侧信道辐射的相对幅值，然后进行描点，连线绘图即得到电磁侧信道时域仿真波形。
3.如权利要求1所述的快速产生电磁侧信道时域仿真波形的方法，其特征是，当需要快速评估安全性，即是否存在侧信道信息泄露的问题，省略步骤(a)中布局布线的步骤，利用综合Synthesis，抽取最终的电路网表后进行仿真步骤(b)～(e)；当不需要高的仿真精度，省略步骤(b)和(c)中对组合逻辑标准单元的统计，只利用时序逻辑标准单元的信息仿真得到电磁侧信道曲线的峰值点；当只进行了RTL代码的设计与综合，在步骤(a)中直接利用综合Synthesis，抽取最终的电路网表后进行仿真步骤(b)～(e)。
CN201610874868.3A 2016-09-29 2016-09-29 快速产生电磁侧信道时域仿真波形的方法 Active CN106503549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610874868.3A CN106503549B (zh) 2016-09-29 2016-09-29 快速产生电磁侧信道时域仿真波形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610874868.3A CN106503549B (zh) 2016-09-29 2016-09-29 快速产生电磁侧信道时域仿真波形的方法

Publications (2)

Publication Number Publication Date
CN106503549A CN106503549A (zh) 2017-03-15
CN106503549B true CN106503549B (zh) 2019-08-20

Family

ID=58293671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610874868.3A Active CN106503549B (zh) 2016-09-29 2016-09-29 快速产生电磁侧信道时域仿真波形的方法

Country Status (1)

Country Link
CN (1) CN106503549B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635336A (zh) * 2018-11-13 2019-04-16 天津大学 基于空间电偶极子阵列的电磁侧信道建模方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866291A (zh) * 2012-08-27 2013-01-09 中国科学院微电子研究所 基于硬件平台的门级功耗分析装置及方法
CN104614660A (zh) * 2015-01-09 2015-05-13 中国电子科技集团公司第五十八研究所 基于有源光学水印的硬件木马检测方法
CN104636686A (zh) * 2015-03-02 2015-05-20 中国电子科技集团公司第五十八研究所 基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007088796A1 (en) * 2006-01-31 2007-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102866291A (zh) * 2012-08-27 2013-01-09 中国科学院微电子研究所 基于硬件平台的门级功耗分析装置及方法
CN104614660A (zh) * 2015-01-09 2015-05-13 中国电子科技集团公司第五十八研究所 基于有源光学水印的硬件木马检测方法
CN104636686A (zh) * 2015-03-02 2015-05-20 中国电子科技集团公司第五十八研究所 基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Trusted RTL: Trojan Detection Methodology in Pre-Silicon Designs;Mainak Banga;《2010 IEEE International Symposium on Hardware-Oriented Security and Trust (HOST)》;20101231;全文
一种抗攻击密码电路的设计与实现;成世祺;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160831(第8期);全文

Also Published As

Publication number Publication date
CN106503549A (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
CN103679008B (zh) 一种高效的安全芯片功耗攻击测试方法
CN103884980B (zh) 基于电源电流的硬件木马检测方法和系统
Ngo et al. Hardware Trojan detection by delay and electromagnetic measurements
Li et al. Security evaluation against electromagnetic analysis at design time
CN106872876B (zh) 基于电磁和延迟的硬件木马侧信道检测方法
CN105391542A (zh) 用于集成电路检测电磁故障注入攻击探测方法及探测器
Levi et al. Data-dependent delays as a barrier against power attacks
CN103926522B (zh) 基于电压进行硬件木马检测和定位的方法和系统
CN104883160B (zh) 对脉冲边沿信号具有检测、计数和验证功能的电路
Nguyen et al. A novel golden-chip-free clustering technique using backscattering side channel for hardware trojan detection
CN106503549B (zh) 快速产生电磁侧信道时域仿真波形的方法
CN104502750B (zh) 一种触发器单元单粒子翻转效应实验验证电路
Wu et al. FPGA-based measurement and evaluation of power analysis attack resistant asynchronous S-Box
CN110059504B (zh) 一种硬件木马检测方法及装置
Soybali et al. Implementation of a PUF circuit on a FPGA
Yang et al. Hardware Trojan detection method based on time feature of chip temperature
Fujimoto et al. A fast power current analysis methodology using capacitor charging model for side channel attack evaluation
Ma et al. EMSim: A Fast Layout Level Electromagnetic Emanation Simulation Framework for High Accuracy Pre-Silicon Verification
Gai et al. Attacking the edge-of-things: A physical attack perspective
CN110456260A (zh) 一种密钥隔离安全扫描链电路
Sosa et al. Simulation of electromagnetic emanation of cryptographic ics: Tools, methods, problems
CN104849648A (zh) 一种提高木马活性的测试向量生成方法
Maruthi et al. Hardware trojan detection using power signal foot prints in frequency domain
Mondal et al. XOR based methodology to detect hardware trojan utilizing the transition probability
Zhang et al. Tempest in USB

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant