CN109522755A - 基于概率神经网络的硬件木马检测方法 - Google Patents

基于概率神经网络的硬件木马检测方法 Download PDF

Info

Publication number
CN109522755A
CN109522755A CN201811172561.4A CN201811172561A CN109522755A CN 109522755 A CN109522755 A CN 109522755A CN 201811172561 A CN201811172561 A CN 201811172561A CN 109522755 A CN109522755 A CN 109522755A
Authority
CN
China
Prior art keywords
chip
neural network
side channel
measured
trojan horse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811172561.4A
Other languages
English (en)
Inventor
赵毅强
刘燕江
马浩诚
宋凯悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201811172561.4A priority Critical patent/CN109522755A/zh
Publication of CN109522755A publication Critical patent/CN109522755A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00Pattern recognition
    • G06F18/20Analysing
    • G06F18/21Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00Pattern recognition
    • G06F18/20Analysing
    • G06F18/24Classification techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • G06N3/047Probabilistic or stochastic networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Evolutionary Biology (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及集成电路可信任性检测技术领域,为将硬件木马的误识别率降到最低,从而保证集成电路的安全性,本发明,基于概率神经网络的硬件木马检测方法,步骤如下:(1)建立集成电路侧信道平台;(2)侧信道信息的降噪预处理;(3)待测芯片的硬件木马芯片判别;(4)确定分布参数σ;(5)待测芯片的类别确定;(6)判断验证是否结束:当待测芯片全部验证完毕,则结束验证过程,否则跳回到步骤5,继续进行验证,直到所有待测芯片都验证结束。本发明主要应用于芯片防木马设计制造场合。

Description

基于概率神经网络的硬件木马检测方法
技术领域
本发明涉及集成电路可信任性检测技术领域,具体涉及一种基于概率神经网络的硬件木马检测方法。
背景技术
随着集成电路设计技术与半导体制造工艺的不断提高,集成电路正越来越广泛地应用在经济社会的各个方面,成为支撑经济社会发展的战略性、基础性和先导性产业。由于集成电路的设计与制造过程的先进性与复杂性,其供应链也随着经济全球化的趋势而逐渐分离,越来越多来自不同地区的公司和人员参与进来,这导致集成电路的设计与制造过程并不自主可控。原本认为安全可信的集成电路确存在着严重的安全风险,例如,恶意攻击者渗透在设计阶段或者制造阶段,在原始电路中恶意植入硬件木马或者篡改原始电路的版图,在特定条件下获取电路控制权、窃取关键信息甚至损毁芯片的目的。
硬件木马可能存在于集成电路全生命周期的各个阶段,硬件木马已经成为集成电路的重要安全隐患,一旦被硬件木马影响的芯片被应用于军用装备及国民经济核心领域中,不仅直接威胁到个人隐私、商业秘密的安全,更关系到航空航天、国防等与国家命脉的信息安全。一旦含有硬件木马的集成电路被应用,将会带来严重的灾难和不可估计的损失。集成电路的安全性和可靠性能否得到保障,成为了确保国家安全稳定、社会持续进步、经济健康发展、公民生活和谐的关键。因此,开展硬件木马的检测与防护技术研究,保证集成电路的安全可信是世界各国的共同关注的话题。
自2007年Agrwal首次提出硬件木马概念以来,硬件木马问题受到了国内外研究学者的广泛关注,并逐渐成为研究的热点。随着研究的逐渐深入,在硬件木马检测技术方面已取得了丰硕的成果。侧信道分析具有较低的实施成本、较高的检测精度,较好的移植性和延展性,一经提出就展示出来了较为乐观的应用前景,成为了当前的检测方法的主流。为了躲避传统的测试手段,硬件木马通常隐蔽在电路的正常工作状态下,难以发现并触发,当且仅当电路的工作状态满足硬件木马的触发条件时,硬件木马才被激活,其侧信道信息存在微弱的影响。随着硬件木马的面积的逐渐减小,硬件木马的侧信道影响微乎其微,加之测试阶段存在测试噪声和工艺偏差,硬件木马的影响很容易被淹没,因此在硬件木马检测过程中很容易出现误判与漏检,将硬件木马芯片判定为原始芯片或者原始芯片被误认为是硬件木马芯片。一旦被误判的硬件木马芯片应用到系统上,将会造成无法预估的损失。因此在硬件木马检测过程中,必须尽可能的降低误判率来保证集成电路的安全性。
本发明是在现有硬件木马分类识别的基础上,提出了一种基于最小风险的概率神经网络的硬件木马检测方法,利用原始芯片的侧信道数据来训练神经网络,计算原始数据与训练数据的概率密度函数,借助贝叶斯最小风险准则实现无参数估计,将木马误识别风险降到最低,大大降低检测过程中的误识别率,进而提高集成电路的安全水平。
(一)参考文献
[1]Agrawal D,Baktir S,Karakoyunlu D,et al.Trojan Detection using ICFingerprinting[C]//IEEE Symposium on Security and Privacy.IEEE ComputerSociety,2007:296-310.
[2]J.Balasch,B.Gierlichs,and I.Verbauwhede,“Electromagnetic circuitfingerprints for hardware trojan detection,”EMC 2015,IEEE,2015.
[3]Liu Y,Zhao Y,He J,et al.A Novel Test Pattern Optimization ApproachBased on Ring Oscillator Network[C]//International Conference on IntelligentHuman-Machine Systems and Cybernetics.2017:243-247.
[4]Kusy M,Kluska J.Assessment of prediction ability for reducedprobabilistic neural network in data classification problems[J].SoftComputing,2017,21(1):199-212.
[5]Specht D F.Probabilistic neural networks for classification,mapping,or associative memory[C]//IEEE International Conference on NeuralNetworks.IEEE,1988:525-532vol.1。
发明内容
为克服现有技术的不足,本发明旨在提出一种基于概率神经网络的硬件木马检测方法,将硬件木马的误识别率降到最低,从而保证集成电路的安全性,具有一定的实际意义和应用价值。为此,本发明采用的技术方案是,基于概率神经网络的硬件木马检测方法,步骤如下:
(1)建立集成电路侧信道平台,采集待测电路的侧信道信息:根据侧信道分析的原理,围绕集成电路搭建其侧信道平台,利用侧信道平台采集待测电路在工作状态下泄露的侧信道信息;
(2)侧信道信息的降噪预处理:对所有待测电路的侧信道信息进行降噪预处理,得到平滑的侧信道信息;
(3)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将部分芯片进行反向分析,确定原始芯片和木马芯片;
(4)确定分布参数σ,利用原始芯片的侧信道信息训练神经网络:确定神经网络的分布参数σ,根据反向分析结果,抽取部分原始芯片和木马芯片的侧信道信息来训练神经网络,并利用训练数据来验证神经网络,如果存在误识别率,则重新调整分布参数σ的大小,直到训练的神经网络正确为止;
(5)待测芯片的类别确定:利用步骤4得到的神经网络对所有待测芯片进行分类,当待测芯片归于原始芯片类,则认定待测芯片为原始芯片,否则认定待测芯片为木马芯片;
(6)判断验证是否结束:当待测芯片全部验证完毕,则结束验证过程,否则跳回到步骤5,继续进行验证,直到所有待测芯片都验证结束。
概率神经网络的结构,包括输入层、模式层、求和层和输出层四部分,输入层的神经元个数与训练样本的特征个数相等,是读取神经网络的训练样本X,式层用来计算输入样本x与训练样本X之间的接近程度,它的神经元的个数与训练样本的总数相等,模式层中输入样本x与训练样本X的关系可以通过概率密度函数fij(x)来表示。
其中N为训练样本的特征个数,Xij为训练样本中第i类中的第j个样本,σ为分布参数;
求和层是将隶属于同一模式的神经元连接,并将输入的概率密度函数fij(x)相加,不与其他模式的神经元相加,得到平均的概率密度函数fi(x)
其中Ni为第i类中的样本个数;
输出层将不同模式中概率密度估计值中拥有最大后验概率密度的输出层单元作为该概率神经网络的输出,输出层的神经元的个数与训练样本的类别相等,输出输入样本的类别C(x)表示为:
本发明的特点及有益效果是:
本发明利用概率神经网络,结合最小风险的贝叶斯决策准则和先验知识来进行硬件木马的识别,这有效降低了硬件木马识别过程中的误识别率和漏检率,从而保证了硬件木马的识别效率。另外,该方法构建神经网络简单高效,只需要一次训练即可完成训练过程,增加测试样本并不能改变神经网络结构,可操作性较强,且以最小风险作为衡量评判标准,在线实时检测,具有一定的实际意义和应用价值。
附图说明:
图1基于概率神经网络的硬件木马检测方法的流程图。
图2概率神经网络的结构。
具体实施方式
随着硬件木马设计技术和集成电路制造工艺的快速发展,硬件木马越来越精巧,它对原始电路的侧信道影响越来越微弱,很容易隐藏在原始电路中而难以发现,从而导致在硬件木马识别过程中发生误判。针对现有检测技术存在较大的硬件木马误识别率的问题,本发明提出了一种基于概率神经网络的硬件木马检测方法,将硬件木马的误识别率降到最低,从而保证集成电路的安全性,具有一定的实际意义和应用价值。
本发明的完整技术方案如下:
图1是基于概率神经网络的硬件木马检测方法的流程图,该方法主要包括以下步骤:
(1)建立集成电路侧信道平台,采集待测电路的侧信道信息:根据侧信道分析的原理,围绕集成电路搭建其侧信道平台,利用侧信道平台采集待测电路在工作状态下泄露的侧信道信息。
(2)侧信道信息的降噪预处理:由于测试环境存在随机噪声干扰,对所有待测电路的侧信道信息进行降噪预处理,得到平滑的侧信道信息。
(3)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将部分芯片进行反向分析,确定原始芯片和木马芯片。
(4)确定分布参数σ,利用原始芯片的侧信道信息训练神经网络:确定神经网络的分布参数σ,根据反向分析结果,抽取部分原始芯片和木马芯片的侧信道信息来训练神经网络,并利用训练数据来验证神经网络,如果存在误识别率,则重新调整分布参数σ的大小,直到训练的神经网络正确为止。
(5)待测芯片的类别确定:利用步骤4得到的神经网络对所有待测芯片进行分类,当待测芯片归于原始芯片类,则认定待测芯片为原始芯片,否则认定待测芯片为木马芯片。
(6)判断验证是否结束:当待测芯片全部验证完毕,则结束验证过程,否则跳回到步骤5,继续进行验证,直到所有待测芯片都验证结束。
概率神经网络是在径向基函数神经网络的基础上衍生的一种前馈型神经网络,它结合贝叶斯准则和Parzen窗,在分类过程中保持最小的误识别风险,从而广泛的应用在智能交通监控系统、虹膜识别、地震预测、扰动分类等模式识别领域。
图2为概率神经网络的结构,它包括输入层、模式层、求和层和输出层四部分组成。输入层的神经元个数与训练样本的特征个数相等,它主要是读取神经网络的训练样本X。模式层用来计算输入样本x与训练样本X之间的接近程度,它的神经元的个数与训练样本的总数相等。模式层中输入样本x与训练样本X的关系可以通过概率密度函数fij(x)来表示。
其中N为训练样本的特征个数,Xij为训练样本中第i类中的第j个样本,σ为分布参数。
求和层是将隶属于同一模式的神经元连接,并将输入的概率密度函数fij(x)相加,不与其他模式的神经元相加,得到平均的概率密度函数fi(x)。
其中Ni为第i类中的样本个数。
输出层将不同模式中概率密度估计值中拥有最大后验概率密度的输出层单元作为该概率神经网络的输出。输出层的神经元的个数与训练样本的类别相等,输出输入样本的类别C(x)可以表示为:
概率神经网络在分类过程不需要设定神经网络的神经元个数与模式层数,只需要调节分布参数,通过一次训练可以得到较为准确的神经网络,学习速率快,神经网络构建较为简单。如果训练样本足够大,则能获得最优神经网络,而加入新的样本不会改变神经网络结构。同时该神经网络利用贝叶斯准则和先验知识对测试样本进行分类,可以大大降低误判率和漏检率。另外在测试噪声较大的情况下,也能保持误判率和漏检率最小。
硬件木马是攻击者为了达到某种攻击目的而植入在集成电路中的恶意电路,硬件木马在低隐蔽性的条件下才能激活,当硬件木马处于静默状态下,硬件木马对电路的功能或者侧信道信息的影响更小,即硬件木马与原始电路的侧信道极为相似,另外在测试过程中存在较大的测试噪声和工艺偏差,如果利用分类器来根据样本的特性来识别硬件木马很容易出现误判。而当硬件木马处于激活状态,硬件木马与原始电路的侧信道信息存在微弱的差异,分类器需要提取出这种微弱的差异,在识别出硬件木马的同时尽可能的降低误识别概率。而概率神经网络是利用贝叶斯准则和先验知识对测试样本进行分类,可以大大降低误判率和漏检率。另外在测试噪声较大的干扰情况下,也能保持较高的准确率,有很高的抗扰性。考虑到硬件木马的恶意目的和隐蔽性,在硬件木马识别过程中需要以最小判别率和漏检率作为准则,因此概率神经网络可以应用到硬件木马检测过程中,从而提高硬件木马检测过程中的识别水平。

Claims (2)

1.一种基于概率神经网络的硬件木马检测方法,其特征是,步骤如下:
(1)建立集成电路侧信道平台,采集待测电路的侧信道信息:根据侧信道分析的原理,围绕集成电路搭建其侧信道平台,利用侧信道平台采集待测电路在工作状态下泄露的侧信道信息;
(2)侧信道信息的降噪预处理:对所有待测电路的侧信道信息进行降噪预处理,得到平滑的侧信道信息;
(3)待测芯片的硬件木马芯片判别:抽取两类芯片中的部分芯片,利用反向解剖技术将部分芯片进行反向分析,确定原始芯片和木马芯片;
(4)确定分布参数σ,利用原始芯片的侧信道信息训练神经网络:确定神经网络的分布参数σ,根据反向分析结果,抽取部分原始芯片和木马芯片的侧信道信息来训练神经网络,并利用训练数据来验证神经网络,如果存在误识别率,则重新调整分布参数σ的大小,直到训练的神经网络正确为止;
(5)待测芯片的类别确定:利用步骤4得到的神经网络对所有待测芯片进行分类,当待测芯片归于原始芯片类,则认定待测芯片为原始芯片,否则认定待测芯片为木马芯片;
(6)判断验证是否结束:当待测芯片全部验证完毕,则结束验证过程,否则跳回到步骤5,继续进行验证,直到所有待测芯片都验证结束。
2.如权利要求1所述的基于概率神经网络的硬件木马检测方法,其特征是,概率神经网络的结构,包括输入层、模式层、求和层和输出层四部分,输入层的神经元个数与训练样本的特征个数相等,是读取神经网络的训练样本X,式层用来计算输入样本x与训练样本X之间的接近程度,它的神经元的个数与训练样本的总数相等,模式层中输入样本x与训练样本X的关系可以通过概率密度函数fij(x)来表示:
其中N为训练样本的特征个数,Xij为训练样本中第i类中的第j个样本,σ为分布参数;
求和层是将隶属于同一模式的神经元连接,并将输入的概率密度函数fij(x)相加,不与其他模式的神经元相加,得到平均的概率密度函数fi(x)
其中Ni为第i类中的样本个数;
输出层将不同模式中概率密度估计值中拥有最大后验概率密度的输出层单元作为该概率神经网络的输出,输出层的神经元的个数与训练样本的类别相等,输出输入样本的类别C(x)表示为:
CN201811172561.4A 2018-10-09 2018-10-09 基于概率神经网络的硬件木马检测方法 Pending CN109522755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811172561.4A CN109522755A (zh) 2018-10-09 2018-10-09 基于概率神经网络的硬件木马检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811172561.4A CN109522755A (zh) 2018-10-09 2018-10-09 基于概率神经网络的硬件木马检测方法

Publications (1)

Publication Number Publication Date
CN109522755A true CN109522755A (zh) 2019-03-26

Family

ID=65772269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811172561.4A Pending CN109522755A (zh) 2018-10-09 2018-10-09 基于概率神经网络的硬件木马检测方法

Country Status (1)

Country Link
CN (1) CN109522755A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110244216A (zh) * 2019-07-01 2019-09-17 桂林电子科技大学 基于云模型优化pnn的模拟电路故障诊断方法
CN110941829A (zh) * 2019-11-27 2020-03-31 北京电子科技学院 一种基于生成对抗网络的大规模硬件木马库生成系统及方法
US20210003630A1 (en) * 2019-07-01 2021-01-07 University Of Florida Research Foundation, Inc. Maximization of side-channel sensitivity for trojan detection
CN113688436A (zh) * 2020-05-19 2021-11-23 天津大学 一种pca与朴素贝叶斯分类融合的硬件木马检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198251A (zh) * 2013-03-28 2013-07-10 哈尔滨工业大学(威海) 一种基于神经网络的硬件木马识别方法
CN106251059A (zh) * 2016-07-27 2016-12-21 中国电力科学研究院 一种基于概率神经网络算法的电缆状态评估方法
CN106841987A (zh) * 2017-01-25 2017-06-13 天津大学 基于电磁和电流的硬件木马侧信道检测方法
CN106872876A (zh) * 2017-01-25 2017-06-20 天津大学 基于电磁和延迟的硬件木马侧信道检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198251A (zh) * 2013-03-28 2013-07-10 哈尔滨工业大学(威海) 一种基于神经网络的硬件木马识别方法
CN106251059A (zh) * 2016-07-27 2016-12-21 中国电力科学研究院 一种基于概率神经网络算法的电缆状态评估方法
CN106841987A (zh) * 2017-01-25 2017-06-13 天津大学 基于电磁和电流的硬件木马侧信道检测方法
CN106872876A (zh) * 2017-01-25 2017-06-20 天津大学 基于电磁和延迟的硬件木马侧信道检测方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
K. XIAO: "Hardware Trojans: Lessons Learned after One Decade of Research", 《ACM》 *
KRISHNENDU GUHA: "Real-Time SoC Security against Passive Threats Using Crypsis Behavior of Geckos", 《ACM》 *
SIXIANG WANG: "Hardware Trojan detection based on ELM neural network", 《IEEE》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110244216A (zh) * 2019-07-01 2019-09-17 桂林电子科技大学 基于云模型优化pnn的模拟电路故障诊断方法
US20210003630A1 (en) * 2019-07-01 2021-01-07 University Of Florida Research Foundation, Inc. Maximization of side-channel sensitivity for trojan detection
US11579185B2 (en) * 2019-07-01 2023-02-14 University Of Florida Research Foundation, Inc. Maximization of side-channel sensitivity for trojan detection
CN110941829A (zh) * 2019-11-27 2020-03-31 北京电子科技学院 一种基于生成对抗网络的大规模硬件木马库生成系统及方法
CN110941829B (zh) * 2019-11-27 2023-03-10 北京电子科技学院 一种基于生成对抗网络的大规模硬件木马库生成系统及方法
CN113688436A (zh) * 2020-05-19 2021-11-23 天津大学 一种pca与朴素贝叶斯分类融合的硬件木马检测方法

Similar Documents

Publication Publication Date Title
Kim et al. Method of intrusion detection using deep neural network
CN109522755A (zh) 基于概率神经网络的硬件木马检测方法
Khan et al. Malicious insider attack detection in IoTs using data analytics
CN108566364B (zh) 一种基于神经网络的入侵检测方法
Lopez-Rojas et al. Money laundering detection using synthetic data
CN110390357A (zh) 一种基于边信道的dtu安全监测方法
Singh et al. Hybrid approach for intrusion detection system
Cavusoglu et al. Passenger profiling and screening for aviation security in the presence of strategic attackers
Wang et al. Hardware Trojan detection based on ELM neural network
Nadiammai et al. A comprehensive analysis and study in intrusion detection system using data mining techniques
Huang Network Intrusion Detection Based on an Improved Long‐Short‐Term Memory Model in Combination with Multiple Spatiotemporal Structures
Jiang et al. Interpretability-guided defense against backdoor attacks to deep neural networks
Hou et al. Mahalanobis distance based adversarial network for anomaly detection
Veena et al. C SVM classification and KNN techniques for cyber crime detection
CN108898034A (zh) 基于分治算法的硬件木马侧信道检测方法
Xu et al. Detecting false data injection attacks in smart grids with modeling errors: A deep transfer learning based approach
CN116260565A (zh) 芯片电磁侧信道分析方法、系统及存储介质
Li et al. [Retracted] Abnormal Data Detection in Sensor Networks Based on DNN Algorithm and Cluster Analysis
Al Hasan et al. An Improved Intrusion Detection System Using Machine Learning with Singular Value Decomposition and Principal Component Analysis.
Devaraju et al. Performance comparison of intrusion detection system using various techniques–A review
Shin et al. Data discretization and decision boundary data point analysis for unknown attack detection
CN113132414B (zh) 一种多步攻击模式挖掘方法
Xu et al. Multi-Featured Anomaly Detection for Mobile Edge Computing Based UAV Delivery Systems
Shahin Evaluating the Fidelity and Efficiency of Network Intrusion Detection Systems Via Deep Learning, Machine Learning, and Deep Hybrid Learning in Industrial IoT Devices
Liu et al. A pca based svm hardware trojan detection approach

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190326

RJ01 Rejection of invention patent application after publication