CN115705871A - 主机设备和存储设备的操作方法及存储设备 - Google Patents

主机设备和存储设备的操作方法及存储设备 Download PDF

Info

Publication number
CN115705871A
CN115705871A CN202210890030.9A CN202210890030A CN115705871A CN 115705871 A CN115705871 A CN 115705871A CN 202210890030 A CN202210890030 A CN 202210890030A CN 115705871 A CN115705871 A CN 115705871A
Authority
CN
China
Prior art keywords
refresh
memory device
command
partial array
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210890030.9A
Other languages
English (en)
Inventor
黄晙夏
秋喆焕
吴桂植
李泳斌
赵娍苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115705871A publication Critical patent/CN115705871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

提供了一种操作主机设备以控制包括寄存器的存储设备的方法。该方法包括：向存储设备提供指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置；向存储设备提供刷新命令；以及向存储设备提供针对掩蔽段的写入命令，以控制存储设备在基于刷新命令在存储设备中执行部分阵列刷新的同时存储数据。

Description

主机设备和存储设备的操作方法及存储设备
相关申请的交叉引用
本申请要求于2021年8月12日向韩国知识产权局提交的韩国专利申请第10-2021-0106589号的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开涉及用于操作主机设备和存储设备的方法以及存储设备。
背景技术
易失性存储器设备，例如，动态RAM(DRAM)设备，将数据存储在单元电容器中。由于数据以电荷的形式存储在单元电容器中，因此单元电容器中积累的电荷随时间丢失。可以执行感测、放大和重写数据的刷新操作以在存储在单元电容器中的电荷完全丢失之前刷新存储的数据。
需要改进的刷新操作的效率。在这方面，可以使用掩蔽(mask)和刷新存储器阵列的一部分的部分阵列自动刷新(PAAR)或部分阵列自刷新(PASR)。
发明内容
一个或多个示例实施例提供了一种具有改进的操作性能的主机设备的操作方法。
一个或多个示例实施例还提供了一种具有改进的操作性能的存储设备的操作方法。
一个或多个示例实施例还提供了一种具有改进的操作性能的存储设备。
然而，本公开的各方面不限于本文具体阐述的那些。
根据示例实施例，提供了一种操作主机设备以控制包括寄存器的存储设备的方法，该方法包括：向存储设备提供指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置；向存储设备提供刷新命令；以及向存储设备提供针对掩蔽段的写入命令，以控制存储设备在基于刷新命令在存储设备中执行部分阵列刷新的同时存储数据。
根据示例实施例，提供了一种操作存储设备的方法，该方法包括：提供存储指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置的寄存器；接收刷新命令；接收针对掩蔽段的写入命令；以及在基于刷新命令对非掩蔽段执行部分阵列刷新的同时，根据写入命令存储数据。
根据示例实施例，提供了一种存储设备，包括：存储器控制器；以及第一存储器设备，被配置为在存储器控制器的控制下存储数据。第一存储器设备包括：第一模式寄存器，其中，设置了部分阵列刷新启用设置；以及第二模式寄存器，被配置为存储指示作为部分阵列刷新的目标的非掩蔽段和不作为部分阵列刷新的目标的掩蔽段的数据。存储器控制器被配置为：通过主机接口从主机接收刷新命令；通过主机接口从主机接收针对掩蔽段的写入命令；以及在基于第一存储器设备中的刷新命令执行针对非掩蔽段的部分阵列刷新的同时，根据写入命令将数据存储在第一存储器设备中。
附图说明
从以下结合附图进行的详细描述中，将更清楚地理解上述和其他方面、特征和优点，其中：
图1是用于解释根据一些示例实施例的存储器系统的框图；
图2是用于解释根据一些示例实施例的存储器系统的框图；
图3至图5是用于解释根据一些示例实施例的模式寄存器的示图；
图6是用于解释根据一些示例实施例的存储器系统的操作的流程图；
图7至图10是用于解释根据一些示例实施例的存储器系统的操作的示图；
图11是用于解释根据一些示例实施例的存储设备的示图；
图12是用于解释根据一些示例实施例的存储设备的操作的示图；
图13是用于解释根据一些示例实施例的存储器设备的示图；和
图14和图15是示出根据一些示例实施例的存储器设备的示图。
具体实施方式
在下文中，将参照附图描述示例实施例。
图1是用于解释根据一些示例实施例的存储器系统10的框图。图2是用于解释根据一些示例实施例的存储器设备的框图。图3至图5是用于解释根据一些示例实施例的模式寄存器的示图。
例如，图1的存储器系统10可以是移动设备，诸如移动电话、智能电话、平板个人计算机(PC)、可穿戴设备、医疗保健设备或物联网(IOT)设备。然而，图1的存储器系统10不一定限于这些设备，而是还可以是其他设备，诸如个人计算机、膝上型计算机、服务器、媒体播放器或诸如导航设备的汽车设备。
参照图1，存储设备100可以与主机设备200通信并且基于来自主机设备200的请求来写入数据或读取数据。
此外，存储设备100可以根据主机设备200的请求来控制刷新操作。主机设备200可以包括主机控制器210、主机寄存器220等。主机控制器210可以向存储器控制器110提供操作存储设备100所需的命令、数据等。主机寄存器220可以存储主机控制器210的操作所需的数据。
存储设备100包括存储器控制器110和在存储器控制器110的控制下存储数据的存储器设备300。
存储器控制器110可以包括通过总线119相互连接的存储器接口141、主机接口142、控制模块120和寄存器130。控制模块120通过主机接口142与主机设备200通信，并且通过存储器接口141控制存储器设备300。
主机接口142提供可以向主机设备200发送数据和从主机设备200接收数据的连接，并且可以与各种接口方案一致，各种接口方案例如像高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCIe)、高速NVM(NVMe)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、嵌入式通用闪存(eUFS)和紧凑式闪存(CF)卡接口。存储器接口141可以被实现为符合诸如切换(toggle)或开放式NAND闪存接口(ONFI)的标准协定。
存储器设备300是易失性存储器设备，并且可以是例如动态RAM(DRAM)，但是示例实施例不限于此。
参照图2，存储器设备300可以包括控制逻辑310、地址寄存器320、存储体(bank)控制逻辑330、行地址复用器340、刷新地址生成器345、列地址锁存器350、行解码器360、列解码器370、感测放大器385、输入/输出门控电路390、存储器单元阵列MCA、ECC引擎ECE和数据输入/输出缓冲器395。
存储器单元阵列MCA可以包括用于存储数据的多个存储器单元MC。例如，存储器单元阵列MCA可以包括第一至第八存储体阵列BA1至BA8。第一至第八存储体阵列BA1至BA8中的每个可以包括多个字线WL和多个位线BTL、以及形成在字线WL与位线BTL相交的区域中的多个存储器单元MC。
存储器单元阵列MCA可以包括第一至第八存储体阵列BA1至BA8。虽然图2示出了包括八个存储体阵列BA1至BA8的存储器设备300，但是示例实施例不限于此，并且存储器设备300可以包括任何数量的存储体阵列。
控制逻辑310可以控制存储器设备300的操作。例如，控制逻辑310可以生成控制信号CL1和CL2，使得存储器设备300执行写入数据的操作或读取数据的操作。控制逻辑310可以包括对从外部接收的命令CMD进行解码的命令解码器311、以及用于设置存储器设备300的操作模式的模式寄存器312。
例如，命令解码器311可以对写入启用信号、行地址选通信号、列地址选通信号、芯片选择信号等进行解码，以生成与命令CMD对应的控制信号。控制逻辑310还可以接收用于以同步方式驱动存储器设备300的时钟信号和时钟启用信号。
模式寄存器312可以存储关于刷新操作的信息。在下文中，虽然将描述存储器系统符合由电子设备工程联合委员会(JEDEC)公布的DRAM标准的系统，但是示例实施例不限于此。
模式寄存器312可以包括图3所示的第一模式寄存器MR25和图4所示的第二模式寄存器MR23。
参照图3，第一模式寄存器MR25可以存储关于是否执行部分阵列刷新的信息。在一些示例实施例中，虽然部分阵列刷新可以包括部分阵列自动刷新(PAAR)、部分阵列自刷新(PASR)等，但是示例实施例不限于此。
例如，在第一模式寄存器MR25的操作代码中，OP[6]可以指示是否启用部分阵列刷新。
也就是说，如果OP[6]设置为0，则部分阵列刷新处于禁用状态。在这种情况下，存储器设备300响应于从主机提供的刷新命令来刷新所有存储体阵列BA1至BA8的所有段(segment)。也就是说，存储器设备300可以在OP[6]被设置为0时，基于从主机接收的刷新命令来执行所有存储体刷新操作。
相比之下，如果OP[6]设置为1，则部分阵列刷新处于启用状态。在OP[6]被设置为1时，基于从主机接收的刷新命令，存储器设备300执行仅对未掩蔽的非掩蔽段执行刷新的部分阵列刷新。
参照图4，第二模式寄存器MR23可以存储定义掩蔽段和非掩蔽段的信息。
第二模式寄存器MR23可以使用OP[0]至OP[7]的八个操作代码来存储指示是否掩蔽特定存储体阵列中的段的数据。例如，如在图5中所示，如果OP[0]至OP[7]的值为000001111，则第0段S0至第3段S3指示非掩蔽段，并且第4段S4至第7段S7指示掩蔽段。
存储器设备300可以响应于从主机提供的刷新命令，基于第一模式寄存器MR25和第二模式寄存器MR23的信息来执行刷新操作。
再次参照图2，控制逻辑310可以响应于刷新命令来基于模式寄存器312的信息控制刷新地址生成器345生成刷新行地址REF_ADDR。
地址寄存器320可以从外部(例如，主机)接收地址ADDR。例如，地址寄存器320可以接收地址ADDR，该地址ADDR包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR。地址寄存器320可以将接收的存储体地址BANK_ADDR提供给存储体控制逻辑330，可以将接收到的行地址ROW_ADDR提供给行地址复用器340，并且将接收的列地址COL_ADDR提供给列地址锁存器350。
存储体控制逻辑330可以根据从地址寄存器320接收的存储体地址BANK_ADDR生成存储体控制信号。响应于这些存储体控制信号，可以激活第一至第八存储体行解码器360a至360h当中的与存储体地址BANK_ADDR对应的存储体行解码器，并且可以激活第一至第八存储体列解码器370a至370h当中的与存储体地址BANK_ADDR对应的存储体列解码器。
行地址复用器340可以从地址寄存器320接收行地址ROW_ADDR，并且从刷新地址生成器345接收刷新行地址REF_ADDR。行地址复用器340可以选择性地输出从地址寄存器320接收的行地址ROW_ADDR或从刷新地址生成器345接收的刷新行地址REF_ADDR，作为行地址RA。从行地址复用器340输出的行地址RA可以应用于第一至第八存储体行解码器360a至360h中的每个。
刷新地址生成器345可以生成用于刷新存储器单元的刷新行地址REF_ADDR。刷新地址生成器345可以将刷新行地址REF_ADDR提供给行地址复用器340。因此，可以刷新放置在对应于刷新行地址REF_ADDR的字线中的存储器单元。
列地址锁存器350可以从地址寄存器320接收列地址COL_ADDR并且临时存储接收的列地址COL_ADDR。此外，列地址锁存器350可以以突发模式逐渐增加(即，递增)接收的列地址COL_ADDR。列地址锁存器350可以将临时存储的或逐渐增加的列地址COL_ADDR应用于第一至第八存储体列解码器370a至370h中的每个。
行解码器360可以包括连接到第一至第八存储体阵列BA1至BA8中的每个存储体阵列的第一至第八存储体行解码器360a至360h。列解码器370可以包括连接到第一至第八存储体阵列BA1至BA8中的每个存储体阵列的第一至第八存储体列解码器370a至370h。感测放大器385可以包括连接到第一至第八存储体阵列BA1至BA8中的每个存储体阵列的第一至第八存储体感测放大器385a至385h。
第一至第八存储体行解码器360a至360h当中的由存储体控制逻辑330激活的存储体行解码器可以对从行地址复用器340输出的行地址RA进行解码，以激活对应于行地址RA的字线。例如，激活的存储体行解码器可以将字线驱动电压应用于对应于行地址RA的字线。
第一至第八存储体列解码器370a至370h当中的由存储体控制逻辑330激活的存储体列解码器可以通过输入/输出门控电路390激活与存储体地址BANK_ADDR和列地址COL_ADDR对应的存储体感测放大器385a至385h。
输入/输出门控电路390可以包括输入数据掩蔽逻辑、用于存储从第一至第八存储体阵列BA1至BA8输出的数据的读取数据锁存器、以及用于将数据写入第一至第八存储体阵列BA1至BA8的写入驱动器，连同用于门控(gate)输入和输出数据的电路。
要从第一至第八存储体阵列BA1至BA8之一读取的代码字CW被对应于一个存储体阵列的存储体感测放大器385a至385h检测，并且可以被存储在读取数据锁存器中。
ECC引擎ECE可以对存储在读取数据锁存器中的代码字CW执行ECC解码。当在代码字CW的数据中检测到错误时，ECC引擎ECE可以通过数据输入/输出缓冲器395将校正的数据信号DQ提供给外部存储器控制器。
要写入第一至第八存储体阵列BA1至BA8当中的一个存储体阵列的数据信号DQ被提供给ECC引擎ECE，ECC引擎ECE基于数据信号DQ生成奇偶校验位，并将数据信号DQ和奇偶校验位提供给输入/输出门控电路390。输入/输出门控电路390可以通过写入驱动器将数据信号DQ和奇偶校验位写入一个存储体阵列的子页。
数据输入/输出缓冲器395可以在写入操作中将数据信号DQ提供给ECC引擎ECE，并且可以在读取操作中将从ECC引擎ECE提供的数据信号DQ提供给外部主机设备。
再次参照图1，存储器控制器110的寄存器130可以存储关于刷新的信息。例如，寄存器130可以存储类似于上述模式寄存器(图2的312)的信息的信息。也就是说，寄存器130可以存储关于PAAR或PASR操作的信息。
例如，与上述第一模式寄存器MR25相同的信息被存储在寄存器130的第一区域中，并且与上述第二模式寄存器MR23相同的信息可以被存储在寄存器130的第二区域中。
尽管为了便于解释，在图1中仅示出了一个存储器设备300，但是取决于示例实施例，由存储器控制器110控制的存储器设备300的数量可以远大于此。在这种情况下，寄存器130可以存储每个存储器设备300的刷新信息。
另一方面，存储在寄存器130中的刷新相关信息也可以存储在主机寄存器220中。结果，主机控制器210可以通过传输给存储设备100的刷新命令知道哪个存储器设备300被执行部分阵列刷新。
这样的存储设备100可以处于与主机设备200物理分离的状态，或者可以在与主机设备200相同的封装内实现。
在下文中，将参照图6至图10描述根据一些示例实施例的存储系统的操作。
图6是用于解释根据一些示例实施例的存储系统的操作的流程图。图7至图10是用于解释根据一些示例实施例的存储器系统的操作的示图。
参照图6，主机设备200向存储设备100提供设置命令MRS1和MRS2(S100)。
设置命令MRS1可以是启用部分阵列刷新的命令并且可以被提供给模式寄存器MR25，并且设置命令MRS2可以是定义模式寄存器MR23中的掩蔽段和非掩蔽段的命令。
也就是说，在存储设备100中，可以通过设置命令MRS1来启用部分阵列刷新，并且可以通过设置命令MRS2来定义将是部分阵列刷新的目标的非掩蔽段。
例如，在接收设置命令MRS2之前，如图7所示，所有存储体BA1至BA8的所有段S0至S7可以处于非掩蔽状态。然后，如图8所示，一些段可以通过设置命令MRS2被掩蔽。响应于从主机设备200提供的刷新命令，这样的掩蔽段不经受刷新(例如，PAAR)。可替代地，这样的掩蔽段不经受在存储设备100内部执行的刷新(例如，PASR)。
这里，设置命令MRS1和MRS2可以是任何形式，只要设置命令MRS1和MRS2是用于设置与刷新操作相关的模式寄存器的信号。例如，设置命令MRS1和MRS2可以是DDR4中的模式寄存器设置(MRS)命令或DDR5中的模式寄存器写入(MRW)命令。
主机设备200可以向存储设备100提供设置命令MRS1和MRS2。在DDR4中，当存储器设备的所有存储体处于空闲状态时，主机设备200可以向存储设备100提供设置命令MRS1和MRS2。
此外，DDR5的模式寄存器设置过程也是类似的。当在正常操作期间所有存储体处于空闲状态时，主机设备200可以将设置命令MRW提供给存储设备100。
虽然图6为了便于理解示出了主机设备200向存储设备100提供设置命令MRS1和MRS2的操作(S100)，但是示例实施例不限于此。模式寄存器MR23和MR25的值可以被设置为存储设备100的初始设置。
存储设备100可以按需向主机设备200传输对应于每个操作的响应信号。
接下来，参照图6和图9，主机设备200向存储设备100提供刷新命令REF(S200)。
在一些示例实施例中，主机设备200可以例如每7.8微秒向存储设备100提供刷新命令REF。
已经从主机设备200接收刷新命令REF的存储设备100可以通过参考模式寄存器MR23和MR25的设置值来执行刷新操作。
在该示例中，由于如上所述启用了部分阵列刷新，因此图8中所示的非掩蔽段被刷新。
再次参照图6和图9，主机设备200向存储设备100提供在存储设备100中执行部分阵列刷新的部分tRFC内的写入命令PWR(S300)。例如，可以对非掩蔽段执行部分阵列刷新。
从主机设备200提供的写入命令PWR可以是对应于图8所示的掩蔽段的写入命令。例如，主机设备200可通过写入命令PWR指示储存设备100将数据写入段S6。
因为掩蔽段的数据是不需要保留的数据，因此不执行刷新。即，在执行部分阵列刷新时不对掩蔽段执行操作。因此，可以在执行部分阵列刷新的同一部分tRFC期间，对掩蔽段执行写入新数据的写入操作，从而可以改善存储设备100的操作效率和性能。
在一些示例实施例中，尽管执行部分阵列刷新的部分tRFC可以是例如350ns，但是示例实施例不限于此。
接下来，参照图6，主机设备200向存储设备100提供设置命令MRS3(S400)。
设置命令MRS3可以是定义模式寄存器MR23中的掩蔽段和非掩蔽段的命令。例如，设置命令MRS3可以是类似于设置命令MRS2的命令。
设置命令MRS3可以是用于将下述段设置为非掩蔽段的命令：其中在模式寄存器MR23中执行写入以对应于写入命令PWR。例如，当主机设备200通过写入命令PWR指示存储设备100将数据写入到段S6时，设置命令MRS3可以是用于将段S6设置为非掩蔽段(如图10所示)的命令。因此，段S6然后可以响应于从主机设备200提供的刷新命令REF而被刷新。
图11是用于解释根据一些示例实施例的存储设备的示图。图12是用于解释根据一些示例实施例的存储设备的操作的示图。
参照图11，存储设备400可以被配置为以模块的形式附接到电子设备。在一些示例实施例中，可以在电子设备上配备至少一个或更多存储设备400。
存储设备400可包括多个易失性存储器411至418、存储器控制器420和存储器输入/输出引脚430。存储设备400可以根据主机(例如，外部CPU)的控制写入数据或输出写入的数据。
当存储设备400包括DRAM时，CPU可以根据诸如双数据速率(DDR)和低功率DDR(LPDDR)的通信协议来控制存储设备400。例如，为了读取存储在存储设备400中的数据，CPU可以向存储设备400传输命令(例如，读取命令)和地址。
多个易失性存储器411至418可以是例如DRAM和SDRAM中的至少一个。多个易失性存储器411至418中的每个可以响应于从存储器控制器420提供的信号来传达数据DQ。在一些示例实施例中，存储设备400还可以包括用于数据通信的数据缓冲器，并且数据缓冲器可以与数据选通信号DQS同步以向存储器控制器420发送数据DQ和从存储器控制器420接收数据DQ。
存储器控制器420可以根据存储器模块的标准与诸如双列直插式存储器模块(DIMM)、带寄存器的DIMM(RDIMM)、减少负载的DIMM(LRDIMM)和无缓冲的DIMM(UDIMM)的多个易失性存储器411至418进行通信。
存储器控制器420通过存储器输入/输出引脚430接收存储设备400的时钟信号CK和命令/地址CA，并且可以将接收的信号提供给多个易失性存储设备411至418。
参照图12，多个易失性存储器设备411至418可以根据包括在它们中的每个中的模式寄存器、响应于刷新命令REF CMD和写入命令PWR执行不同的操作。
例如，因为易失性存储器设备411的模式寄存器MR25中禁用了部分阵列刷新，所以易失性存储器设备411可以响应于刷新命令REF CMD执行所有存储体刷新操作，而不是部分阵列刷新。
因为在易失性存储器设备412的模式寄存器MR25中启用了部分阵列刷新，并且掩蔽段也存在于易失性存储器设备412的模式寄存器MR23中，所以易失性存储器设备412可以响应于刷新命令REF CMD和写入命令PAAR_WR来对非掩蔽段执行部分阵列刷新以及对掩蔽段执行写入操作。
虽然在易失性存储器设备413的模式寄存器MR25中启用了部分阵列刷新，并且掩蔽段也存在于易失性存储器设备413的模式寄存器MR23，但是易失性存储器设备413可以响应于刷新命令REF CMD和写入命令PAAR_WR来对非掩蔽段执行部分阵列刷新操作，但可以不对掩蔽段执行写入操作。
图13是用于解释根据一些示例实施例的存储设备的示图。
参照图13，存储器设备760可以包括多个堆叠存储器层710、720、730和740。存储器设备760可以是例如高带宽存储器(HBM)。存储器层710、720、730和740可以形成多个称为通道的独立接口。
存储器层710、720、730和740中的每个可以包括两个通道711-712、721-722、731-732和741-742。虽然图13示出了四个存储器层710、720、730和740堆叠在存储器设备760中并且由八个通道组成的示例，但是示例实施例不限于此。例如，可以在存储器设备760上堆叠两至八个存储器层。
每个通道711、712、721、722、731、732、741和742可以包括针对每个通道独立操作的存储器单元阵列743、针对每个通道独立控制存储器单元阵列743的输入/输出控制单元744、以及提供针对存储器单元阵列743的通道的通道焊盘单元745。
存储器单元阵列743包括连接到多个字线和位线的存储器单元，并且存储器单元可以被分组为多个存储器存储体和/或存储器块。用于访问存储器单元的行解码器、列解码器、感测放大器等可以放置在存储器单元阵列743的区域内部。
输入/输出控制单元744可以包括RAS控制逻辑、CAS控制逻辑等。通道焊盘单元745可以包括以包括多行和多列的矩阵形式布置的焊盘。通道焊盘单元745的每个焊盘可以通过用于信号路由的布线而连接到电极748和硅通孔(TSV)770。
存储器设备760还可以包括放置在堆叠的存储器层710、720、730和740的下端部分处的存储器缓冲器750。存储器缓冲器750包括输入缓冲器(或接收器)，其接收来自控制逻辑的命令、地址、时钟和数据，并且可以缓冲接收的命令、地址、时钟和数据，并将它们提供给通道711、712、721、722、731、732、741和742。
存储器缓冲器750可以通过电极748和硅通孔770向通道711、712、721、722、731、732、741和742提供信号分配功能和数据输入/输出功能。
存储器缓冲器750可以通过形成在存储器设备760的外表面上的导电装置(例如，凸块或焊球)而与控制逻辑通信。
存储器层710、720、730和740中的每个包括两个通道。存储器层710包括通道711和通道712，存储器层720包括通道721和通道722，存储器层730包括通道731和通道732，存储器层740包括通道741和通道742。通道711、712、721、722、731、732、741和742中的每个可以由两个伪通道组成。
假设通道711、712、721、722、731、732、741和742中的每个通道的通道焊盘单元745的区域中包括的数据输入/输出(DQ)焊盘的数量是例如一百二十八，通道711、712、721、722、731、732、741和742中的每个通道的通道焊盘单元745的一百二十八个DQ焊盘被划分为两个分组的伪通道746和747，并且每个伪通道746和747的DQ焊盘的数量可以是六十四。这里，通道711、712、721、722、731、732、741和742中的每个可以通过八个DQ焊盘被提供有数据。
图14和图15是示出根据一些示例实施例的存储器设备的示图。
图14示出了3D芯片结构800，其中主机和HBM直接连接，而没有中介层。
参照图14，可以是SoC、CPU或GPU的主机裸片810放置在PCB 820上方并通过倒装芯片凸块FB连接到PCB 820。
用于形成如参照图13所述的HBM结构的存储器裸片D11至D14堆叠在主机裸片810的上部上。
对应于图13的存储器缓冲器750的缓冲器裸片或逻辑裸片可以放置在存储器裸片D11和主机裸片810之间。
为了实现HBM结构，可以在存储器裸片D11至D14上形成称为硅通孔的TSV线。TSV线可以电连接到形成在存储器裸片之间的微凸块MCB。
图15是示出根据示例实施例的包括堆叠的存储器设备的半导体封装的示例的结构图。
参照图15，半导体封装900可以包括一个或多个堆叠的存储器设备910和图形处理器(GPU)920，并且图形处理器920可以包括存储器控制器925。
堆叠的存储器设备910和图形处理器920安装在中介层930上，并且其上安装有堆叠的存储器设备910和图形处理器920的中介层930可以安装在封装基板940上。
堆叠的存储器设备910可以以各种形式实现，并且在一些示例实施例中，堆叠的存储器设备910可以是堆叠了多个层的HBM型存储器设备。因此，堆叠的存储器设备910包括缓冲器裸片和多个存储器裸片，并且多个存储器裸片可以分别包括存储器单元阵列和错误纠正电路。
多个堆叠的存储器设备910可以安装在中介层930上，并且图形处理器920可以与多个堆叠的存储器设备910通信。在一些示例实施例中，堆叠的存储器设备910和图形处理器920中的每个可以包括PHY区域，并且可以通过PHY区域在堆叠的存储器设备910和图形处理器920之间执行通信。
由如图1、2、6、11-13和15所示的块表示的组件、元件、模块或单元中的至少一个可以体现为执行根据示例实施例的上述相应功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件、模块或单元中的至少一个可以使用可通过一个或多个微处理器或其他控制装置的控制来执行相应的功能的、直接电路结构，诸如存储器、处理器、逻辑电路、查找表等。此外，这些组件、元件、模块或单元中的至少一个可以由包含用于执行指定逻辑功能的一个或多个可执行指令的模块、程序或代码的部分具体体现，并由一个或多个微处理器或其他控制装置执行。此外，这些组件、元件、模块或单元中的至少一个还可以包括处理器或可以由处理器实现，处理器诸如执行相应功能的中央处理单元(CPU)、微处理器等。这些组件、元件、模块或单元中的两个或更多个可以组合成一个单个的组件、元件、模块或单元，其执行组合的两个或更多个组件、元件、模块或单元的所有操作或功能。此外，这些组件、元件、模块或单元中的至少一个的至少部分功能可以由这些组件、元件、模块或单元中的另一个来执行。此外，尽管在上述框图中没有示出总线，但是组件、元件、模块或单元之间的通信可以通过总线来执行。上述示例性实施例的各功能方面可以用在一个或多个处理器上执行的算法实现。此外，由块或处理步骤表示的组件、元件、模块或单元可以采用用于电子配置、信号处理和/或控制、数据处理等的任何数量的相关技术。
尽管已经具体示出和描述了示例实施例的方面，但是将理解，在不背离所附权利要求的精神和范围的情况下，可以对本文做出各种形式和细节的改变。

Claims (20)

1.一种操作主机设备以控制包括寄存器的存储设备的方法，所述方法包括：
向存储设备提供指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置；
向存储设备提供刷新命令；以及
向存储设备提供针对掩蔽段的写入命令，以控制存储设备在基于刷新命令在存储设备中执行部分阵列刷新的同时存储数据。
2.如权利要求1所述的操作主机设备的方法，还包括向存储设备提供用于设置掩蔽段的设置命令。
3.如权利要求1所述的操作主机设备的方法，其中，向存储设备提供部分阵列刷新设置包括：
向存储设备提供指示部分阵列刷新被启用的第一设置命令，以控制存储设备将第一设置命令存储在第一模式寄存器中；以及
向存储设备提供指示掩蔽段和非掩蔽段的第二设置命令，以控制存储设备将第二设置命令存储在第二模式寄存器中。
4.如权利要求3所述的操作主机设备的方法，其中，第一模式寄存器包括MR25，并且
其中，第二模式寄存器包括MR23。
5.如权利要求1所述的操作主机设备的方法，其中，所述部分阵列刷新包括部分阵列自动刷新(PAAR)和部分阵列自刷新(PASR)中的一个。
6.一种操作存储设备的方法，所述方法包括：
提供存储指示掩蔽段和非掩蔽段当中的非掩蔽段的部分阵列刷新设置的寄存器；
接收刷新命令；
接收针对掩蔽段的写入命令；以及
在基于刷新命令对非掩蔽段执行部分阵列刷新的同时，根据写入命令存储数据。
7.如权利要求6所述的操作存储设备的方法，其中，提供所述寄存器包括：
接收指示部分阵列刷新被启用的第一设置命令；
将第一设置命令存储在第一模式寄存器中；
接收指示掩蔽段和非掩蔽段的第二设置命令；以及
将第二设置命令存储在第二模式寄存器中。
8.如权利要求7所述的操作存储设备的方法，其中，第一模式寄存器包括MR25，并且
其中，第二模式寄存器包括MR23。
9.如权利要求8所述的操作存储设备的方法，还包括接收指示新的掩蔽段和新的非掩蔽段的第三设置命令，
其中，在新的非掩蔽段中提供掩蔽段。
10.如权利要求6所述的操作存储设备的方法，其中，所述部分阵列刷新包括部分阵列自动刷新(PAAR)和部分阵列自刷新(PASR)中的任何一个。
11.一种存储设备，包括：
存储器控制器；以及
第一存储器设备，被配置为在存储器控制器的控制下存储数据，
其中，第一存储器设备包括：
第一模式寄存器，其中，设置了部分阵列刷新启用设置；以及
第二模式寄存器，被配置为存储指示作为部分阵列刷新的目标的非掩蔽段和不作为部分阵列刷新的目标的掩蔽段的数据，
其中，所述存储器控制器被配置为：
通过主机接口从主机接收刷新命令；
通过主机接口从主机接收针对掩蔽段的写入命令；以及
在基于第一存储器设备中的刷新命令执行针对非掩蔽段的部分阵列刷新的同时，根据写入命令将数据存储在第一存储器设备中。
12.如权利要求11所述的存储设备，还包括第二存储器设备，被配置为在存储器控制器的控制下存储数据，
其中，第二存储器设备被配置为基于刷新命令和写入命令执行所有存储体刷新。
13.如权利要求12所述的存储设备，还包括第三存储器设备，被配置为在存储器控制器的控制下存储数据，
其中，第三存储器设备被配置为基于刷新命令和写入命令执行部分阵列刷新，而不执行写入操作。
14.如权利要求11所述的存储设备，其中，所述存储器控制器还被配置为在接收刷新命令之后的350纳秒内接收所述写入命令。
15.如权利要求11所述的存储设备，还包括寄存器，所述寄存器被配置为操作存储器控制器的控制，并且存储指示存储在第一存储器设备的第一模式寄存器和第二模式寄存器中的数据的刷新信息。
16.如权利要求11所述的存储设备，其中，第一模式寄存器包括MR25，并且
其中，第二模式寄存器包括MR23。
17.如权利要求16所述的存储设备，其中，第二模式寄存器被配置为存储指示非掩蔽段和掩蔽段的八个操作代码。
18.如权利要求16所述的存储设备，其中，所述部分阵列刷新启用设置由在第一模式寄存器中提供的八个操作代码中的一个指示。
19.如权利要求11所述的存储设备，其中，所述存储器控制器还被配置为在接收写入命令之后，接收指示新的掩蔽段和新的非掩蔽段的设置命令。
20.如权利要求11所述的存储设备，其中，所述部分阵列刷新包括部分阵列自动刷新(PAAR)或部分阵列自刷新(PASR)。
CN202210890030.9A 2021-08-12 2022-07-27 主机设备和存储设备的操作方法及存储设备 Pending CN115705871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210106589A KR20230025554A (ko) 2021-08-12 2021-08-12 호스트 장치 및 스토리지 장치의 구동 방법 및 스토리지 장치
KR10-2021-0106589 2021-08-12

Publications (1)

Publication Number Publication Date
CN115705871A true CN115705871A (zh) 2023-02-17

Family

ID=85177475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210890030.9A Pending CN115705871A (zh) 2021-08-12 2022-07-27 主机设备和存储设备的操作方法及存储设备

Country Status (3)

Country Link
US (1) US11928363B2 (zh)
KR (1) KR20230025554A (zh)
CN (1) CN115705871A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116543806A (zh) * 2023-06-13 2023-08-04 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210143078A (ko) * 2020-05-19 2021-11-26 에스케이하이닉스 주식회사 커맨드 입력을 제어하기 위한 전자장치
US20230359373A1 (en) * 2022-05-03 2023-11-09 Qualcomm Incorporated Selective refresh for memory devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650587B2 (en) 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
KR100481918B1 (ko) 2002-07-15 2005-04-13 주식회사 하이닉스반도체 반도체 메모리 장치
US20050108460A1 (en) 2003-11-14 2005-05-19 Intel Corporation Partial bank DRAM refresh
JP2005285271A (ja) * 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
US7342841B2 (en) 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
TWI503662B (zh) * 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
US9281045B1 (en) * 2014-12-16 2016-03-08 Globalfoundries Inc. Refresh hidden eDRAM memory
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10910033B2 (en) * 2018-12-14 2021-02-02 Micron Technology, Inc. Refresh-related activation in memory
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US20220129200A1 (en) * 2020-10-26 2022-04-28 Qualcomm Incorporated Dram with quick random row refresh for rowhammer mitigation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116543806A (zh) * 2023-06-13 2023-08-04 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Also Published As

Publication number Publication date
KR20230025554A (ko) 2023-02-22
US20230049195A1 (en) 2023-02-16
US11928363B2 (en) 2024-03-12

Similar Documents

Publication Publication Date Title
US10671319B2 (en) Memory device configured to store and output address in response to internal command
CN112837725A (zh) 半导体存储器件和操作半导体存储器件的方法
US11928363B2 (en) Operating method of host device and storage device and storage device
CN110556156A (zh) 半导体存储器件、存储系统及操作半导体存储器件的方法
US9076549B2 (en) Semiconductor memory device and refresh method thereof
US9471517B1 (en) Memory system, memory module and method to backup and restore system using command address latency
JP2019096376A (ja) 半導体メモリ装置及びその動作方法
KR102384706B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10002045B2 (en) Semiconductor memory devices having input/output gating circuit and memory systems including the same
US20200371869A1 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US10096345B2 (en) Semiconductor devices
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
US20220130841A1 (en) Semiconductor device using different types of through-silicon-vias
KR20170060739A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US20210406208A1 (en) Apparatuses and methods for writing data to a memory
CN116107921A (zh) 半导体存储器装置及其操作方法
US20230146377A1 (en) Memory device and memory system including the same
EP4123650A1 (en) Semiconductor memory device and memory system including the same
WO2021025853A1 (en) Multi-ported nonvolatile memory device with bank allocation and related systems and methods
CN115938421A (zh) 存储器设备
US9720604B2 (en) Block storage protocol to RAM bypass
US20160240242A1 (en) Memory device, memory module including the same, and memory system including the same
KR20220169709A (ko) 반도체 메모리 장치 및 그 동작 방법과, 이를 포함하는 메모리 시스템
KR102458340B1 (ko) 메모리 장치
US11915782B2 (en) Semiconductor device and electronic device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication