CN116543806A - 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法 - Google Patents

刷新掩蔽信号生成电路、半导体存储装置及其刷新方法 Download PDF

Info

Publication number
CN116543806A
CN116543806A CN202310698108.1A CN202310698108A CN116543806A CN 116543806 A CN116543806 A CN 116543806A CN 202310698108 A CN202310698108 A CN 202310698108A CN 116543806 A CN116543806 A CN 116543806A
Authority
CN
China
Prior art keywords
refresh
signal
bit
ith
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310698108.1A
Other languages
English (en)
Other versions
CN116543806B (zh
Inventor
刘璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310698108.1A priority Critical patent/CN116543806B/zh
Publication of CN116543806A publication Critical patent/CN116543806A/zh
Application granted granted Critical
Publication of CN116543806B publication Critical patent/CN116543806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开提供一种刷新掩蔽信号生成电路、半导体存储装置及其刷新方法，属于集成电路技术领域。该刷新掩蔽信号生成电路包括：刷新轮数计数器，用于生成刷新轮数信号；刷新掩蔽信号解码器，用于接收并根据刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，刷新掩蔽信号用于指示在对半导体存储装置执行每轮的刷新操作时，确定半导体存储装置的存储空间中的刷新掩蔽区域，以对刷新掩蔽区域不执行刷新操作。能够根据生成的刷新掩蔽信号，确定半导体存储装置的存储空间中的刷新掩蔽区域，以在对半导体存储装置执行每轮的刷新操作时对刷新掩蔽区域不进行刷新操作，从而节约电流。

Description

刷新掩蔽信号生成电路、半导体存储装置及其刷新方法
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种刷新掩蔽信号生成电路、半导体存储装置及其刷新方法。
背景技术
相关技术中，在对半导体存储装置进行刷新时，可以对半导体存储装置中的一个或多个存储体进行刷新。其中，在对存储体进行刷新时，为了提高刷新速率会对存储体中每一存储段同时刷新一行，由于每一行分别位于不同的存储段，因此，不会造成局部电流消耗过大。但该种刷新方式将导致对存储体中不需要刷新的另一半也进行了刷新，造成了电流不必要的消耗，浪费资源。
发明内容
本公开的目的在于提供一种刷新掩蔽信号生成电路、半导体存储装置及其刷新方法，能够节约刷新操作时的电流。
本公开实施例提供了一种刷新掩蔽信号生成电路，包括：刷新轮数计数器，用于生成刷新轮数信号，其中所述刷新轮数信号表示对半导体存储装置中的目标存储空间进行第i轮刷新；i为大于或等于1的整数；刷新掩蔽信号解码器，用于接收并根据所述刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，所述刷新掩蔽信号用于指示在对所述半导体存储装置执行每轮的刷新操作时，确定所述半导体存储装置的存储空间中的刷新掩蔽区域，以对所述刷新掩蔽区域不执行刷新操作。
本公开实施例还提供了一种半导体存储装置，包括上述所述的刷新掩蔽信号生成电路。
本公开实施例又提供了一种半导体存储装置的刷新方法，包括：生成刷新轮数信号，其中所述刷新轮数信号表示对半导体存储装置中的目标存储空间进行第i轮刷新；i为大于或等于1的整数；接收并根据所述刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，所述刷新掩蔽信号用于指示在对所述半导体存储装置执行每轮的刷新操作时，确定所述半导体存储装置的存储空间中的刷新掩蔽区域，以对所述刷新掩蔽区域不执行刷新操作。
附图说明
图1是本公开一示例性实施例中的刷新掩蔽信号生成电路的组成结构示意图。
图2是本公开一示例性实施例中的刷新掩蔽信号解码器的组成结构示意图。
图3是本公开一示例性实施例中的轮数解码器的组成结构示意图。
图4是本公开另一示例性实施例中的轮数解码器的组成结构示意图。
图5是本公开一示例性实施例的第i刷新掩蔽解码电路的组成结构示意图。
图6是本公开一示例性实施例的第1至第4刷新掩蔽解码电路的组成结构示意图。
图7是本公开一示例性实施例的第1至第8刷新掩蔽解码电路的组成结构示意图。
图8是本公开一示例性实施例中的半导体存储装置的组成结构示意图。
图9是本公开一示例性实施例中的CBR计数器的具体组成结构示意图。
图10是本公开另一示例性实施例中的CBR计数器的具体组成结构示意图。
图11是本公开又一示例性实施例中的半导体存储装置的组成结构示意图。
图12是本公开一示例性实施例中的一个存储体刷新的过程示意图。
图13是本公开另一示例性实施例中的一个存储体刷新的过程示意图。
图14是本公开又一示例性实施例中的一个存储体刷新的过程示意图。
图15是本公开再一示例性实施例中的一个存储体刷新的过程示意图。
图16是本公开还一示例性实施例中的一个存储体刷新的过程示意图。
图17是本公开其它一示例性实施例中的一个存储体刷新的过程示意图。
图18是本公开另外一示例性实施例中的半导体存储装置的组成结构示意图。
图19是本公开实施例提供的一个存储体刷新的过程示意图。
图20是本公开实施例提供的另一个存储体刷新的过程示意图。
图21是本公开实施例提供的又一个存储体刷新的过程示意图。
图22是本公开实施例提供的再一个存储体刷新的过程示意图。
图23是本公开实施例提供的其它一个存储体刷新的过程示意图。
图24是本公开实施例提供的另外一个存储体刷新的过程示意图。
图25是本公开实施例提供的又一个存储体刷新的过程示意图。
图26是本公开实施例提供的再一个存储体刷新的过程示意图。
图27是本公开一示例性实施例的半导体存储装置的刷新方法的实现流程示意图。
具体实施方式
本公开实施例中的半导体存储装置可以是任意的存储设备，可以是动态随机存取存储器（Dynamic Random Access Memory，DRAM）或同步动态随机存取存储器（SynchronousDynamic Random Access Memory，SDRAM）。例如，可以是双倍速率同步动态随机存储器（Double Data Rate SDRAM，DDR SDRAM）或低功耗双倍速率同步动态随机存储器（LowPower Double Data Rate SDRAM，LPDDR SDRAM）。再例如，可以是DDR3、DDR4、DDR5、DDR6等。但本公开并不限定于此。
如图1所示，本公开实施例提供的刷新掩蔽信号生成电路10可以包括：刷新轮数计数器（用msk Counter表示）101和刷新掩蔽信号解码器102。刷新轮数计数器101可以用于生成刷新轮数信号，其中刷新轮数信号用于表示对半导体存储装置中的目标存储空间进行第i轮刷新。i为大于或等于1的整数。示例性实施例中，目标存储空间可以包括多个行，在对目标存储空间进行每一轮刷新时，可以对该目标存储空间中的所有行进行一次刷新。
在示例性实施例中，半导体存储装置中包括至少一个存储体（bank），每个存储体可以划分为多个（两个或两个以上）存储段（segment）。下面以半导体存储装置为DRAM进行举例说明，目标存储空间可以是该DRAM中的至少部分存储体，或者是至少部分存储体中每一存储体的至少部分存储段。例如，假设DRAM中包括8个存储体，则目标存储空间可以是这8个存储体中的1个或2个，也可以是全部存储体；且在每个存储体被划分为4个存储段时，目标存储空间可以是4个存储段中的一个或两个或者全部。
i的最大值与刷新的最大轮数（最大刷新轮数）相对应，且根据存储体中包括的存储段的个数确定。例如，在存储体中存储段的个数为4时，i的最大值为4，即，最多可以进行4轮刷新。此时，刷新轮数信号可以包括2位（bit），可以用msk<1:0>表示，刷新轮数信号msk<1:0>等于00、01、10和11分别表示对目标存储空间进行第1至第4轮刷新。再例如，在存储体中存储段的个数为8时，i的最大值为8，即，最多可以进行8轮刷新。此时，刷新轮数信号可以包括3位，可以用msk<2:0>表示。刷新轮数信号msk<2:0>等于000、001、010、011、100、101、110和111分别表示对目标存储空间进行第1至第8轮刷新。
在一种可能的实施方式中，目标存储空间的选择可以根据需求和刷新轮次决定。例如，对于每个存储体的容量为1Gb的DRAM，且该DRAM中的每个存储体被分为4个存储段，若需求为对1Gb的存储空间进行刷新，刷新速率为1倍的正常刷新速率，则目标存储空间为该存储段中的4个存储段；若需求为对512Mb的存储空间进行刷新，刷新速率为1倍的正常刷新速率，则目标存储空间是该存储体中的4个存储段中的两个存储段（另两个存储段为刷新掩蔽区域）；在需求为对512Mb的存储空间进行刷新，刷新速率为0.5倍的刷新速率（刷新两轮），则目标存储空间在第一轮刷新时为该存储体中的4个存储段中的1个存储段，目标存储空间在第二轮刷新时为该存储体中的4个存储段中的另一个存储段（另两个存储段为刷新掩蔽区域）。
在本公开的一些实施方式中，刷新轮数计数器101生成刷新轮数信号的方式可以是根据接收的刷新结束指示信号（用CBREnd表示）生成。这里，在对目标存储空间中的存储段的所有行完成刷新时，生成刷新结束指示信号并发送至刷新轮数计数器101，以指示该刷新轮数计数器101进行刷新轮次的更新，例如每次递增1。
刷新掩蔽信号解码器（用msk Decoder表示）102可以用于接收并根据刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，刷新掩蔽信号可以用于指示在对半导体存储装置执行每轮的刷新操作时，确定半导体存储装置的存储空间中的刷新掩蔽区域，以对刷新掩蔽区域不执行刷新操作。本公开实施例中，刷新指令信号可以是自动刷新命令（Auto Refresh command）或自刷新命令（Self Refresh command），下面均以Refresh进行举例说明，但本公开并不限定于此。刷新掩蔽指示信号是指可以用于辅助确定刷新掩蔽区域的信号，例如可以包括刷新速率信号和/或刷新容量信号。
本公开实施例中，通过刷新轮数计数器生成刷新轮数信号，通过刷新掩蔽信号解码器接收并根据刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，由于根据该刷新掩蔽信号能够确定半导体存储装置的存储空间中的刷新掩蔽区域，因此，在对半导体存储装置执行每轮的刷新操作时，可以仅对目标存储空间执行刷新操作，对刷新掩蔽信号所确定的刷新掩蔽区域不执行刷新操作，从而节约刷新电流。
在示例性实施例中，刷新轮数信号包括N位，N为大于或等于1的整数；刷新掩蔽信号包括M位，M为2的N次方。刷新掩蔽指示信号可以包括刷新速率信号。例如，当N=2时，M=4，刷新掩蔽信号可以用Mask<3:0>表示；当N=3时，M=8，刷新掩蔽信号可以用Mask<7:0>表示。可以理解的是，在刷新轮数信号为N位的情况下，本公开实施例提供的方式可以适用于最大刷新轮数小于或等于2的N次方的情况。
本公开实施例中，刷新速率信号表示刷新速度的快慢，可以包括多个刷新速率信号。例如，假设包括四个刷新速率信号，分别称之为第一刷新速率信号（例如可以是正常刷新速率的1/4，用0.25×TRFC表示）、第二刷新速率信号（例如可以是正常刷新速率的1/2，用0.5×TRFC表示）、第三刷新速率信号（例如可以是正常刷新速率，用1×TRFC表示）和第四刷新速率信号（例如可以是正常刷新速率的2倍，用2×TRFC表示）。例如，当2×TRFC为1时，表示刷新的字线个数为2倍的正常字线个数（与存储阵列被划分的存储段个数对应），2×TRFC可以固定压缩（compress）行地址信号RA13；当1×TRFC为1时，表示刷新的字线个数为正常字线个数；当0.5×TRFC为1时，表示刷新的字线个数减半；当0.25×TRFC为1时，表示刷新的字线个数为原来的1/4。
如图2所示，本公开实施例提供的刷新掩蔽信号解码器102可以包括轮数解码器1021和第1至第M刷新掩蔽解码电路1022。
轮数解码器1021可以用于将刷新轮数信号解码为第1至第M轮数解码信号，当处于第i轮刷新时，第i轮数解码信号取值为第一电平，其余轮数解码信号取值为第二电平，i为大于或等于1且小于或等于M的整数。在一种可能的实施方式中，第一电平可以是逻辑“1”电平，即高电平；第二电平可以是逻辑“0”电平，即低电平，但本公开并不限于此。
本公开实施例中，轮数解码器1021可以是译码器，用于将N位的刷新轮数信号译码为M（2的N次方）个轮数解码信号（第1至第M轮数解码信号）。例如，在N为2时，轮数解码器1021可以是2-4译码器；在N为3时，轮数解码器1021可以是3-8译码器；在N为4的情况下，轮数解码器1021可以是4-16译码器。
如图3所示，以N=2，M=4为例，轮数解码器1021可以包括输入的刷新轮数信号msk<1:0>，经过轮数解码器1021解码后可以得到bit00、bit01、bit10和bit11分别作为第1至第4轮数解码信号。其中，当msk<1:0>表示第i轮刷新时对应的第i轮数解码信号为1，其余轮数解码信号均为0，对应的，第i轮数反相解码信号为0，其余反相后的轮数解码信号为1。例如，msk<1:0>=00（第1轮刷新）时，第1轮数解码信号bit00=1，第2至第4轮数解码信号bit01=0，bit10=0，bit11=0；第1轮数反相解码信号bit00B=0、第2至第4轮数反相解码信号bit01B=1，bit10B=1，bit11B=1。msk<1:0>=01（第2轮刷新）、msk<1:0>=10（第3轮刷新）和msk<1:0>=11（第4轮刷新）以此类推。
如图4所示，以N=3，M=8为例，轮数解码器1021可以包括输入的刷新轮数信号msk<2:0>，经过轮数解码器1021解码后可以得到第1至第8轮数解码信号bit000、bit001、bit010、bit011、bit100、bit101、bit110和bit111。其中，当msk<2:0>表示第i轮刷新时对应的第i轮数解码信号为1，其余轮数解码信号均为0，即，第i轮数反相解码信号为0，其余反相后的轮数解码信号为1。例如，msk<2:0>=000时，第1轮数解码信号bit000=1、其余第2至第8轮数解码信号bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0和bit111=0；第1轮数反相解码信号bit000B为0，第2至第8轮数反相解码信号bit001B=1，bit010B=1，bit011B=1，bit100B=1，bit101B=1，bit110B=1，bit111B=1。其他情况以此类推。
第1至第M刷新掩蔽解码电路1022中的第i刷新掩蔽解码电路可以用于接收并根据刷新轮数信号的最低位、第i轮数反相解码信号、刷新指令信号和刷新速率信号生成M位的刷新掩蔽信号中的第i位。刷新轮数信号的最低位例如可以是刷新轮数信号msk<1:0>或msk<2:0>中的msk<0>。本公开实施例中，不对第i刷新掩蔽解码电路的具体组成结构进行限制，能够接收并根据刷新轮数信号的最低位、第i轮数反相解码信号、刷新指令信号和刷新速率信号生成M位的刷新掩蔽信号中的第i位的电路均落入本申请的保护范围之内。第i轮数反相解码信号与第i轮数解码信号互为反相信号。
在本公开的一些实施例中，通过轮数解码器将刷新轮数信号解码为第1至第M轮数解码信号，通过第i刷新掩蔽解码电路接收并根据刷新轮数信号的最低位、第i轮数反相解码信号、刷新指令信号和刷新速率信号生成M位的刷新掩蔽信号中的第i位，如此，可以得到M位的刷新掩蔽信号，进而能够根据该刷新掩蔽信号确定半导体存储装置的存储空间中的刷新掩蔽区域，以便于在对半导体存储装置执行每轮的刷新操作时，仅对目标存储空间执行刷新操作，对刷新掩蔽信号所确定的刷新掩蔽区域不执行刷新操作，从而节约刷新电流。
如图5所示，本公开实施例的第i刷新掩蔽解码电路50可以包括第i位与门501。第i位与门501可以用于接收并根据刷新指令信号和刷新目标指示信号（用Refresh-EN表示）的第i位，生成与输出信号的第i位；刷新目标指示信号Refresh-EN的第i位可以用于指示掩蔽或不掩蔽对应的存储空间。在i小于或等于M/2时，可以将与输出信号的第i位作为M位的刷新掩蔽信号中的第i位（用Mask＜i＞表示）。参考图5，在i大于M/2时，刷新掩蔽指示信号还可以包括刷新容量信号（用Half Density表示），第i刷新掩蔽解码电路50还可以包括第i位或门502。第i位或门502可以用于接收并根据与输出信号的第i位和刷新容量信号，生成或输出信号的第i位作为M位的刷新掩蔽信号中的第i位。
例如，在M=4时，第1刷新掩蔽解码电路可以包括第1位与门，第2刷新掩蔽解码电路可以包括第2位与门，第3刷新掩蔽解码电路可以包括第3位与门和第3位或门，第4刷新掩蔽解码电路可以包括第4位与门和第4位或门。在M=8时，第1刷新掩蔽解码电路可以包括第1位与门，第2刷新掩蔽解码电路可以包括第2位与门，第3刷新掩蔽解码电路可以包括第3位与门，第4刷新掩蔽解码电路可以包括第4位与门，第5刷新掩蔽解码电路可以包括第5位与门和第5位或门，第6刷新掩蔽解码电路可以包括第6位与门和第6位或门，第7刷新掩蔽解码电路可以包括第7位与门和第7位或门，第8刷新掩蔽解码电路可以包括第8位与门和第8位或门。
在本公开的一些实施方式中，刷新容量信号是指表示半导体存储装置中存储体的待刷新容量的信号。在一个示例中，刷新容量信号Half Density为1表示待刷新的容量为存储体容量的一半，例如在存储体容量为1Gb时，待刷新的容量为512Mb。Half Density为0表示待刷新的刷新容量为存储体容量，例如在存储体容量为1Gb时，待刷新的容量为1Gb。即在存储体容量为1Gb时，存储体的待刷新的容量可以是1Gb，也可以是512Mb。可以理解的是，在半导体存储装置工作在partial mode（部分模式）时，待刷新的容量也可以是半导体存储装置的工作部分的容量，也可以是存储体的其他需要刷新的部分的容量。
在一种可能的实施方式中，刷新掩蔽区域可以根据需求和刷新轮次决定。例如，对于每个存储体的容量为1Gb、且每个存储体被分为4个存储段的DRAM，在需求为对1Gb的存储空间进行刷新，刷新速率为1倍的正常刷新速率的情况下，不存在刷新掩蔽区域；对512Mb的存储空间进行刷新，刷新速率为1倍的正常刷新速率的情况下，刷新掩蔽区域则为4个存储段中的除目标存储空间的两个存储段之外的剩余两个存储段；在需求为对512Mb的存储空间进行刷新，刷新速率为0.5倍的正常刷新速率（需要刷新两轮）的情况下，刷新掩蔽区域在第一轮刷新时为4个存储段中的1个存储段，刷新掩蔽区域在第二轮刷新时为4个存储段中的另一个存储段（另两个存储段为目标存储空间）。
本公开实施例中，通过第i位与门接收并根据刷新指令信号和刷新目标指示信号的第i位生成与输出信号的第i位，在i小于或等于M/2时，将与输出信号的第i位作为M位的所述刷新掩蔽信号中的第i位；在i大于M/2时，通过第i位或门接收并根据与输出信号的第i位和刷新容量信号，生成或输出信号的第i位作为M位的刷新掩蔽信号中的第i位，如此可以得到M位的刷新掩蔽信号，以便于根据M位的刷新掩蔽信号确定半导体存储装置的存储空间中的刷新掩蔽区域。
参见图5所示，本公开实施例的第i刷新掩蔽解码电路50还可以包括第i位刷新目标指示信号生成电路503。第i位刷新目标指示信号生成电路503可以用于获取并根据刷新轮数信号的最低位msk<0>、刷新速率信号和第i轮数反相解码信号，生成刷新目标指示信号Refresh-EN的第i位。示例性地，可以是获取并对刷新轮数信号的最低位msk<0>进行取反操作，得到刷新轮数信号的最低位的反相信号mskB<0>，然后对获取的刷新速率信号、第i轮数反相解码信号和刷新轮数信号的最低位msk<0>（或刷新轮数信号的最低位的反相信号mskB<0>）进行逻辑运算，将逻辑运算结果确定为刷新目标指示信号Refresh-EN的第i位。
本公开实施例中，刷新速率信号可以包括第一刷新速率信号和第二刷新速率信号，M=4，N=2。i可以为1至4之间的任一整数。
如图5所示，第i位刷新目标指示信号生成电路503可以包括第i位反相器5031、第i位第一与非门5032、第i位第二与非门5033和第i位第三与非门5034。第i位反相器5031可以用于接收第i轮数解码信号，并对第i轮数解码信号取反，生成第i轮数反相解码信号。第i位第一与非门5032可以用于接收并根据第i轮数反相解码信号和第一刷新速率信号生成第一与非输出信号的第i位。第i位第二与非门5033可以用于接收并根据刷新轮数信号的最低位msk<0>或其反相信号mskB<0>和第二刷新速率信号生成第二与非输出信号的第i位。第i位第三与非门5034可以用于接收并根据第一与非输出信号的第i位和第二与非输出信号的第i位生成刷新目标指示信号Refresh-EN的第i位。
本公开实施例中，不对第i位刷新目标指示信号生成电路503的具体电路进行限定，能够生成刷新目标指示信号Refresh-EN的第i位的电路均在本公开的保护范围之内。
在本公开的一些实施例中，第1位第二与非门可以用于接收并根据刷新轮数信号中的最低位msk<0>和第二刷新速率信号生成第二与非输出信号的第1位；第2位第二与非门可以用于接收并根据刷新轮数信号中的最低位的反相信号mskB<0>和第二刷新速率信号生成第二与非输出信号的第2位。
本公开实施例中，通过第1位第二与非门接收并根据刷新轮数信号中的最低位msk<0>和第二刷新速率信号生成第二与非输出信号的第1位；通过第2位第二与非门接收并根据刷新轮数信号中的最低位的反相信号mskB<0>和第二刷新速率信号生成第二与非输出信号的第2位，如此，通过针对不同位的第二与非门设置不同的输入，可以满足刷新掩蔽信号不同位的输出要求。
图6实施例中，刷新速率信号包括第一刷新速率信号0.25×TRFC和第二刷新速率信号0.5×TRFC。如图6所示，第1至第4刷新掩蔽解码电路60可以包括第1刷新掩蔽解码电路601、第2刷新掩蔽解码电路602、第3刷新掩蔽解码电路603和第4刷新掩蔽解码电路604。
第一刷新掩蔽解码电路601可以包括第1位反相器6011、第1位第一与非门6012、第1位第二与非门6013、第1位第三与非门6014和第1位与门6015。第1位反相器6011可以用于接收第1轮数解码信号bit00，并对第1轮数解码信号bit00取反，生成第1轮数反相解码信号bit00B。第1位第一与非门6012可以用于接收并根据第1轮数反相解码信号bit00B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第1位。第1位第二与非门6013可以用于接收并根据刷新轮数信号msk<1:0>中的最低位msk<0>和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第1位。第1位第三与非门6014可以用于接收并根据第一与非输出信号的第1位和第二与非输出信号的第1位生成刷新目标指示信号的第1位。第1位与门6015可以用于接收并根据刷新目标指示信号的第1位和刷新指令信号Refresh生成与输出信号的第1位，作为刷新掩蔽信号中的第1位Mask<0>。
第2刷新掩蔽解码电路包括第2位反相器6021、第2位第一与非门6022、第2位第二与非门6023、第2位第三与非门6024和第2位与门6025。第2位反相器6021可以用于接收第2轮数解码信号bit01，并对第2轮数解码信号bit01取反，生成第2轮数反相解码信号bit01B。第2位第一与非门6022可以用于接收并根据第2轮数反相解码信号bit01B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第2位。第2位第二与非门6023可以用于接收并根据刷新轮数信号中的最低位的反相信号mskB<0>和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第2位。第2位第三与非门6024可以用于接收并根据第一与非输出信号的第2位和第二与非输出信号的第2位生成刷新目标指示信号的第2位。第2位与门6025可以用于接收并根据刷新目标指示信号的第2位和刷新指令信号Refresh生成与输出信号的第2位，作为刷新掩蔽信号中的第2位Mask<1>。
第3刷新掩蔽解码电路603可以包括第3位反相器6031、第3位第一与非门6032、第3位第二与非门6033、第3位第三与非门6034、第3位与门6035和第3位或门6036。第3位反相器6031可以用于接收第3轮数解码信号bit10，并对第3轮数解码信号bit10取反，生成第3轮数反相解码信号bit10B。第3位第一与非门6032可以用于接收并根据第3轮数反相解码信号bit10B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第3位。第3位第二与非门6033可以用于接收并根据刷新轮数信号中的最低位msk<0>和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第3位。第3位第三与非门6034可以用于接收并根据第一与非输出信号的第3位和第二与非输出信号的第3位生成刷新目标指示信号的第3位。第3位与门6035可以用于接收并根据刷新目标指示信号的第3位和刷新指令信号Refresh生成与输出信号的第3位。第3位或门6036用于接收并根据刷新容量信号Half Density和与输出信号的第3位生成或输出信号的第3位，作为M位的所述刷新掩蔽信号中的第3位Mask<2>。
第4刷新掩蔽解码电路604可以包括第4位反相器6041、第4位第一与非门6042、第4位第二与非门6043、第4位第三与非门6044、第4位与门6045和第4位或门6046。第4位反相器6041可以用于接收第4轮数解码信号bit11，并对第4轮数解码信号bit11取反，生成第4轮数反相解码信号bit11B。第4位第一与非门6042可以用于接收并根据第4轮数反相解码信号bit11B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第4位。第4位第二与非门6043可以用于接收并根据刷新轮数信号中的最低位的反相信号mskB<0>和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第4位。第4位第三与非门6044可以用于接收并根据第一与非输出信号的第4位和第二与非输出信号的第4位生成刷新目标指示信号的第4位。第4位与门6045可以用于接收并根据刷新目标指示信号的第4位和刷新指令信号Refresh生成与输出信号的第4位。第4位或门6046可以用于接收并根据刷新容量信号Half Density和与输出信号的第4位生成或输出信号的第4位，作为M位的所述刷新掩蔽信号中的第4位Mask<3>。
本公开的一些实施例中，刷新速率信号可以包括第一刷新速率信号0.25×TRFC、第二刷新速率信号0.5×TRFC和第三刷新速率1×TRFC，M=8，N=3。i可以为1至8之间中的任一整数。第i位刷新目标指示信号生成电路503可以包括第i位反相器、第i位第一与非门、第i位第二与非门、第i位第三与非门和第i位第四与非门。第i位反相器可以用于接收第i轮数解码信号，并对第i轮数解码信号取反，生成第i轮数反相解码信号。第i位第一与非门可以用于接收并根据第i轮数反相解码信号和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第i位。第i位第二与非门可以用于接收并根据第i解码位数信号或第i-M/2解码位数信号和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第i位。第i位第三与非门可以用于接收并根据刷新轮数信号的最低位msk<0>或其反相信号mskB<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第i位。第i位第四与非门可以用于接收并根据第一与非输出信号的第i位、第二与非输出信号的第i位和第三与非输出信号的第i位，生成刷新目标指示信号Refresh-EN的第i位。
在本公开的一些实施方式中，M=8，N=3，i小于或等于M/2，第i位刷新目标指示信号生成电路还可以包括第i位或非门。第i位或非门可以用于接收并根据第i轮数反相解码信号和第i+4轮数反相解码信号生成第i解码位数信号。第1至第4解码位数信号分别用msk00B、msk01B、msk10B、msk11B表示。第1位或非门可以用于根据第1轮数反相解码信号bit000B和第5轮数反相解码信号bit100B生成第1解码位数信号msk00B。第2位或非门可以用于根据第2轮数反相解码信号bit001B和第6轮数反相解码信号bit101B生成第2解码位数信号msk01B。第3位或非门可以用于根据第3轮数反相解码信号bit010B和第7轮数反相解码信号bit110B生成第3解码位数信号msk10B。第4位或非门可以用于根据第4轮数反相解码信号bit011B和第8轮数反相解码信号bit111B生成第4解码位数信号msk11B。
在本公开的一些实施方式中，在i小于或等于M/2时，第i位第二与非门可以用于接收并根据第i解码位数信号和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第i位；在i大于M/2时，第i位第二与非门可以用于接收并根据第i-M/2解码位数信号和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第i位。即第5位第二与非门对应接收第1解码位数信号，第6位第二与非门对应接收第2解码位数信号，第7位第二与非门对应第3解码位数信号，第8位第二与非门对应接收第4解码位数信号。
在本公开的一些实施例中，在i为大于或等于1且小于M的奇数时，第i位第三与非门可以用于接收并根据刷新轮数信号的最低位msk<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第i位。在i为大于1且小于或等于M的偶数时，所述第i位第三与非门可以用于接收并根据刷新轮数信号中的最低位的反相信号mskB<0>和第三刷新速率信号生成第三与非输出信号的第i位。
图7实施例中，刷新速率信号可以包括第一刷新速率信号0.25×TRFC、第二刷新速率信号0.5×TRFC和第三刷新速率信号1×TRFC。如图7所示，第1至第8刷新掩蔽解码电路70可以包括第1刷新掩蔽解码电路701至第8刷新掩蔽解码电路708。
第1刷新掩蔽解码电路701可以包括第1位反相器7011、第1位第一与非门7012、第1位第二与非门7013、第1位第三与非门7014、第1位第四与非门7015和第1位与门7016。第1位反相器7011可以用于接收第1轮数解码信号bit000，并对第1轮数解码信号bit000取反，生成第1轮数反相解码信号bit000B。第1位第一与非门7012可以用于接收并根据第1轮数反相解码信号bit000B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第1位。第1位第二与非门7013可以用于接收并根据第1解码位数信号msk00B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第1位。第1位第三与非门7014可以用于接收并根据刷新轮数信号msk<2:0>中的最低位msk<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第1位。第1位第四与非门7015可以用于接收并根据第一与非输出信号的第1位、第二与非输出信号的第1位和第三与非输出信号的第1位生成刷新目标指示信号Refresh-EN的第1位。第1位与门7016可以用于接收并根据刷新目标指示信号Refresh-EN的第1位和刷新指令信号Refresh生成与输出信号的第1位，作为刷新掩蔽信号的第1位Mask<0>。
第2刷新掩蔽解码电路702可以包括第2位反相器7021、第2位第一与非门7022、第2位第二与非门7023、第2位第三与非门7024、第2位第四与非门7025和第2位与门7026。第2位反相器7021可以用于接收第2轮数解码信号bit001，并对第2轮数解码信号bit001取反，生成第2轮数反相解码信号bit001B。第2位第一与非门7022可以用于接收并根据第2轮数反相解码信号bit001B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第2位。第2位第二与非门7023可以用于接收并根据第2解码位数信号msk01B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第2位。第2位第三与非门7024可以用于接收并根据刷新轮数信号msk<2:0>中的最低位的反相信号mskB<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第2位。第2位第四与非门7025可以用于接收并根据第一与非输出信号的第2位、第二与非输出信号的第2位和第三与非输出信号的第2位生成刷新目标指示信号Refresh-EN的第2位。第2位与门7026可以用于接收并根据刷新目标指示信号Refresh-EN的第2位和刷新指令信号Refresh生成与输出信号的第2位，作为刷新掩蔽信号的第2位Mask<1>。
第3刷新掩蔽解码电路703可以包括第3位反相器7031、第3位第一与非门7032、第3位第二与非门7033、第3位第三与非门7034、第3位第四与非门7035和第3位与门7036。第3位反相器7031可以用于接收第3轮数解码信号bit010，并对第3轮数解码信号bit010取反，生成第3轮数反相解码信号bit010B。第3位第一与非门7032可以用于接收并根据第3轮数反相解码信号bit010B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第3位。第3位第二与非门7033可以用于接收并根据第3解码位数信号msk10B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第3位。第3位第三与非门7034可以用于接收并根据刷新轮数信号msk<2:0>中的最低位msk<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第3位。第3位第四与非门7035可以用于接收并根据第一与非输出信号的第3位、第二与非输出信号的第3位和第三与非输出信号的第3位生成刷新目标指示信号Refresh-EN的第3位。第3位与门7036可以用于接收并根据刷新目标指示信号Refresh-EN的第3位和刷新指令信号Refresh生成与输出信号的第3位，作为刷新掩蔽信号的第3位Mask<2>。
第4刷新掩蔽解码电路704可以包括第4位反相器7041、第4位第一与非门7042、第4位第二与非门7043、第4位第三与非门7044、第4位第四与非门7045和第4位与门7046。第4位反相器7041可以用于接收第4轮数解码信号bit011，并对第4轮数解码信号bit011取反，生成第4轮数反相解码信号bit011B。第4位第一与非门7042可以用于接收并根据第4轮数反相解码信号bit011B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第4位。第4位第二与非门7043可以用于接收并根据第4解码位数信号msk11B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第4位。第4位第三与非门7044可以用于接收并根据刷新轮数信号msk<2:0>中的最低位的反相信号mskB<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第4位。第4位第四与非门7045可以用于接收并根据第一与非输出信号的第4位、第二与非输出信号的第4位和第三与非输出信号的第4位生成刷新目标指示信号Refresh-EN的第4位。第4位与门7046可以用于接收并根据刷新目标指示信号Refresh-EN的第4位和刷新指令信号Refresh生成与输出信号的第4位，作为刷新掩蔽信号的第4位Mask<3>。
第5刷新掩蔽解码电路705可以包括第5位反相器7051、第5位第一与非门7052、第5位第二与非门7053、第5位第三与非门7054、第5位第四与非门7055、第5位与门7056和第5位或门7057。第5位反相器7051可以用于接收第5轮数解码信号bit100，并对第5轮数解码信号bit100取反，生成第5轮数反相解码信号bit100B。第5位第一与非门7052可以用于接收并根据第5轮数反相解码信号bit100B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第5位。第5位第二与非门7053可以用于接收并根据第1解码位数信号msk00B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第5位。第5位第三与非门7054可以用于接收并根据刷新轮数信号msk<2:0>中的最低位msk<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第5位。第5位第四与非门7055可以用于接收并根据第一与非输出信号的第5位、第二与非输出信号的第5位和第三与非输出信号的第5位生成刷新目标指示信号Refresh-EN的第5位。第5位与门7056可以用于接收并根据刷新目标指示信号Refresh-EN的第5位和刷新指令信号Refresh生成与输出信号的第5位。第5位或门7057可以用于接收并根据与输出信号的第5位和刷新容量信号Half Density生成或输出信号的第5位作为刷新掩蔽信号的第5位Mask<4>。
第6刷新掩蔽解码电路706可以包括第6位反相器7061、第6位第一与非门7062、第6位第二与非门7063、第6位第三与非门7064、第6位第四与非门7065、第6位与门7066和第6位或门7067。第6位反相器7061可以用于接收第6轮数解码信号bit101，并对第6轮数解码信号bit101取反，生成第6轮数反相解码信号bit101B。第6位第一与非门7062可以用于接收并根据第6轮数反相解码信号bit101B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第6位。第6位第二与非门7063可以用于接收并根据第2解码位数信号msk01B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第6位。第6位第三与非门7064可以用于接收并根据刷新轮数信号msk<2:0>中的最低位的反相信号mskB<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第6位。第6位第四与非门7065可以用于接收并根据第一与非输出信号的第6位、第二与非输出信号的第6位和第三与非输出信号的第6位生成刷新目标指示信号Refresh-EN的第6位。第6位与门7066可以用于接收并根据刷新目标指示信号Refresh-EN的第6位和刷新指令信号Refresh生成与输出信号的第6位。第6位或门7067可以用于接收并根据与输出信号的第6位和刷新容量信号Half Density生成或输出信号的第6位作为刷新掩蔽信号的第6位Mask<5>。
第7刷新掩蔽解码电路707可以包括第7位反相器7071、第7位第一与非门7072、第7位第二与非门7073、第7位第三与非门7074、第7位第四与非门7075、第7位与门7076和第7位或门7077。第7位反相器7071可以用于接收第7轮数解码信号bit110，并对第7轮数解码信号bit110取反，生成第7轮数反相解码信号bit110B。第7位第一与非门7072可以用于接收并根据第7轮数反相解码信号bit110B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第7位。第7位第二与非门7073可以用于接收并根据第3解码位数信号msk10B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第7位。第7位第三与非门7074可以用于接收并根据刷新轮数信号msk<2:0>中的最低位msk<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第7位。第7位第四与非门7075可以用于接收并根据第一与非输出信号的第7位、第二与非输出信号的第7位和第三与非输出信号的第7位生成刷新目标指示信号Refresh-EN的第7位。第7位与门7076可以用于接收并根据刷新目标指示信号Refresh-EN的第7位和刷新指令信号Refresh生成与输出信号的第7位。第7位或门7077可以用于接收并根据与输出信号的第7位和刷新容量信号Half Density生成或输出信号的第7位作为刷新掩蔽信号的第7位Mask<6>。
第8刷新掩蔽解码电路708可以包括第8位反相器7081、第8位第一与非门7082、第8位第二与非门7083、第8位第三与非门7084、第8位第四与非门7085、第8位与门7086和第8位或门7087。第8位反相器7081可以用于接收第8轮数解码信号bit111，并对第8轮数解码信号bit111取反，生成第8轮数反相解码信号bit111B。第8位第一与非门7082可以用于接收并根据第8轮数反相解码信号bit111B和第一刷新速率信号0.25×TRFC生成第一与非输出信号的第8位。第8位第二与非门7083可以用于接收并根据第4解码位数信号msk11B和第二刷新速率信号0.5×TRFC生成第二与非输出信号的第8位。第8位第三与非门7084可以用于接收并根据刷新轮数信号msk<2:0>中的最低位的反相信号mskB<0>和第三刷新速率信号1×TRFC生成第三与非输出信号的第8位。第8位第四与非门7085可以用于接收并根据第一与非输出信号的第8位、第二与非输出信号的第8位和第三与非输出信号的第8位生成刷新目标指示信号Refresh-EN的第8位。第8位与门7086可以用于接收并根据刷新目标指示信号Refresh-EN的第8位和刷新指令信号Refresh生成与输出信号的第8位。第8位或门7087可以用于接收并根据与输出信号的第8位和刷新容量信号Half Density生成或输出信号的第8位作为刷新掩蔽信号的第8位Mask<7>。
如图8所示，该半导体存储装置800可以包括刷新掩蔽信号生成电路10和刷新计数器801。刷新计数器801（用CBR计数器表示）可以用于接收并根据刷新计数信号RefCnt对目标存储空间中的刷新行数进行计数，生成刷新地址信号（可以用CBR<13:0>表示，但CBR<13:0>的位数需要根据半导体存储装置的容量确定，本申请并不限定于此），并在刷新地址信号CBR<13:0>指示将目标存储空间刷新一次时，输出刷新结束指示信号CBREnd至刷新轮数计数器101。刷新轮数计数器101可以用于根据刷新结束指示信号CBREnd生成刷新轮数信号。
在本公开实施例中，通过刷新计数器可以生成刷新地址信号，以便于对目标存储空间进行刷新；在刷新地址信号指示将目标存储空间刷新一次时，通过刷新计数器生成刷新结束指示信号，以便于刷新轮数计数器根据刷新结束指示信号确定刷新轮数信号，有利于确定刷新掩蔽信号和刷新掩蔽区域。
如图9所示，CBR计数器801可以包括第一输入端、第二输入端、第一输出端和第二输出端，第一输入端可以接收刷新计数信号RefCnt，第二输入端可以接收复位信号Rst，第一输出端可以用于输出14位刷新地址信号CBR<13:0>，第二输出端可以用于输出刷新结束指示信号CBREnd，且第二输出端可以耦接刷新轮数计数器101的输入端。
在本公开的实施例中，CBR计数器801可以采用行地址选择（Row Address Select，RAS）之前的列地址选择（Column Address Select，CAS）（RAS之前的CAS，CBR）作为计数器。
在本公开的一些实施例中，半导体存储装置的存储空间包括存储体，存储体采用n位行地址信号寻址存储体的行地址，存储体包括M个存储段，M为2的N次方，目标存储空间可以为M个存储段中的一个存储段，刷新地址信号包括（n-N）位，刷新轮数信号包括N位，刷新掩蔽信号包括M位。其中，n、M、N和（n-N）均可以为大于0的正整数。例如，在一个存储体的容量为1Gb的情况下，可以通过16（n=16）根行地址线（对应16位行地址信号RA<15:0>）和14根列地址线进行寻址。对半导体存储装置进行刷新可以是一行一行进行刷新。在存储体包括4个存储段时，可以通过高两位的行地址信号RA15和RA14（对于不同容量的半导体存储装置，高两位的行地址信号可以为其它）来区分存储体中的4个存储段。在存储体包括8个存储段时，可以通过高3位的行地址信号RA15、RA14和RA13（对于不同容量的半导体存储装置，高三位的行地址信号可以为其它）来区分存储体中的8个存储段。
如图10所示，CBR计数器801可以包括第一输入端、第二输入端、第一输出端和第二输出端，第一输入端可以接收刷新计数信号RefCnt，第二输入端可以接收复位信号Rst，第一输出端可以用于输出13位刷新地址信号CBR<12:0>，第二输出端可以用于输出刷新结束指示信号CBREnd，且第二输出端可以耦接刷新轮数计数器101的输入端。
在本公开的一些实施例中，参考图8所示，半导体存储装置800还可以包括刷新解码器802（在N=2，M=4时，可以用Cmp1514表示，在N=3，M=8时，可以用Cmp151413表示但本公开不限定于此）和行解码器803。
刷新解码器802可以用于接收并根据n位行地址信号中的高N位行地址信号（在N=2，M=4时可以包括RA15和RA14，在N=3，M=8时可以包括RA15、RA14和RA13）和刷新指令信号生成M位的分段刷新控制信号（在N=2，M=4时用Segment<3:0>表示，在N=3，M=8时用Segment<7:0>表示）。分段刷新控制信号中的每一位均处于第一电平。在N为2时，M为4时，分段刷新控制信号Segment<3:0>可以等于1111。在N为3时，M为8时，分段刷新控制信号Segment<7:0>可以等于11111111。N需要根据存储体中所包括的存储段的个数确定，在存储体中包括4个存储段的情况下，N为2，在存储体中包括8个存储段的情况下，N为3。
行解码器803可以用于接收并根据M位的分段刷新控制信号和M位的刷新掩蔽信号生成M位的高位行地址解码信号（在N=2，M=4时用Ra1514<3:0>表示，在N=3，M=8时用Ra151413<7:0>表示），以根据M位的高位行地址解码信号和（n-N）位的刷新地址信号对刷新区域执行刷新操作。
本公开实施例中，通过刷新解码器接收并根据n位行地址信号中的高N位行地址信号和刷新指令信号生成M位的分段刷新控制信号，并通过行解码器接收并根据M位的分段刷新控制信号和M位的刷新掩蔽信号生成M位的高位行地址解码信号，从而可以根据高位行地址解码信号和（n-N）位的刷新地址信号对刷新区域执行刷新操作，对刷新掩蔽区域不执行刷新操作。
在本公开的一些实施例中，行解码器803可以包括反相电路8031和与门电路8032。反相电路8031可以用于对M位的刷新掩蔽信号按位取反。例如，在N=2，M=4时，M位的刷新掩蔽信号Mask<3:0>若为1010，则按位取反后的M位的刷新掩蔽信号MaskB<3:0>可以是0101。在N=3，M=8时，M位的刷新掩蔽信号Mask<7:0>若为10101010，则按位取反后的M位的刷新掩蔽信号MaskB<7:0>可以是01010101。与门电路8032可以用于对按位取反后的M位的刷新掩蔽信号与M位的分段刷新控制信号按位取与，获得M位的高位行地址解码信号。
在本公开的一些实施方式中，先对M位的刷新掩蔽信号按位取反，然后对按位取反后的M位的刷新掩蔽信号与M位的分段刷新控制信号按位取与，得到M位的高位行地址解码信号，因此，M位的高位行地址解码信号与M位的刷新掩蔽信号是相反的。
在N=2，M=4时，M位的刷新掩蔽信号Mask<3:0>若为0011，则M位的高位行地址解码信号Ra1514<3:0>为1100，其中，Ra1514<3:0>中的1表示打开对应的存储段，对对应的存储段执行刷新操作，0表示关断对应的存储段，不对对应的存储段（即掩蔽（mask）的存储段）执行刷新操作。在N=3，M=8时，M位的刷新掩蔽信号Mask<7:0>若为11011101时，则M位的高位行地址解码信号Ra151413<7:0>为00100010，其中，Ra151413<7:0>中的1表示打开对应的存储段，对对应的存储段执行刷新操作，0表示关断对应的存储段，不对对应的存储段（mask的存储段）执行刷新操作。
本公开实施例中，通过反相电路先对M位的刷新掩蔽信号按位取反，然后通过与门电路对按位取反后的M位的刷新掩蔽信号与M位的分段刷新控制信号按位取与，得到M位的高位行地址解码信号，如此，通过M位的高位行地址解码信号可以打开半导体存储装置的存储空间中的刷新区域，以便于对刷新区域进行刷新操作；关断导体存储装置的存储空间中的刷新掩蔽区域，以便于对刷新掩蔽区域不执行刷新操作。
本公开实施例中，第一刷新速率信号所表示的速率为第二刷新速率信号所表示的速率的一半，可以适用于分别通过第一刷新速率信号和第二刷新速率信号所对应的刷新速率进行半导体存储装置刷新的场景。
在本公开的一些实施方式中，当所述刷新容量信号取值为第一电平时，指示执行刷新操作的容量为存储体的容量的一半；当所述刷新容量信号取值为第二电平时，指示执行刷新操作的容量为存储体的容量的全部。例如，第一电平可以是逻辑“1”，第二电平可以是逻辑“0”。本公开实施例中，通过刷新容量信号取值第一电平来指示执行刷新操作的为存储体中的一半；通过所述刷新容量信号取值为第二电平来指示执行刷新操作的为存储体的全部，可以适用于存储体的全部或一半容量的刷新。
图11实施例中，假设N=2，M=4。如图11所示，半导体存储装置800可以包括CBR计数器1101（这里假设采用图9所示的CBR计数器801），Cmp1514（作为刷新解码器）1102，行解码器1103、msk计数器（刷新轮数计数器）1104和msk解码器（刷新掩蔽信号解码器）1105。
其中，CBR计数器1101在对目标存储空间中的存储段的所有行遍历刷新一次时，生成刷新结束指示信号CBREnd，并将刷新结束指示信号CBREnd传递至msk计数器1104，通过msk计数器1104可以输出刷新轮数信号msk<1:0>至msk解码器1105，msk解码器1105可以根据刷新轮数信号msk<1:0>、刷新指令信号Refresh、刷新容量信号Half Density、第一刷新速率信号0.25×TRFC和第二刷新速率信号0.5×TRFC生成刷新掩蔽信号Mask<3:0>，并输出刷新掩蔽信号Mask<3:0>至行解码器1103；Cmp1514 1102可以根据高两位行地址信号RA<15:14>和刷新指令信号Refresh输出分段刷新控制信号Segment<3:0>至行解码器1103，行解码器1103可以根据分段刷新控制信号Segment<3:0>和刷新掩蔽信号Mask<3:0>生成M位的高位行地址解码信号Ra1514<3:0>。
图12是本公开一示例性实施例中的一个存储体刷新的过程示意图。其中，一个容量为1Gb且包括4个存储段的存储体，RA15=0和RA15=1的部分可以各包括512Mb，且RA15=0的512Mb中可以包括RA14=0和RA14=1两个存储段；RA15=1的512Mb中也可以包括RA14=0和RA14=1两个存储段。如图12所示，参考图6、图8至图11，对于1Gb的bank做1Gb使用（Half Density=0），且以1倍的正常刷新速率进行刷新（第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=0），每次并行刷新4个存储段中的4根字线，CBR计数器801在遍历1轮刷新之后，刷新完整个存储体。由于Half Density=0，Refresh=1，参照上述图6可知，Mask<0>至Mask<3>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=0，0.25×TRFC=0，因此，刷新目标指示信号的对应位均为0，此时，刷新掩蔽信号Mask<3:0>=0000，即，不对存储体中的4个存储段进行掩蔽。
在本公开的一些实施例中，当1Gb的存储体同时兼容0.5倍的刷新速率和0.25倍的刷新速率时，在默认的1倍正常刷新速率情况下，每次可以同时刷新4根字线，且该4根字线分别位于一个存储体的4个存储段中，可以同时刷新RA15和RA14（全部存储体）；在0.5倍的刷新速率情况下，可以每次同时刷新2根字线，且2根字线分别位于RA15=1或0的两个存储段中；在0.25倍的刷新速率下，可以每次刷新4个存储段中的一个，即刷新一根字线。
如图13所示，对于1Gb的存储体做1Gb使用（Half Density=0），且以0.5倍的刷新速率进行刷新（第二刷新速率信号0.5×TRFC=1，第一刷新速率信号0.25×TRFC=0），每次刷新2个存储段中的2根字线，需要CBR计数器801遍历2轮刷新之后，刷新完整个存储体。由于Half Density=0，Refresh=1，参考图6，Mask<0>至Mask<3>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=1，0.25×TRFC=0，因此，刷新目标指示信号的对应位是由mskB<0>或msk<0>决定的。在第一轮刷新时，由于msk<1:0>=00，即，msk<0>=0，mskB<0>=1，根据图6可知，刷新掩蔽信号Mask<3:0>=1010，因此，掩蔽RA14=0部分的两个存储段。在第二轮刷新时，由于msk<1:0>=01，即，msk<0>=1，mskB<0>=0，根据图6可知，刷新掩蔽信号Mask<3:0>=0101，因此掩蔽RA14=1部分的两个存储段。
如图14所示，对于1Gb的存储体做1Gb使用（Half Density=0），且以0.25倍的刷新速率进行刷新（第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=1），每次刷新1个存储段中的1根字线，需要CBR计数器801遍历4轮刷新之后，刷新完整个存储体。由于Half Density=0，Refresh=1，参考上述图6，Mask<0>至Mask<3>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=0，0.25×TRFC=1，因此，刷新目标指示信号的对应位是由bit00B、bit01B、bit10B或bit011B的状态决定的。在第一轮刷新时，bit00=1；bit01=0；bit10=0；bit11=0；bit00B=0；bit01B=1；bit10B=1；bit11B=1；根据图6可知，Mask<3:0>=1110；掩蔽RA15=1部分和RA15=0，RA14=0部分的三个存储段。在第二轮刷新时，bit00=0；bit01=1；bit10=0；bit11=0；bit00B=1；bit01B=0；bit10B=1；bit11B=1；Mask<3:0>=1101；掩蔽RA15=1部分和RA15=0，RA14=1部分的三个存储段。在第三轮刷新时，bit00=0；bit01=0；bit10=1；bit11=0；bit00B=1；bit01B=1；bit10B=0；bit11B=1；Mask<3:0>=1011；掩蔽RA15=0部分和RA15=1，RA14=0部分的三个存储段。在第四轮刷新时，bit00=0；bit01=0；bit10=0；bit11=1；bit00B=1；bit01B=1；bit10B=1；bit11B=0；Mask<3:0>=0111；掩蔽RA15=0部分和RA15=1，RA14=1部分的三个存储段。
如图15所示，对于1Gb的存储体做512Mb使用（Half Density=1），且以1倍的正常刷新速率进行刷新（第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=0），每次刷新2个存储段中的2根字线，CBR计数器801遍历1轮刷新完整个存储体。由于Half Density=1，因此，Mask<2>为1，Mask<3>为1，同时由于Refresh=1，因此，Mask<0>和Mask<1>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=0，0.25×TRFC=0，因此，刷新目标指示信号的第1位和第2位可以均是0。在第一轮刷新时，Mask<0>（对应刷新目标指示信号的第1位）为0，Mask<1>（对应刷新目标指示信号的第2位）为0；即，Mask<3:0>=1100；掩蔽RA15=1部分的两个存储段。
如图16所示，对于1Gb的存储体做512Mb使用（Half Density=1），且以0.5倍的刷新速率进行刷新（第二刷新速率信号0.5×TRFC=1，第一刷新速率信号0.25×TRFC=0），每次刷新1个存储段中的1根字线，CBR计数器801遍历2轮刷新完整个存储体。由于Half Density=1，因此，Mask<2>为1，Mask<3>为1，同时由于Refresh=1，因此，Mask<0>和Mask<1>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=1，0.25×TRFC=0，因此，刷新目标指示信号的第1位对应由msk<0>的状态决定，刷新目标指示信号的第2位对应由mskB<0>决定。在第一轮刷新时，由于msk<1:0>=00，即，msk<0>=0，mskB<0>=1，根据图6可知，Mask<3:0>=1110；掩蔽RA15=1部分和RA15=0，RA14=0的部分的三个存储段。在第二轮刷新时，由于msk<1:0>=01，即，msk<0>=1，mskB<0>=0，Mask<3:0>=1101；掩蔽RA15=1部分和RA15=0，RA14=1部分的三个存储段。
如图17所示，对于1Gb的存储体做512Mb使用（Half Density=1），且以0.25倍的刷新速率进行刷新（第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=1），每次刷新1个存储段中的1根字线，CBR计数器801遍历4轮刷新完整个bank。由于Half Density=1，因此，Mask<2>=1，Mask<3>=1，同时由于Refresh=1，因此，Mask<0>和Mask<1>是由刷新目标指示信号的对应位决定的。同时由于0.5×TRFC=0，0.25×TRFC=1，因此，刷新目标指示信号的第1位对应由bit00B的状态决定，刷新目标指示信号的第2位对应由bit01B决定。在第一轮刷新时，由于bit00=1；bit01=0；bit00B=0；bit01B=1；根据图6可知，Mask<3:0>=1110；掩蔽RA15=1部分和RA15=0，RA14=0的三个存储段。在第二轮刷新时，由于bit00=0；bit01=1；bit00B=1；bit01B=0；Mask<3:0>=1101；掩蔽RA15=1部分和RA15=0，RA14=1部分的三个存储段。第三轮和第四轮没有进行刷新操作，即，在接收到外部发来的Refresh命令时，在内部不会去做打开字线的操作，只是个空命令。
如图18所示，N=3，M=8时，半导体存储装置800可以包括CBR计数器1801、Cmp1514131802、行解码器1803、msk计数器1804和msk解码器1805。CBR计数器1801在对目标存储空间中的存储段的行刷新结束的情况下，生成刷新结束指示信号CBREnd，并将刷新结束指示信号CBREnd传递至msk计数器1804。通过msk计数器1804可以输出刷新轮数信号msk<2:0>至msk解码器1805。msk解码器1805可以根据刷新轮数信号msk<2:0>、刷新指令信号Refresh、刷新容量信号Half Density、第一刷新速率信号0.25×TRFC、第二刷新速率信号0.5×TRFC和第三刷新速率信号1×TRFC生成刷新掩蔽信号Mask<7:0>并输出至行解码器1803。Cmp151413 1802可以根据高三位行地址信号RA<15:13>和刷新指令信号Refresh输出分段刷新控制信号Segment<7:0>至行解码器1803。行解码器1803可以根据分段刷新控制信号Segment<7:0>和刷新掩蔽信号Mask<7:0>生成M位的高位行地址解码信号Ra151413<7:0>。
如图19所示，假设N=3，M=8，对于1Gb的存储体做1Gb使用（Half Density=0），且以2倍的刷新速率进行刷新（第三刷新速率信号1×TRFC=0，第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=0）。由于Half Density=0，Refresh=1， 1×TRFC=0，0.5×TRFC=0，0.25×TRFC=0，Mask<7:0>=00000000，不对存储体中的8个存储段进行掩蔽mask。
参考图19，RA15=0和RA15=1的部分可以各包括512Mb，且RA15=0的512Mb中可以包括RA14=0的2个存储段和RA14=1的2个存储段；RA15=1的512Mb中也包括RA14=0的2个存储段和RA14=1的2个存储段。且，RA14=0的2个存储段可以包括1个RA13=0的存储段和1个RA13=1的存储段；RA14=1的2个存储段也可以包括1个RA13=0的存储段和1个RA13=1的存储段。
在本公开的一些实施例中，当1Gb的存储体同时兼容1倍的正常刷新速率、0.5倍的刷新速率和0.25倍的刷新速率，且存储空间未被掩蔽时，在默认的2倍刷新速率情况下，每次同时刷新8根字线，且该8根字线分别位于一个存储体的8个存储段中，可以同时刷新RA15、RA14和RA13（全部存储体）；在1倍正常刷新速率情况下，每次同时刷新4根字线，且该4根字线分别位于一个存储体的4个存储段中，例如可以同时刷新RA13=1（或RA13=0）对应的4个存储段；在0.5倍正常刷新速率情况下，每次同时刷新2根字线，且该2根字线分别位于一个存储体的2个存储段中，例如可以同时刷新RA13=0，RA14=0对应的2个存储段；在0.25倍正常刷新速率情况下，每次仅刷新1根字线，且该1根字线位于1个存储体的1个存储段中。
如图20所示，对于1Gb的存储体做1Gb使用（Half Density=0），且以1倍的正常刷新速率进行刷新（第三刷新速率信号1×TRFC=1，第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=0），每次刷新4个存储段中的4根字线， CBR计数器801遍历2轮刷新完整个存储体。Half Density=0，Refresh=1，1×TRFC=1，0.5×TRFC=0，0.25×TRFC=0。在第一轮刷新时，msk<2:0>=000，msk<0>=0，mskB<0>=1。如此，根据图7可知，刷新掩蔽信号Mask<7:0>=10101010，对应掩蔽RA13=1部分的4个存储段。在第二轮刷新时，msk<2:0>=001，msk<0>=1，mskB<0>=0，msk刷新掩蔽信号Mask<7:0>=01010101，对应掩蔽RA13=0部分的4个存储段。
如图21所示，对于1Gb的存储体做1Gb使用（Half Density=0），且以0.5倍的刷新速率进行刷新（第三刷新速率信号1×TRFC=0，第二刷新速率信号0.5×TRFC=1，第一刷新速率信号0.25×TRFC=0），每次刷新2个存储段中的2根字线，CBR计数器801遍历4轮刷新完整个存储体。由于Half Density=0，Refresh=1，1×TRFC=0，0.5×TRFC=1，0.25×TRFC=0。在第一轮刷新时，bit000=1，bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，根据图7可知，msk刷新掩蔽信号Mask<7:0>=11101110，只保留RA14=0，RA13=0部分的2个存储段，其余存储段均掩蔽。在第二轮刷新时，bit000=0，bit001=1，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，刷新掩蔽信号Mask<7:0>=11011101，只保留RA14=0，RA13=1部分的2个存储段，其余存储段均掩蔽。在第三轮刷新时，bit000=0，bit001=0，bit010=1，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，刷新掩蔽信号Mask<7:0>=10111011，只保留RA14=1，RA13=0部分的2个存储段，其余存储段均掩蔽。在第四轮刷新时，bit000=0，bit001=0，bit010=0，bit011=1，bit100=0，bit101=0，bit110=0，bit111=0，刷新掩蔽信号Mask<7:0>=01110111，只保留RA14=1，RA13=1部分的2个存储段，其余存储段均掩蔽。
如图22所示，对于1Gb的存储体做1Gb使用（Half Density=0），且以0.25倍的刷新速率进行刷新（第三刷新速率信号1×TRFC=0，第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=1），每次刷新1个存储段中的1根字线，CBR计数器801遍历8轮刷新完整个存储体。Half Density=0，Refresh=1。第一轮刷新时，bit000=1，bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0；bit000B=0，bit001B=1，bit010B=1，bit011B=1，bit100B=1，bit101B=1，bit110B=1，bit111B=1，根据图7可知，Mask<7:0>=11111110，只保留RA15=0，RA14=0，RA13=0部分的1个存储段，其余存储段均掩蔽。第二轮刷新时，bit000=0，bit001=1，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0；bit000B=1，bit001B=0，bit010B=1，bit011B=1，bit100B=1，bit101B=1，bit110B=1，bit111B=1，Mask<7:0>=11111101，只保留RA15=0，RA14=0，RA13=1部分的1个存储段，其余存储段均掩蔽。第三轮刷新时，bit000=0，bit001=0，bit010=1，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0；bit000B=1，bit001B=1，bit010B=0，bit011B=1，bit100B=1，bit101B=1，bit110B=1，bit111B=1，根据图7可知，Mask<7:0>=11111011，只保留RA15=0，RA14=1，RA13=0部分的1个存储段，其余存储段均掩蔽。第四轮刷新时，bit000=0，bit001=0，bit010=0，bit011=1，bit100=0，bit101=0，bit110=0，bit111=0；bit000B=1，bit001B=1，bit010B=1，bit011B=0，bit100B=1，bit101B=1，bit110B=1，bit111B=1，Mask<7:0>=11110111，只保留RA15=0，RA14=1，RA13=1部分的1个存储段，其余存储段均掩蔽。第五轮刷新时，bit000=0，bit001=0，bit010=0，bit011=0，bit100=1，bit101=0，bit110=0，bit111=0；bit000B=1，bit001B=1，bit010B=1，bit011B=1，bit100B=0，bit101B=1，bit110B=1，bit111B=1，Mask<7:0>=11101111，只保留RA15=1，RA14=0，RA13=0部分的1个存储段，其余存储段均掩蔽。第六轮刷新时，bit000=0，bit001=0，bit010=0，bit011=0，bit100=0，bit101=1，bit110=0，bit111=0；bit000B=1，bit001B=1，bit010B=1，bit011B=1，bit100B=1，bit101B=0，bit110B=1，bit111B=1， Mask<7:0>=11011111，只保留RA15=1，RA14=0，RA13=1部分的1个存储段，其余存储段均掩蔽。第七轮刷新时，bit000=0，bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=1，bit111=0；bit000B=1，bit001B=1，bit010B=1，bit011B=1，bit100B=1，bit101B=1，bit110B=0，bit111B=1，Mask<7:0>=10111111，只保留RA15=1，RA14=1，RA13=0部分的1个存储段，其余存储段均掩蔽。第八轮刷新时，bit000=0，bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=1；bit000B=1，bit001B=1，bit010B=1，bit011B=1，bit100B=1，bit101B=1，bit110B=1，bit111B=0，Mask<7:0>=01111111，只保留RA15=1，RA14=1，RA13=1部分的1个存储段，其余存储段均掩蔽。
如图23所示，参考图7、图8和图11，对于1Gb的存储体做512Mb使用，且以2倍的刷新速率进行刷新，每次刷新4个存储段中的4根字线，需要CBR计数器801遍历1轮刷新完整个存储体。即Half Density=1， Refresh=1，1×TRFC=0，0.5×TRFC=0，0.25×TRFC=0，因此，Mask<3:0>=0000。在第一轮刷新时，Mask<7:0>=11110000，保留RA15=0的部分的4个存储段，掩蔽RA15=1部分的存储段。
如图24所示，对于1Gb的存储体做512Mb使用，且以1倍的正常刷新速率进行刷新，每次刷新2个存储段中的2根字线，需要CBR计数器801遍历2轮刷新完整个存储体。即HalfDensity=1，Refresh=1，1×TRFC=1，0.5×TRFC=0，0.25×TRFC=0。在第1轮刷新时，msk<2:0>=000，msk<0>=0，mskB<0>=1，因此，Mask<7:0>=11111010，对应保留RA15=0，RA14=0，RA13=0的存储段和RA15=0，RA14=1，RA13=0的存储段，掩蔽剩余部分的存储段。在第2轮刷新时，msk<2:0>=001，msk<0>=1，mskB<0>=0，因此，Mask<7:0>=11110101，对应保留RA15=0，RA14=0，RA13=1的存储段和RA15=0，RA14=1，RA13=1的存储段，掩蔽剩余部分的存储段。
如图25所示，Half Density=1，第三刷新速率信号1×TRFC=0，第二刷新速率信号0.5×TRFC=1，第一刷新速率信号0.25×TRFC=0，每次刷新1个存储段中的1根字线，需要CBR计数器801遍历4轮刷新完整个存储体。Refresh=1。在第一轮刷新时，bit000=1，bit001=0，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，即，msk00B=0，msk01B=1，msk10B=1，msk11B=1。如此，根据图7可知，Mask<7:0>=11111110，即保留RA15=0，RA14=0，RA13=0对应的1个存储段，掩蔽剩余存储段。在第二轮刷新时，bit000=0，bit001=1，bit010=0，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，即Mask<7:0>=11111101，即保留RA15=0，RA14=0，RA13=1对应的1个存储段，掩蔽剩余存储段。在第三轮刷新时，bit000=0，bit001=0，bit010=1，bit011=0，bit100=0，bit101=0，bit110=0，bit111=0，即Mask<7:0>=11111011，即保留RA15=0，RA14=1，RA13=0对应的1个存储段，掩蔽剩余存储段。在第四轮刷新时，bit000=0，bit001=0，bit010=0，bit011=1，bit100=0，bit101=0，bit110=0，bit111=0，即Mask<7:0>=11110111，即保留RA15=0，RA14=1，RA13=1对应的1个存储段，掩蔽剩余存储段。
如图26所示，Half Density=1，第三刷新速率信号1×TRFC=0，第二刷新速率信号0.5×TRFC=0，第一刷新速率信号0.25×TRFC=1，每次刷新1个存储段中的1根字线，需要CBR计数器801遍历8轮刷新完整个存储体，后面4轮不刷新字线。在第一轮刷新时，bit000=1，bit001=0，bit010=0，bit011=0，bit000B=0，bit001B=1，bit010B=1，bit011B=1，如此，根据图7可知，Mask<7:0>=11111110，即保留RA15=0，RA14=0，RA13=0对应的1个存储段，掩蔽剩余存储段。在第二轮刷新时，bit000=0，bit001=1，bit010=0，bit011=0，bit000B=1，bit001B=0，bit010B=1，bit011B=1。如此，Mask<7:0>=11111101，即保留RA15=0，RA14=0，RA13=1对应的1个存储段，掩蔽剩余存储段。在第三轮刷新时，bit000=0，bit001=0，bit010=1，bit011=0，bit000B=1，bit001B=1，bit010B=0，bit011B=1。如此，Mask<7:0>=11111011，即保留RA15=0，RA14=1，RA13=0对应的1个存储段，掩蔽剩余存储段。在第四轮刷新时，bit000=0，bit001=0，bit010=0，bit011=1，bit000B=1，bit001B=1，bit010B=1，bit011B=0。如此，Mask<7:0>=11110111，即保留RA15=0，RA14=1，RA13=1对应的1个存储段，掩蔽剩余存储段。
在上述实施例的基础上，本公开实施例提供了一种半导体存储装置的刷新方法。
图27是本公开一示例性实施例的半导体存储装置的刷新方法的实现流程示意图。如图27所示，本公开实施例的半导体存储装置的刷新方法的流程包括：
步骤S2701：生成刷新轮数信号，其中刷新轮数信号表示对半导体存储装置中的目标存储空间进行第i轮刷新。这里，i为大于或等于1的整数。
步骤S2702：接收并根据刷新轮数信号、刷新指令信号、刷新掩蔽指示信号生成刷新掩蔽信号，刷新掩蔽信号可以用于指示在对半导体存储装置执行每轮的刷新操作时，确定半导体存储装置的存储空间中的刷新掩蔽区域，以对刷新掩蔽区域不执行刷新操作。

Claims (16)

1.一种刷新掩蔽信号生成电路，其特征在于，包括：
刷新轮数计数器，用于生成刷新轮数信号，其中所述刷新轮数信号表示对半导体存储装置中的目标存储空间进行第i轮刷新；i为大于或等于1的整数；
刷新掩蔽信号解码器，用于接收并根据所述刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，所述刷新掩蔽信号用于指示在对所述半导体存储装置执行每轮的刷新操作时，确定所述半导体存储装置的存储空间中的刷新掩蔽区域，以对所述刷新掩蔽区域不执行刷新操作。
2.如权利要求1所述的刷新掩蔽信号生成电路，其特征在于，所述刷新轮数信号包括N位，N为大于或等于1的整数；所述刷新掩蔽信号包括M位，M为2的N次方；所述刷新掩蔽指示信号包括刷新速率信号；
所述刷新掩蔽信号解码器包括：
轮数解码器，用于将所述刷新轮数信号解码为第1至第M轮数解码信号，当处于第i轮刷新时，第i轮数解码信号取值为第一电平，其余轮数解码信号取值为第二电平，i为大于或等于1且小于或等于M的整数；
第1至第M刷新掩蔽解码电路，第i刷新掩蔽解码电路用于接收并根据所述刷新轮数信号的最低位、第i轮数反相解码信号、所述刷新指令信号和所述刷新速率信号生成M位的所述刷新掩蔽信号中的第i位。
3.如权利要求2所述的刷新掩蔽信号生成电路，其特征在于，所述第i刷新掩蔽解码电路包括：
第i位与门，用于接收并根据所述刷新指令信号和刷新目标指示信号的第i位，生成与输出信号的第i位；所述刷新目标指示信号的第i位用于指示掩蔽或不掩蔽对应的存储空间；
在i小于或等于M/2时，将所述与输出信号的第i位作为M位的所述刷新掩蔽信号中的第i位；
在i大于M/2时，所述刷新掩蔽指示信号还包括刷新容量信号，所述第i刷新掩蔽解码电路还包括：
第i位或门，用于接收并根据所述与输出信号的第i位和所述刷新容量信号，生成或输出信号的第i位作为M位的所述刷新掩蔽信号中的第i位。
4.如权利要求3所述的刷新掩蔽信号生成电路，其特征在于，所述第i刷新掩蔽解码电路还包括：
第i位刷新目标指示信号生成电路，用于获取并根据所述刷新轮数信号的最低位、所述刷新速率信号和所述第i轮数反相解码信号，生成所述刷新目标指示信号的第i位。
5.如权利要求4所述的刷新掩蔽信号生成电路，其特征在于，M=4，N=2，所述刷新速率信号包括第一刷新速率信号和第二刷新速率信号；所述第i位刷新目标指示信号生成电路包括：
第i位反相器，用于接收第i轮数解码信号，并对所述第i轮数解码信号取反，生成第i轮数反相解码信号；
第i位第一与非门，用于接收并根据所述第i轮数反相解码信号和所述第一刷新速率信号生成第一与非输出信号的第i位；
第i位第二与非门，用于接收并根据所述刷新轮数信号的最低位或其反相信号和所述第二刷新速率信号生成第二与非输出信号的第i位；
第i位第三与非门，用于接收并根据所述第一与非输出信号的第i位和所述第二与非输出信号的第i位生成所述刷新目标指示信号的第i位。
6.如权利要求5所述的刷新掩蔽信号生成电路，其特征在于，第1位第二与非门，用于接收并根据所述刷新轮数信号中的最低位和所述第二刷新速率信号生成第二与非输出信号的第1位；
第2位第二与非门，用于接收并根据所述刷新轮数信号中的最低位的反相信号和所述第二刷新速率信号生成第二与非输出信号的第2位。
7.如权利要求4所述的刷新掩蔽信号生成电路，其特征在于，M=8，N=3，所述刷新速率信号包括第一至第三刷新速率信号；所述第i位刷新目标指示信号生成电路包括：
第i位反相器，用于接收第i轮数解码信号，并对所述第i轮数解码信号取反，生成第i轮数反相解码信号；
第i位第一与非门，用于接收并根据所述第i轮数反相解码信号和第一刷新速率信号生成第一与非输出信号的第i位；
第i位第二与非门，用于接收并根据第i解码位数信号或第i-M/2解码位数信号和第二刷新速率信号生成第二与非输出信号的第i位；
第i位第三与非门，用于接收并根据所述刷新轮数信号的最低位或其反相信号和第三刷新速率信号生成第三与非输出信号的第i位；
第i位第四与非门，用于接收并根据所述第一与非输出信号的第i位、所述第二与非输出信号的第i位和所述第三与非输出信号的第i位，生成所述刷新目标指示信号的第i位。
8.如权利要求7所述的刷新掩蔽信号生成电路，其特征在于，i小于或等于M/2，所述第i位刷新目标指示信号生成电路还包括：
第i位或非门，用于接收并根据所述第i轮数反相解码信号和第i+4轮数反相解码信号生成第i解码位数信号。
9.如权利要求7所述的刷新掩蔽信号生成电路，其特征在于，在i小于或等于M/2时，第i位第二与非门，用于接收并根据第i解码位数信号和所述第二刷新速率信号生成第二与非输出信号的第i位；
在i大于M/2时，接收并根据第i-M/2解码位数信号和所述第二刷新速率信号生成第二与非输出信号的第i位。
10.如权利要求7所述的刷新掩蔽信号生成电路，其特征在于，在i为大于或等于1且小于M的奇数时，所述第i位第三与非门，用于接收并根据所述刷新轮数信号的最低位和所述第三刷新速率信号生成第三与非输出信号的第i位；
在i为大于1且小于或等于M的偶数时，所述第i位第三与非门，用于接收并根据所述刷新轮数信号中的最低位的反相信号和所述第三刷新速率信号生成第三与非输出信号的第i位。
11.如权利要求1所述的刷新掩蔽信号生成电路，其特征在于，所述半导体存储装置包括刷新计数器，用于接收并根据刷新计数信号对所述目标存储空间中的刷新行数进行计数，生成刷新地址信号，并在所述刷新地址信号指示将所述目标存储空间刷新一次时，输出刷新结束指示信号至所述刷新轮数计数器；所述刷新轮数计数器用于根据所述刷新结束指示信号生成所述刷新轮数信号。
12.如权利要求5至10中任一项所述的刷新掩蔽信号生成电路，其特征在于，当所述刷新容量信号取值为第一电平时，指示执行刷新操作的容量为存储体中的一半；当所述刷新容量信号取值为第二电平时，指示执行刷新操作的容量为所述存储体的全部；所述第一刷新速率信号为所述第二刷新速率信号的一半。
13.一种半导体存储装置，其特征在于，包括：
如权利要求1至12中任一项所述的刷新掩蔽信号生成电路。
14.如权利要求13所述的半导体存储装置，其特征在于，所述半导体存储装置的存储空间包括存储体，所述存储体采用n位行地址信号寻址所述存储体的行地址，所述存储体包括M个存储段，M为2的N次方，所述目标存储空间包括M个存储段中的一个存储段，刷新地址信号包括（n-N）位，所述刷新轮数信号包括N位，所述刷新掩蔽信号包括M位；所述半导体存储装置还包括：
刷新解码器，用于接收并根据n位行地址信号中的高N位行地址信号和所述刷新指令信号生成M位的分段刷新控制信号，所述分段刷新控制信号中的每一位均处于第一电平；
行解码器，用于接收并根据M位的所述分段刷新控制信号和M位的所述刷新掩蔽信号生成M位的高位行地址解码信号，以根据M位的所述高位行地址解码信号和（n-N）位的所述刷新地址信号对刷新区域执行刷新操作；
其中，n、M、N和（n-N）均为大于0的正整数。
15.如权利要求14所述的半导体存储装置，其特征在于，所述行解码器包括：
反相电路，用于对M位的所述刷新掩蔽信号按位取反；
与门电路，用于对按位取反后的M位的所述刷新掩蔽信号与M位的所述分段刷新控制信号按位取与，获得M位的所述高位行地址解码信号。
16.一种半导体存储装置的刷新方法，其特征在于，包括：
生成刷新轮数信号，其中所述刷新轮数信号表示对半导体存储装置中的目标存储空间进行第i轮刷新；i为大于或等于1的整数；
接收并根据所述刷新轮数信号、刷新指令信号和刷新掩蔽指示信号生成刷新掩蔽信号，所述刷新掩蔽信号用于指示在对所述半导体存储装置执行每轮的刷新操作时，确定所述半导体存储装置的存储空间中的刷新掩蔽区域，以对所述刷新掩蔽区域不执行刷新操作。
CN202310698108.1A 2023-06-13 2023-06-13 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法 Active CN116543806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310698108.1A CN116543806B (zh) 2023-06-13 2023-06-13 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310698108.1A CN116543806B (zh) 2023-06-13 2023-06-13 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Publications (2)

Publication Number Publication Date
CN116543806A true CN116543806A (zh) 2023-08-04
CN116543806B CN116543806B (zh) 2023-11-21

Family

ID=87452602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310698108.1A Active CN116543806B (zh) 2023-06-13 2023-06-13 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Country Status (1)

Country Link
CN (1) CN116543806B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084813A (en) * 1998-06-04 2000-07-04 Canon Kabushiki Kaisha Apparatus and method for controlling memory backup using main power supply and backup power supply
CN1384506A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 半导体存储装置中执行部分阵列自更新操作的系统和方法
US20040184334A1 (en) * 2003-03-18 2004-09-23 Parris Michael C. Non-contiguous masked refresh for an integrated circuit memory
US20080159041A1 (en) * 2006-12-27 2008-07-03 Fujitsu Limited Semiconductor memory and operating method of same
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件
US20130155782A1 (en) * 2011-12-19 2013-06-20 Winbond Electronics Corp. Random access memory and refresh controller thereof
US20130182522A1 (en) * 2012-01-17 2013-07-18 Young-il Lim Memory device, method of operating the same, and apparatus including the same
US20170047110A1 (en) * 2015-08-12 2017-02-16 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area
US9627026B1 (en) * 2016-04-15 2017-04-18 SK Hynix Inc. Refresh control device
US20170162253A1 (en) * 2015-03-31 2017-06-08 Micron Technology, Inc. Systems, methods, and apparatuses for performing refresh operations
CN110945589A (zh) * 2017-08-02 2020-03-31 高通股份有限公司 用于节省存储器刷新功率的部分刷新技术
US20230049195A1 (en) * 2021-08-12 2023-02-16 Samsung Electronics Co., Ltd. Operating method of host device and storage device and storage device
CN115910141A (zh) * 2021-08-16 2023-04-04 长鑫存储技术有限公司 刷新地址计数电路及方法、刷新地址读写电路、电子设备

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084813A (en) * 1998-06-04 2000-07-04 Canon Kabushiki Kaisha Apparatus and method for controlling memory backup using main power supply and backup power supply
CN1384506A (zh) * 2001-05-07 2002-12-11 三星电子株式会社 半导体存储装置中执行部分阵列自更新操作的系统和方法
US20020191466A1 (en) * 2001-05-07 2002-12-19 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
US20040184334A1 (en) * 2003-03-18 2004-09-23 Parris Michael C. Non-contiguous masked refresh for an integrated circuit memory
US20080159041A1 (en) * 2006-12-27 2008-07-03 Fujitsu Limited Semiconductor memory and operating method of same
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件
US20130155782A1 (en) * 2011-12-19 2013-06-20 Winbond Electronics Corp. Random access memory and refresh controller thereof
US20130182522A1 (en) * 2012-01-17 2013-07-18 Young-il Lim Memory device, method of operating the same, and apparatus including the same
US20170162253A1 (en) * 2015-03-31 2017-06-08 Micron Technology, Inc. Systems, methods, and apparatuses for performing refresh operations
US20170047110A1 (en) * 2015-08-12 2017-02-16 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area
US9627026B1 (en) * 2016-04-15 2017-04-18 SK Hynix Inc. Refresh control device
CN107301874A (zh) * 2016-04-15 2017-10-27 爱思开海力士有限公司 刷新控制装置
CN110945589A (zh) * 2017-08-02 2020-03-31 高通股份有限公司 用于节省存储器刷新功率的部分刷新技术
US20230049195A1 (en) * 2021-08-12 2023-02-16 Samsung Electronics Co., Ltd. Operating method of host device and storage device and storage device
CN115705871A (zh) * 2021-08-12 2023-02-17 三星电子株式会社 主机设备和存储设备的操作方法及存储设备
CN115910141A (zh) * 2021-08-16 2023-04-04 长鑫存储技术有限公司 刷新地址计数电路及方法、刷新地址读写电路、电子设备

Also Published As

Publication number Publication date
CN116543806B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US10553271B2 (en) Method and apparatus for precharge and refresh control
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US5450364A (en) Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
US6426909B1 (en) Semiconductor memory
US5671392A (en) Memory device circuit and method for concurrently addressing columns of multiple banks of multi-bank memory array
KR100805359B1 (ko) 다이내믹 메모리내의 리프레시 메커니즘
US20230395119A1 (en) Refresh address counting circuit and method, refresh address read-write circuit and electronic device
JP2004259343A (ja) 半導体記憶装置
US8638629B2 (en) Refresh control circuit, memory apparatus and refresh control method using the same
KR100642759B1 (ko) 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US7313046B2 (en) Semiconductor memory devices in which the number of memory banks to be refreshed may be changed and methods of operating the same
US6510489B2 (en) Memory interface circuit
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
CN116543806B (zh) 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法
US5999473A (en) Circuit and method for internal refresh counter
US6134168A (en) Circuit and method for internal refresh counter
JPH02260195A (ja) リフレッシュコントロール回路
JP2546161B2 (ja) ダイナミック型メモリ装置
US7218565B2 (en) Method and apparatus for independently refreshing memory capacitors
KR20170109141A (ko) 반도체장치
US9627026B1 (en) Refresh control device
JP2006099877A (ja) 同期型半導体記憶装置
US20240079041A1 (en) Integrated circuit and memory device including sampling circuit
CN117316224A (zh) 一种刷新控制电路及其方法、存储器
JP3189490B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant