CN115701762A - 显示装置和提供显示装置的方法 - Google Patents
显示装置和提供显示装置的方法 Download PDFInfo
- Publication number
- CN115701762A CN115701762A CN202210881799.4A CN202210881799A CN115701762A CN 115701762 A CN115701762 A CN 115701762A CN 202210881799 A CN202210881799 A CN 202210881799A CN 115701762 A CN115701762 A CN 115701762A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- dam
- area
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000002093 peripheral effect Effects 0.000 claims abstract description 71
- 239000010410 layer Substances 0.000 claims description 332
- 239000011241 protective layer Substances 0.000 claims description 114
- 239000011347 resin Substances 0.000 claims description 50
- 229920005989 resin Polymers 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 41
- 239000010409 thin film Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 34
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000002096 quantum dot Substances 0.000 claims description 6
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 35
- 239000011521 glass Substances 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 24
- 101150104968 NDA2 gene Proteins 0.000 description 19
- 101150049521 NDA1 gene Proteins 0.000 description 15
- 101100290413 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mcm2 gene Proteins 0.000 description 15
- 238000000926 separation method Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 101150080924 CNE1 gene Proteins 0.000 description 5
- 239000003086 colorant Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000002952 polymeric resin Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 101100123718 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pda-1 gene Proteins 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
- G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
- G02B1/14—Protective coatings, e.g. hard coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2512—Layout
- H01L2224/25175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
提供了显示装置和提供显示装置的方法。显示装置包括有效区、与有效区相邻的焊盘区、有效区与焊盘区之间的第一外围区、在有效区外部并与焊盘区一起围绕有效区和第一外围区的第二外围区、基础层、基础层上的电路层、在电路层上并与有效区对应的发光元件层、发光元件层上的覆盖层、沿有效区并在第一外围区和第二外围区中延伸的坝部以及在第二外围区中在坝部外部并在基础层上的突出部。
Description
本申请要求于2021年8月2日提交的第10-2021-0101440号韩国专利申请的优先权,该韩国专利申请的全部内容通过引用特此并入。
技术领域
在本文中本公开涉及显示装置和制造(或提供)显示装置的方法。更具体地,本公开涉及制造(或提供)显示装置的方法和通过使用该方法提供的显示装置,该方法包括在制造工艺期间提供保护层。
背景技术
可通过包括在衬底上形成包括薄膜晶体管和类似物的电路层、显示元件层和类似物的工艺来制造(或提供)显示装置。在显示装置的连续制造工艺期间保护膜或类似物用于保护显示元件层。
随着对具有各种形状的显示装置的需求增加,以及存在因加工显示装置的各种形状的限制而导致的对用保护膜来保护具有各种形状的显示装置的限制,正在研究在显示装置制造工艺期间用于有效地保护显示装置的方法。
发明内容
本公开提供了制造(或提供)显示装置的方法,该方法在制造工艺期间有效地保护具有各种形状的显示面板。
本公开也提供了用于在制造工艺期间保护显示面板的可移除保护层可轻易移除的显示装置。
本发明的实施方式提供显示装置,显示装置包括有效区、在有效区的至少一边上的焊盘区、有效区与焊盘区之间的第一外围区、在有效区外部并与焊盘区一起围绕有效区和第一外围区的第二外围区、基础层、基础层上的电路层、在电路层上以便与有效区对应的发光元件层、发光元件层上的覆盖层、沿有效区并在第一外围区和第二外围区中延伸的坝部以及在第二外围区中在坝部外部并在基础层上的突出部。
在实施方式中,电路层可包括在基础层上方的薄膜晶体管和多个绝缘层,并且发光元件层可包括彼此间隔开的多个阻挡部以及在多个阻挡部之间的发光元件。
在实施方式中,突出部可与多个绝缘层中的任何一个或者多个阻挡部在相同的层中。
在实施方式中,突出部可直接在基础层上。
在实施方式中,坝部可与多个绝缘层中的至少一个或者与多个阻挡部在相同的层中。
在实施方式中,突出部可包含聚酰亚胺。
在实施方式中,在平面上有效区可具有四边形形状,焊盘区可在有效区的一边上,并且突出部可围绕除了布置有焊盘区的边以外的有效区的外部。
在实施方式中,突出部可包括彼此间隔开的多个子突出部。
在实施方式中,在平面上有效区可具有四边形形状,并且突出部可对应于有效区的拐角部分。
在实施方式中,突出部可包括与坝部间隔开的第一部分以及在坝部与第一部分之间的第二部分。
在实施方式中,第一部分可在与坝部的延伸方向平行的第一方向上延伸,并且第二部分可在与第一方向不同的第二方向上延伸并将第一部分与坝部彼此连接。
在实施方式中,显示装置还可包括在覆盖层上并包括量子点的光控制层。
本发明的实施方式提供了提供(或制造)显示装置的方法,该方法包括:在玻璃衬底上形成多个显示面板;在显示面板中的每个上提供保护层树脂;从提供的保护层树脂上方提供紫外光以形成保护层;从玻璃衬底下方提供激光以将显示面板从玻璃衬底分离;移除保护层;以及将光控制层提供到移除了保护层的显示面板中的每个。
在实施方式中,形成显示面板可包括:提供包括有效区、在有效区的至少一边上的焊盘区、有效区与焊盘区之间的第一外围区以及在有效区外部并与焊盘区一起围绕有效区和第一外围区的第二外围区的基础层;在基础层上形成包括薄膜晶体管和多个绝缘层的电路层;在基础层上方形成围绕有效区并与第一外围区和第二外围区对应的坝部;在第二外围区中在坝部外部并在基础层上形成突出部;在电路层上形成发光元件层;以及在发光元件层上形成覆盖层。
在实施方式中,提供保护层树脂可包括:提供保护层树脂以使得提供的保护层树脂的边缘在突出部的上表面上。
在实施方式中,保护层树脂可包含丙烯酸树脂。
在实施方式中,紫外光可具有约365纳米(nm)至约395nm的中心波长。
在实施方式中,形成保护层可包括:对提供的保护层树脂进行第一次固化以临时固化保护层树脂;以及对临时固化的保护层树脂进行第二次固化以最终固化保护层树脂。
在实施方式中,移除保护层可包括:在突出部的上表面与保护层之间插入分离装置以移除保护层。
在实施方式中,该方法可包括:在从玻璃衬底分离显示面板和移除保护层之间,切割显示面板中的每个。
附图说明
附图被包括以提供对本发明的进一步理解,并且附图被并入并构成本说明书的一部分。附图示出了本发明的实施方式,并且与描述一起用于解释本发明的原理。在附图中:
图1是电子装置的实施方式的透视图;
图2是显示装置的实施方式的透视图;
图3是显示装置的像素的实施方式的等效电路图;
图4A是示出显示装置的一部分的实施方式的平面视图;
图4B是示出显示装置的一部分的实施方式的剖视图;
图5是示出显示面板的实施方式的平面视图;
图6是示出显示面板的一部分的实施方式的平面视图;
图7是示出显示面板的一部分的实施方式的剖视图;
图8是示出显示面板的一部分的实施方式的剖视图;
图9A是示出显示面板的实施方式的平面视图;
图9B是示出显示面板的实施方式的平面视图;
图9C是示出显示面板的实施方式的平面视图;
图9D是示出显示面板的一部分的实施方式的平面视图;
图10A是示出提供显示装置的方法的实施方式的流程图;
图10B是示出提供显示装置的方法的工艺的实施方式的流程图;
图10C是示出提供显示装置的方法的工艺的实施方式的流程图;
图11示意性地示出了提供显示装置的方法的工艺的实施方式;
图12示意性地示出了提供显示装置的方法的工艺的实施方式;
图13示意性地示出了提供显示装置的方法的工艺的实施方式;
图14示意性地示出了提供显示装置的方法的工艺的实施方式;
图15示意性地示出了提供显示装置的方法的工艺的实施方式;以及
图16示意性地示出了提供显示装置的方法的工艺的实施方式。
具体实施方式
在本发明中,能进行各种修改,能使用各种形式,并且实施方式将在附图中示出并且在正文中详细描述。然而,这不旨在将本发明限制为公开的特定形式,并且将理解,落入本发明的精神和技术范围中的所有改变、等同物或替代物应被包括。
在本说明书中,将理解,当元件(或者区、层、部件等)被称为与另一元件相关(诸如在另一元件“上”、“连接到”或“联接到”另一元件)时,该元件能直接在另一元件上、直接连接到或联接到另一元件,或者可存在居间元件。
相反,在本申请中,与另一元件相关(诸如“直接布置”)可意味着不存在添加在诸如层、膜、区或板的部件与诸如层、膜、区或板的另一部件之间的层、膜、区、板或类似物。例如,“直接布置”可意味着在两个层或两个构件之间未布置有诸如粘合构件的附加构件。例如,“直接布置”可意味着两个元件在它们之间形成界面。
在整个说明书中,类似的附图标记是指类似的元件。另外,在附图中,为了技术内容的有效描述,元件的厚度、比例和尺寸被夸大。
本文中所使用的术语仅出于描述特定实施方式的目的,并且不旨在进行限制。除非上下文另有清楚指示,否则如本文中所使用的“一(a)”、“一(an)”、“该(the)”和“至少一个(at least one)”不象征数量的限制,并且旨在包括单数和复数两者。例如,除非上下文另有清楚指示,否则“元件”具有与“至少一个元件”相同的含义。“至少一个(at leastone)”将不被解释为限制“一(a)”或者“一(an)”。“或者(or)”意味着“和/或(and/or)”。如本文中所使用的,术语“和/或”包括相关联的配置能限定的任何和所有组合。
将理解,虽然在本文中可使用术语第一、第二等来描述各种元件,但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如,在不背离本发明的范围的情况下,第一元件能被称作第二元件。相似地,第二元件也可被称为第一元件。
除非另有说明,否则单数形式的术语包括复数形式。如本文中所使用的,附图标记可指示单一元件或多个元件。例如,在绘出图内标记单数形式的元件的附图标记可在说明书的正文内用于引用多个单一元件。
另外,为了描述的便利,在本文中使用诸如“下方”、“下”、“上方”、“上”和类似词的术语来描述如图中示出的一个元件与另一元件的关系。以上术语为相对概念并且基于附图中指示的方向来描述。在本说明书中,“布置在......上”可意味着不仅布置在任何一个构件的上部分上,而且布置在其下部分上。
将理解,当术语“包括(include)”和/或“具有(have)”在本说明书中使用时,说明所陈述的特征、整数、步骤、操作、元件、组件和/或其集群的存在,但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其集群的存在或添加。
考虑到有关测量和与特定数量的测量相关联的误差(即,测量系统的限制),如本文中所使用的“约(about)”或者“近似(approximately)”包括所陈述的值并且意味着在如由本领域普通技术人员确定的针对特定值的可接受偏差范围内。例如,“约(about)”能意味着在一个或者多个标准偏差内,或者在所陈述的值的±30%、20%、10%或5%内。
除非另有限定,否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本发明所属的领域的普通技术人员通常理解的相同的含义。还将理解,除非在本文中明确地如此限定,否则术语,诸如常用词典中限定的那些,应被解释为具有与它们在相关领域的上下文中的含义一致的含义,并且将不以理想化或者过于正式的意义来解释。
在下文中,将参照附图对显示装置DD和制造(或提供)显示装置DD的方法的实施方式进行描述。
图1是示出电子装置ED的实施方式的透视图。电子装置ED可根据电信号来激活或操作。
图1示例性地示出了电子装置ED为电视机。然而,电子装置ED不仅可用作诸如监视器或户外广告板的大型电子装置,而且可用作诸如个人计算机、笔记本计算机、个人数码终端机、汽车导航单元、游戏机、智能电话、平板和相机的中小型电子装置。另外,以上列出的电子装置仅作为实例来呈现,并且在不背离本发明的概念的情况下,电子装置ED可在其它电子装置中采用。
电子装置ED可包括显示装置DD和壳体HAU。壳体HAU可接收和/或容纳显示装置DD。壳体HAU可布置成覆盖显示装置DD的外表面以使得显示装置DD的上表面(即,显示表面IS)暴露于电子装置ED的外部。壳体HAU可在显示装置DD的侧表面和下表面处覆盖外表面并且暴露显示装置DD的上表面的整体。然而,实施方式不限于此,并且壳体HAU可覆盖显示装置DD的上表面的一部分以及显示装置DD的侧表面和下表面。
图1和下面的附图示出了彼此交叉的第一方向轴DR1、第二方向轴DR2和第三方向轴DR3。本文中描述的第一方向轴DR1、第二方向轴DR2和第三方向轴DR3为相对概念,并且因此可转换为其它方向。另外,由第一方向轴DR1、第二方向轴DR2和第三方向轴DR3指示的方向可描述为第一方向至第三方向,并且可对这些方向使用相同的附图标记。在本说明书中,第一方向轴DR1和第二方向轴DR2可彼此交叉以便彼此垂直,并且第三方向轴DR3可为与由彼此交叉的第一方向轴DR1和第二方向轴DR2限定的平面正交的方向。
在本说明书中,电子装置ED或显示装置DD的厚度方向可与为与由第一方向轴DR1和第二方向轴DR2限定的平面正交的方向的第三方向轴DR3平行。在本说明书中,构成显示装置DD的构件的前表面(或上表面)和后表面(或下表面)可基于第三方向轴DR3来限定。
图1示出了电子装置ED的显示表面IS与由第一方向轴DR1和与第一方向轴DR1交叉的第二方向轴DR2限定的表面平行。然而,这仅为实例,并且在实施方式中,电子装置ED的显示表面IS可具有弯曲形状。
显示装置DD可包括有效区DA和与有效区DA相邻的外围区NDA。有效区DA对应于显示图像IM的一部分。有效区DA可被称为显示区。在不限于此的情况下,外围区NDA可以不显示图像IM并且可被称为非显示区。电子装置ED和/或显示装置DD的各种组件和层可具有与上述的那些对应的有效区DA和外围区NDA。
在实施方式中,在平面上(例如,在沿第三方向的平面视图中)有效区DA可具有四边形形状。外围区NDA可与有效区DA相邻以便围绕有效区DA。然而,本发明不限于此,并且有效区DA的形状和外围区NDA的形状可被相对设计。在实施方式中,例如,当在平面上观察时,有效区DA可具有圆形形状、椭圆形形状、至少部分地具有弯曲部分的形状或者多边形形状。
在实施方式中,有效区DA可包括或平行于由第一方向轴DR1和第二方向轴DR2限定的平面。与图1和类似图中示出的不同,有效区DA还可包括从由第一方向轴DR1和第二方向轴DR2限定的平面在至少一个方向上弯折的弯曲表面。
外围区NDA可具有与有效区DA的形状对应的形状(例如,平面形状)、或者围绕有效区DA并与电子装置ED的形状对应的形状。也就是说,根据实施方式的显示装置DD不限于图1和类似图中示出的形状,并且可具有各种形状。
图2是显示装置DD的实施方式的透视图。显示装置DD可包括显示面板DP和光控制面板OP。
在实施方式中,显示面板DP可为包括超小型发光元件的超小型发光元件显示面板DP。在实施方式中,例如,显示面板DP可为微型发光二极管(“LED”)显示面板DP。然而,本发明不限于此,并且在实施方式中,显示面板DP可包括自发光型发光元件,例如,有机电致发光元件。
显示面板DP可包括提供为多个的像素PX,包括多个像素PX。像素PX中的每个可包括发光元件LD(例如,参见图3)和与发光元件LD电连接的像素电路PXC(例如,参见图3)。像素电路PXC可包括多个晶体管。
像素PX可沿显示面板DP的平面排列。像素PX中的每个可显示原色中的一种或混色中的一种。原色可包括红色、绿色和蓝色,并且混合色可包括诸如黄色、青色、品红色和白色的各种颜色。然而,由像素PX显示的颜色不限于此。
布置在显示面板DP上的光控制面板OP可包括光控制层CCL(参见图4B)。另外,显示面板DP与光控制面板OP之间还可布置有填充层(未示出)。填充层可将显示面板DP连接到光控制面板OP。另外,填充层可用作显示面板DP与光控制面板OP之间的缓冲件。
图3是像素PX的实施方式的等效电路图。图3是图2中示出的多个像素PX之中的一个像素PX的等效电路图。
参照图3,像素PX可连接到多个信号线。图3中示出的实施方式示例性地示出了信号线之中的扫描线SL、数据线DL、第一电力线PL1和第二电力线PL2。然而,这仅作为实例来示出,并且像素PX可附加地连接到各种信号线,然而本发明不限于此。
像素PX可包括发光元件LD、第一电极E1、第二电极E2和像素电路PXC。像素电路PXC可包括第一薄膜晶体管TR1、电容器CAP和第二薄膜晶体管TR2。这仅作为实例来示出,并且包括在像素电路PXC中的薄膜晶体管和电容器的数量不限于图3中示出的数量。在实施方式中,例如,像素电路PXC可包括七个薄膜晶体管和一个电容器。
第一薄膜晶体管TR1可为控制像素PX的开-关操作的开关晶体管。第一薄膜晶体管TR1可响应于通过扫描线SL传输的扫描信号而传输或阻挡通过数据线DL传输的数据信号。
电容器CAP连接到第一薄膜晶体管TR1和第一电力线PL1。电容器CAP存储与从第一薄膜晶体管TR1传输的数据信号和施加到第一电力线PL1的第一电力电压ELVDD之间的差对应的电荷量。
第二薄膜晶体管TR2连接到第一薄膜晶体管TR1、电容器CAP和发光元件LD。第二薄膜晶体管TR2响应于存储在电容器CAP中的电荷量来控制流过发光元件LD的驱动电流(例如,电流)。第二薄膜晶体管TR2的导通时间可根据存储在电容器CAP中的电荷量来确定。
第一薄膜晶体管TR1和第二薄膜晶体管TR2可为n型薄膜晶体管或p型薄膜晶体管。另外,在另一实施方式中,第一薄膜晶体管TR1和第二薄膜晶体管TR2中的至少一个可为n型薄膜晶体管,并且在第一薄膜晶体管TR1和第二薄膜晶体管TR2中的一个为n型薄膜晶体管的情况下另一个可为p型薄膜晶体管。
发光元件LD连接到第二薄膜晶体管TR2和第二电力线PL2。在实施方式中,例如,发光元件LD可连接到与第二薄膜晶体管TR2电连接的第一电极E1和与第二电力线PL2连接的第二电极E2。第一电极E1电连接到像素电路PXC,并且第二电极E2可通过第二电力线PL2接收电力电压(例如,第二电力电压ELVSS)。
发光元件LD以与通过第二薄膜晶体管TR2传输的信号和通过第二电力线PL2接收的第二电力电压ELVSS之间的差对应的电压来发射光。
发光元件LD可为超小型LED元件。超小型LED元件可为具有在几纳米与几百微米之间的长度的LED元件。然而,超小型LED元件的长度仅作为实例来描述,并且超小型LED元件的长度不限于以上数值范围。
图3示例性地示出了发光元件LD中的一个连接在第二薄膜晶体管TR2与第二电力线PL2之间,但可提供多个发光元件LD。多个发光元件LD可彼此并联连接。
图4A是显示装置DD的实施方式的放大平面视图。图4B是显示装置DD的放大剖视图。为了描述的便利,图4B示出了显示装置DD的包括与一个像素对应的像素区PXA的一部分,并且省略一些组件而未示出。图4B可为与图4A中的线I-I'对应的部分的剖视图。
参照图4A和图4B,显示装置DD可包括显示面板DP和面对显示面板DP以便布置在显示面板DP上的光控制面板OP。显示面板DP可包括基础层BS、布置在基础层BS上的电路层DP-CL、布置在电路层DP-CL上的发光元件层DP-ED和布置在发光元件层DP-ED上的覆盖层CPL。也就是说,显示面板DP从基础层BS起顺序地包括电路层DP-CL、与电路层DP-CL连接的发光元件层DP-ED以及覆盖层CPL。
在显示面板DP中,基础层BS可为提供基础表面的构件,在该基础表面上布置有发光元件层DP-ED。基础层BS可为包括塑料衬底、绝缘膜或多个绝缘层的堆叠结构。基础层BS可具有多层结构。在实施方式中,例如,基础层BS可具有聚合物树脂层、阻挡层和聚合物树脂层的三层结构。特别地,聚合物树脂层可包含聚酰亚胺类树脂。另外,基础层BS可为由聚酰亚胺形成(或包括聚酰亚胺)的作为单层的支承层。
电路层DP-CL可布置在基础层BS上。电路层DP-CL可包括绝缘层、半导体图案、导电图案、信号线和类似物。绝缘层、半导体层和导电层可通过涂覆、沉积或类似方式形成在基础层BS上,并且然后绝缘层、半导体层和导电层可通过多个光刻工艺来选择性地图案化。此后,可形成包括在电路层DP-CL中的半导体图案、导电图案和信号线。
电路层DP-CL可包括布置在基础层BS上方的薄膜晶体管和多个绝缘层。此外,电路层DP-CL可包括形成为穿过多个绝缘层的多个连接电极部。
基础层BS上可布置有下屏蔽图案BML。虽然未示出,但基础层BS与下屏蔽图案BML之间还可布置有缓冲层。下屏蔽图案BML可与第二薄膜晶体管TR2重叠(或与第二薄膜晶体管TR2对应)。通过与第二半导体图案SP重叠,下屏蔽图案BML可用作防止(或减小)第二半导体图案SP的电特性劣化的保护层。
基础层BS上可布置有缓冲层BFL。缓冲层BFL可覆盖下屏蔽图案BML。第一薄膜晶体管TR1(参见图3)和第二薄膜晶体管TR2可布置在缓冲层BFL上。虽然在图4B的剖视图中仅示出了包括在电路层DP-CL中的第二薄膜晶体管TR2,但电路层DP-CL可包括包含第一控制电极、第一输入电极、第一输出电极和第一半导体图案的第一薄膜晶体管TR1(参见图3)。另外,稍后给出的第二薄膜晶体管TR2的配置的描述可同样应用于第一薄膜晶体管TR1的第一控制电极、第一输入电极、第一输出电极和第一半导体图案的堆叠位置。
第二薄膜晶体管TR2可包括第二控制电极CE、第二输入电极IE、第二输出电极OE和第二半导体图案SP。第二半导体图案SP可布置在缓冲层BFL上。缓冲层BFL可将改性的表面提供到第二半导体图案SP。在这种情况下,与直接形成在基础层BS上以与基础层BS形成界面时相比,与缓冲层BFL形成界面的第二半导体图案SP可具有对缓冲层BFL的更高的粘合性。替代性地,缓冲层BFL可为保护第二半导体图案SP或类似物的下表面的阻挡层。在这种情况下,缓冲层BFL可阻挡基础层BS或可能通过基础层BS引入的污染物、湿气或类似物渗入到第二半导体图案SP和类似物中。
缓冲层BFL上可布置有第一绝缘层10以便覆盖第二半导体图案SP。第一绝缘层10可包含(或包括)无机材料。第一绝缘层10可包含例如氮化硅、氮氧化硅、氧化硅、氧化钛、氧化铝或类似物,但本发明不限于此。
第二控制电极CE可布置在第一绝缘层10上。第一绝缘层10上可布置有第二绝缘层20以便覆盖第二控制电极CE。第二绝缘层20可包含无机材料。
第二绝缘层20上可布置有第三绝缘层30。第二输入电极IE和第二输出电极OE可布置在第三绝缘层30上。第二输入电极IE和第二输出电极OE可通过穿过第一绝缘层10、第二绝缘层20和第三绝缘层30的通孔连接到第二半导体图案SP。在第三绝缘层30上可布置有信号线(例如,扫描线或数据线)中的每个的至少一部分以及第二输入电极IE和第二输出电极OE。
第二输入电极IE和下屏蔽图案BML可通过多个连接电极部之中的布置在穿过缓冲层BFL和第一绝缘层10、第二绝缘层20和第三绝缘层30中的每个的通孔中的第一连接电极部CNEa来彼此电连接。
第三绝缘层30上可布置有第四绝缘层40以便覆盖第二输入电极IE和第二输出电极OE。第四绝缘层40可为单层或多层,并且第四绝缘层40可包含有机材料和/或无机材料。
第四绝缘层40上可布置有第二连接电极部CNEb和第三连接电极部CNEc。在第四绝缘层40上可布置有信号线(例如,扫描线或数据线)中的每个的至少另一部分以及第二连接电极部CNEb和第三连接电极部CNEc。第二连接电极部CNEb和第三连接电极部CNEc可穿过第四绝缘层40以便连接到第二输入电极IE和第二输出电极OE。
第四绝缘层40上可布置有第五绝缘层50以便覆盖第二连接电极部CNEb和第三连接电极部CNEc。第五绝缘层50可包含有机材料和/或无机材料。
第五绝缘层50上可布置有第六绝缘层60。第六绝缘层60可包含有机材料。在实施方式中,例如,第六绝缘层60可由聚酰亚胺形成。第六绝缘层60可覆盖布置在第六绝缘层60下方的像素电路PXC(参照图3)并且至少部分地提供平坦表面。在实施方式中,例如,第六绝缘层60可提供发光元件层DP-ED提供在其上的平坦表面。
第六绝缘层60上可布置有多个阻挡部WAL1和WAL2。在实施方式中,例如,第六绝缘层60上可布置有沿基础层BS在一方向上彼此间隔开的第一阻挡部WAL1和第二阻挡部WAL2。第一阻挡部WAL1和第二阻挡部WAL2可沿第一方向轴DR1彼此间隔开。第一阻挡部WAL1和第二阻挡部WAL2中的每个可包含有机材料。在实施方式中,例如,多个阻挡部WAL1和WAL2可由聚酰亚胺形成。
第一电极E1可覆盖第一阻挡部WAL1,并且第二电极E2可覆盖第二阻挡部WAL2。也就是说,第一阻挡部WAL1可布置在第一电极E1与第六绝缘层60之间,并且第二阻挡部WAL2可布置在第二电极E2与第六绝缘层60之间。
可提供穿过第五绝缘层50、第六绝缘层60和第一阻挡部WAL1的第一通孔,并且第一电极E1可通过第一通孔电连接到第三连接电极部CNEc。另外,第二电极E2可通过穿过第五绝缘层50、第六绝缘层60和第二阻挡部WAL2的第二通孔电连接到电路层DP-CL。虽然未示出,但第二电极E2可电连接到第二电力线PL2(参照图3)。即,第二电力电压ELVSS(参照图3)可提供到第二电极E2。
第一电极E1和第二电极E2中的每个可具有堆叠有一个电极层或多个电极层的堆叠结构。在实施方式中,例如,第一电极E1和第二电极E2可分别包括反射电极和覆盖电极。第一电极E1和第二电极E2中的每个可具有顺序地堆叠有氧化铟锡(ITO)、银(Ag)和氧化铟锡(ITO)的结构。另外,第一电极E1和第二电极E2可包括氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌镓(IZGO)和其混合物/化合物中的至少任何一种。
在平面上(例如,沿第一方向轴DR1和/或第二方向轴DR2),第一电极E1与第二电极E2之间可布置有第七绝缘层70。第七绝缘层70可包含无机材料。第七绝缘层70可布置在第六绝缘层60的在第一电极E1与第二电极E2之间的位置处暴露于多个阻挡部WAL1和WAL2的外部的暴露部分上。第七绝缘层70可布置成与分别布置在阻挡部WAL1和WAL2上的第一电极E1和第二电极E2部分地重叠。
第七绝缘层70上布置有发光元件LD。发光元件LD可沿第六绝缘层60在一方向上布置在第一电极E1与第二电极E2之间。发光元件LD可电连接到第一电极E1和第二电极E2。
发光元件LD可包括n型半导体层、p型半导体层和布置在n型半导体层与p型半导体层之间的有源层。发光元件LD可具有各种形状,诸如圆柱形状或多角柱形状。在发光元件LD中,n型半导体层可连接到第一电极E1和第二电极E2中的任何一个,并且p型半导体层可连接到第一电极E1和第二电极E2中的另一个。有源层可由单量子阱结构、多量子阱结构、量子线结构和量子点结构中的至少一种形成。有源层可为通过n型半导体层注入的电子与通过p型半导体层注入的空穴复合的区。
参照图4A,在显示装置DD的一个或多个实施方式中,第一电极E1和第二电极E2中的每个可沿第二方向轴DR2延伸,并且第一电极E1和第二电极E2可沿第一方向轴DR1彼此间隔开。图4A仅作为实例来示出,并且本发明不限于此。第一电极E1和第二电极E2仅需要彼此间隔开,并且可修改成各种结构。图4A示例性地示出了两个第一电极E1相对于介入在两个第一电极E1之间并沿第二方向轴DR2延伸的单个的第二电极E2来提供的结构。
在平面上,发光元件LD可布置在第一电极E1与第二电极E2之间,并且发光元件LD可不与第一电极E1和第二电极E2重叠(例如,可与第一电极E1和第二电极E2间隔开)。可提供多个发光元件LD,并且多个发光元件LD可彼此并联连接。发光元件LD可通过第一连接电极CNE1电连接到第一电极E1并且通过第二连接电极CNE2电连接到第二电极E2。
再次参照图4B,发光元件LD上可布置有第八绝缘层80(或绝缘图案)。第八绝缘层80可覆盖发光元件LD的上表面的至少一部分。第一连接电极CNE1上可布置有第九绝缘层90。
第二连接电极CNE2可布置在发光元件LD和第二电极E2上。第二连接电极CNE2可与第一连接电极CNE1间隔开,而第九绝缘层90介入在第二连接电极CNE2与第一连接电极CNE1之间。也就是说,由于第九绝缘层90,第一连接电极CNE1和第二连接电极CNE2可不彼此直接接触。
第二连接电极CNE2可布置在第七绝缘层70和第二阻挡部WAL2上。另外,在实施方式中,显示面板DP还可包括布置在第二阻挡部WAL2上的坝BK。坝BK可用作防止从相邻的像素发射的颜色光彼此混合的分开膜。在实施方式中,可省略坝BK。
在实施方式中,第二连接电极CNE2可提供为与第七绝缘层70、第二阻挡部WAL2和布置在第二阻挡部WAL2上方的坝BK重叠。然而,本发明不限于此。
第一连接电极CNE1和第二连接电极CNE2可包含导电材料。在实施方式中,例如,导电材料可包括氧化铟锌(IZO)、氧化铟锡(ITO)、氧化铟镓(IGO)、氧化铟锌镓(IZGO)和其混合物/化合物中的至少一种。然而,本发明不限于此。在实施方式中,例如,导电材料可为金属材料,并且金属材料可包括例如钼、银、钛、铜、铝或其合金。
覆盖层CPL可布置在第二连接电极CNE2和第九绝缘层90上。覆盖层CPL可用作用于保护发光元件LD、第一电极E1、第二电极E2、第一连接电极CNE1和第二连接电极CNE2的封装层。覆盖层CPL可填充显示面板DP与光控制面板OP之间的空间并且将显示面板DP与光控制面板OP彼此联接。覆盖层CPL可为有机层并且由聚合物树脂形成。
光控制面板OP可包括基础衬底BL和光控制层CCL。光控制层CCL可包括光转换器。光转换器可为量子点、磷光体或类似物。光转换器可转换接收的光的波长并且发射转换的光。在实施方式中,光控制层CCL可包含量子点或磷光体。
光控制层CCL可包括多个光控制元件。另外,光控制层CCL可包括彼此间隔开的光控制元件和布置在彼此间隔开的光控制元件之间的分隔图案。
包括在光控制层CCL中的光转换器可吸收从发光元件LD提供的第一光,转换第一光的波长,并且发射具有与第一光的颜色不同颜色的第二光(例如,将作为接收的光的第一光进行颜色转换)。在实施方式中,例如,光转换器可为量子点。第一光可为蓝色光,并且第二光可为绿色光或红色光。然而,这为示例性的,并且本发明不限于此。另外,在另一实施方式中,光控制层CCL可用滤色器替换,或者除了光控制层CCL之外,光控制面板OP还可包括滤色器。滤色器可通过吸收具有一波长的光来产生颜色。另外,与示出的不同,在显示装置DD中可省略光控制层CCL。在这种情况下,发光元件LD可在像素区PXA中分别发射蓝色光、绿色光或红色光。像素区PXA可为光从像素PX发射的发射区域(例如,发光区域)。
在实施方式中,光控制面板OP可包括面对显示面板DP的基础衬底BL,而光控制层CCL在显示面板DP与基础衬底BL之间。基础衬底BL可为提供基础表面的构件,而在该基础表面上布置有光控制层CCL或类似物。基础衬底BL可为玻璃衬底、金属衬底、塑料衬底或类似物。然而,本发明不限于此,并且基础衬底BL可为无机层、有机层或复合材料层。另外,与示出的不同,在实施方式中,可省略基础衬底BL。
图5是示出包括在显示装置DD中的显示面板DP的实施方式的平面视图。图6是示出显示面板DP的一部分的实施方式的平面视图。图6是示出图5的区AA'的放大平面视图。
参照图5和图6,显示面板DP可包括有效区DA、外围区NDA1和NDA2以及焊盘区PDA。有效区DA可为显示图像IM(参见图1)的显示区。外围区NDA1和NDA2可为与有效区DA相邻(诸如围绕有效区DA)的区。
焊盘区PDA可布置在有效区DA的至少一侧处。在焊盘区PDA中,与数据驱动器、扫描驱动器、信号控制器和类似物连接的焊盘部分(例如,图9B中的焊盘PD)以及与这样的驱动器和控制器各种连接的连接线(例如,图9B中的线WL)可布置成用于控制显示面板DP的操作。
参照图5,在显示面板DP中,焊盘区PDA可布置在有效区DA的仅一侧处。然而,本发明不限于此,并且在实施方式中,焊盘区PDA可附加地布置在与有效区DA相邻的另一部分中。另外,显示面板DP可包括布置在有效区DA与焊盘区PDA之间的第一外围区NDA1以及布置在有效区DA外部并与焊盘区PDA一起围绕有效区DA和第一外围区NDA1的第二外围区NDA2。在本说明书中,第二外围区NDA2可是指外围区NDA(例如,参见图2)的除布置在焊盘区PDA与有效区DA之间的第一外围区NDA1以外的剩余部分。在实施方式中,第二外围区NDA2可是指外围区NDA的除第一外围区NDA1和焊盘区PDA以外的剩余部分。也就是说,在不限于此的情况下,焊盘区PDA可为整个外围区NDA的一部分。
显示面板DP可包括布置在第一外围区NDA1和第二外围区NDA2中的坝部DM1和DM2(即,第一坝部DM1和第二坝部DM2)以便沿有效区DA的边界延伸(诸如围绕有效区DA的外部)。坝部DM1和DM2可用于控制显示面板DP的覆盖层CPL(参见图4B)的流动。坝部DM1和DM2可用作防止用于形成覆盖层CPL(参见图4B)的聚合物树脂在远离有效区DA的方向上向显示面板DP的外边缘流动的阻挡层。
坝部DM1和DM2可在与参照图4B描述的形成电路层DP-CL(参见图4B)的一部分或发光元件层DP-ED的一部分的工艺相同的工艺中形成。在实施方式中,例如,坝部DM1和DM2可在与形成第六绝缘层60(参见图4B)的工艺相同的工艺中或在与形成阻挡部WAL1和WAL2(参见图4B)的工艺相同的工艺中形成。在不限于此的情况下,如本文中所使用的,在相同工艺中提供的元件可为相同材料层的各个图案、可在彼此相同的层上、可在彼此相同的层中等。
另外,当坝部DM1和DM2具有堆叠有两层或更多层的结构时,坝部DM1和DM2可提供为堆叠有在与形成第六绝缘层60(参见图4B)的工艺相同的工艺中形成的层和在与形成阻挡部WAL1和WAL2(参见图4B)的工艺相同的工艺中形成的层的形式。坝部DM1和DM2可具有单个有机层的结构、多个有机层的堆叠结构或者有机层与无机层的堆叠结构。在实施方式中,例如,坝部DM1和DM2可用聚酰亚胺形成。
参照图5中的实施方式,显示面板DP示出为包括围绕有效区DA的第一坝部DM1(例如,第一坝)和布置在第一坝部DM1外部(例如,比第一坝部DM1更靠近显示面板DP的外边缘或者更远离有效区DA)的第二坝部DM2(例如,第二坝)。然而,本发明不限于此,并且显示面板DP可仅包括布置在外围区NDA1和NDA2中的一个坝部,或者三个或更多个坝部。当包括多个坝部时,坝部的高度可彼此相同或不同。
在实施方式中,显示面板DP可包括布置在坝部DM1和DM2外部的突出部BMP(例如,突出图案或突出构件)。突出部BMP可布置在第二外围区NDA2中。也就是说,突出部BMP可仅布置在第二外围区NDA2中,而排除了与焊盘区PDA相邻的第一外围区NDA1。突出部BMP可布置成与显示装置DD的边缘DD-ED(例如,外边缘)相邻。
参照图5,在实施方式中,在平面上有效区DA可具有四边形形状,焊盘区PDA可布置在有效区DA的一侧处,并且突出部BMP可布置成围绕有效区DA的排除了有效区DA的布置有焊盘区PDA的一侧的外部。也就是说,突出部BMP可布置在于有效区DA外部布置的第二外围区NDA2中,并且可布置成围绕具有四边形形状的有效区DA的三个边。
参照图5和图6,在实施方式中,突出部BMP可包括围绕有效区DA的外部的第一部分BMP-M以及布置在第一部分BMP-M与坝部DM1和DM2之间并比第一部分BMP-M更靠近有效区DA的第二部分BMP-S。第一部分BMP-M可在与坝部DM1和DM2的延伸方向平行的方向上延伸。第一部分BMP-M可为布置在坝部DM1和DM2外部并沿坝部DM1和DM2的排除了与焊盘区PDA相邻的部分的外部连续地提供的部分。第二部分BMP-S可为从第一部分BMP-M以分支形式延伸的部分,并且连接到坝部DM2或与坝部DM2相遇。多个第二部分BMP-S中的每个可从第一部分BMP-M延伸,并且第二部分BMP-S可沿坝部DM1和DM2的延伸方向彼此间隔开。
图7和图8中的每个是示出显示面板DP的一部分的实施方式的放大剖视图。图7是与图6的线II-II'对应的剖视图,并且图8是与图6的线III-III'对应的剖视图。
参照图7和图8,突出部BMP可在第二外围区NDA2中布置在坝部DM1和DM2外部。突出部BMP可布置成与显示装置DD的边缘DD-ED相邻。突出部BMP可布置在基础层BS上。突出部BMP可直接布置在基础层BS上。突出部BMP可用聚酰亚胺形成。
突出部BMP可在与电路层DP-CL的第六绝缘层60的工艺相同的工艺中形成。另外,突出部BMP可在与发光元件层DP-ED的阻挡部WAL1和WAL2的工艺相同的工艺中形成。另外,与示出的不同,突出部BMP可具有堆叠有两层或更多层的结构。在实施方式中,例如,突出部BMP可包括在与第六绝缘层60的工艺相同的工艺中形成的下层以及在与阻挡部WAL1和WAL2的工艺相同的工艺中形成的上层。
突出部BMP可使在制造(或提供)显示装置DD的方法中提供的保护层PT(参见图15)轻易分离,并且稍后将描述保护层PT(参见图15)。当分离装置插入到突出部BMP的上表面与保护层PT(参见图15)之间时,可分离保护层PT(参见图15)而不损坏显示面板DP。
当提供覆盖层CPL时,坝部DM1和DM2可防止用于形成覆盖层CPL的材料向显示装置DD的边缘DD-ED流动。在图7和图8中示出的实施方式中,覆盖层CPL的最远离有效区DA的外边缘示出为定位在第一坝部DM1上,但本发明不限于此。在实施方式中,例如,覆盖层CPL的外(或远端)边缘可定位在第一坝部DM1内部,即,比第一坝部DM1更靠近有效区DA。另外,覆盖层CPL的外边缘可定位在第一坝部DM1外部,即,在朝向显示装置DD的边缘DD-ED的方向上经过第一坝部DM1并且与第二坝部DM2相邻。
坝部DM1和DM2可在电路层DP-CL的制造工艺中形成。在实施方式中,例如,坝部DM1和DM2可布置在第五绝缘层50上。在实施方式中,坝部DM1和DM2可在与提供第六绝缘层60的工艺相同的工艺中提供,并且作为有机绝缘层的第六绝缘层60提供了平坦表面,而在该平坦表面上提供有发光元件层DP-ED。在实施方式中,可省略布置在坝部DM1和DM2下方的第一绝缘层10至第五绝缘层50中的一个或多个。
图7示出了突出部BMP的没有具有相对于第一部分BMP-M的分支形状的第二部分BMP-S的一部分,并且图8示出了突出部BMP的包括具有分支形状的第二部分BMP-S的一部分。
突出部BMP的第一部分BMP-M可与坝部DM1和DM2间隔开。突出部BMP的第一部分BMP-M可提供为在坝部DM1和DM2外部在与坝部DM1和DM2的延伸方向(第一方向或第二方向)平行的延伸方向上延伸。
突出部BMP的第二部分BMP-S可布置在第一部分BMP-M与坝部DM1和DM2之间。突出部BMP的第二部分BMP-S可从第一部分BMP-M延伸并且连接到坝部DM2,以便与相应的坝部相遇或与相应的坝部形成界面。第二部分BMP-S可在坝部DM1和DM2的延伸方向(第一方向或第二方向)上或者在与第一部分BMP-M的延伸方向不同的方向上延伸。
突出部BMP的第一部分BMP-M和第二部分BMP-S可一体地形成。在平面上,突出部BMP的第一部分BMP-M可连续地布置在第二外围区NDA2中,并且多个第二部分BMP-S可布置成沿第一部分BMP-M彼此间隔开。第二部分BMP-S之间的间距可为约1毫米(mm)至约2毫米(mm)。然而,本发明不限于此,并且第二部分BMP-S之间的间距可为随机的、不同于以上范围、彼此不同或相同等。
图9A至图9C是示出显示面板DP的实施方式的平面视图。图9D示出了显示面板DP-c的一部分的实施方式并且是示出图9C的区BB'的放大平面视图。
参照图9A,显示面板DP-a可包括多个焊盘区PDA-1和PDA-2。图9A示出了包括第一焊盘区PDA-1和第二焊盘区PDA-2的显示面板DP-a,第一焊盘区PDA-1和第二焊盘区PDA-2分别相邻于有效区DA的在有效区DA的拐角处彼此相遇的两边。
在图9A中示出的显示面板DP-a中,突出部BMP-a可布置在不与第一焊盘区PDA-1和第二焊盘区PDA-2相邻的第二外围区NDA2中。突出部BMP-a可提供为围绕有效区DA的两边(作为有效区DA的剩余的边),各种焊盘区不沿该两边延伸。如参照图6和类似图描述的,突出部BMP-a可包括第一部分BMP-M和第二部分BMP-S。
坝部DM1和DM2可布置在第一外围区NDA1和第二外围区NDA2中。突出部BMP-a可在第二外围区NDA2中布置在坝部DM1和DM2外部。
图9A示出了两个焊盘区PDA-1和PDA-2在由第一方向轴DR1和第二方向轴DR2限定的平面上分别定位在有效区DA的左边和上边上,但本发明不限于此。在实施方式中,显示面板DP-a可包括包含三个焊盘区的多个焊盘区,并且即使在包括两个焊盘区的情况下,焊盘区的排列也可与图9A中示出的不同。即使在各种焊盘区布置成与图9A中示出的形状不同的形状时,突出部BMP-a也可提供在排除了与焊盘区相邻的外围区的剩余的外围区中。突出部BMP-a可提供在坝部DM1和DM2外部,以使得在显示装置DD的制造工艺期间,应用于保护显示面板DP-a的保护层PT可通过从保护层PT的布置在突出部BMP-a上的一部分开始移除而轻易移除。
在图9B中示出的显示面板DP-b中,多个突出部BMP-b可分别布置在有效区DA的除了有效区DA的相邻拐角部分之间的侧部分以外的拐角部分处。在实施方式中,在排除了布置在焊盘区PDA与有效区DA之间的第一外围区NDA1的第二外围区NDA2中,突出部BMP-b可布置在坝部DM1和DM2的拐角部分的外部和坝部DM2的彼此相遇的面对部分处。突出部BMP-b可布置成不与布置在焊盘区PDA和第一外围区NDA1中的提供为多个的焊盘PD(包括多个焊盘PD)(例如,焊盘部分)和提供为多个的线WL(包括多个线WL)(例如,连接线)重叠。突出部BMP-b的一部分可布置成在坝部DM1和DM2外部连接到坝部DM2。如参照图6和类似图描述的,突出部BMP-b可包括第一部分BMP-M和第二部分BMP-S。突出部BMP-b包括沿坝部DM1和DM2的外围彼此断开的多个第一部分BMP-M。
参照图9C和图9D,在显示面板DP-c中,突出部BMP-c可在有效区DA外部以不连续的形式来提供。也就是说,多个突出部BMP-c可包括沿有效区DA的外围和在该外围的拐角之间彼此断开的多个第一部分BMP-M。突出部BMP-c可包括彼此断开并且彼此间隔开的多个子突出部S1-BMP、S2-BMP和S3-BMP。子突出部S1-BMP、S2-BMP和S3-BMP中的每个可包括与坝部DM1和DM2间隔开的第一部分BMP-M以及布置在坝部DM1和DM2与第一部分BMP-M之间的第二部分BMP-S。
参照图9C和图9D,在平面上子突出部S1-BMP、S2-BMP和S3-BMP中的每个可提供为具有“T”形状。从第二坝部DM2的外边缘测得的突出部BMP-c的长度LT可为约1mm或更小。长度LT可在与第二坝部DM2的延伸方向正交的方向上测得。突出部BMP-c的长度LT可表示突出部BMP-c的在从显示装置DD的有效区DA到边缘DD-ED的方向(例如,与边缘DD-ED正交的方向)上的整体尺寸(例如,最大尺寸)。另外,在实施方式中,子突出部S1-BMP、S2-BMP和S3-BMP之间的间距WD可为约1mm至约2mm。子突出部S1-BMP、S2-BMP和S3-BMP之间的间距WD可对应于相邻的第二部分BMP-S之间的间距,诸如从相邻的第二部分BMP-S的中心起的间距。间距可在第二坝部DM2的延伸方向上测得。
根据本发明的一个或多个实施方式的显示装置DD可包括布置在基础层BS上并且在有效区DA外部的突出部BMP,以使得在显示面板DP的制造工艺期间提供的可移除的保护层PT可通过在突出部BMP处开始移除保护层PT而轻易从显示面板DP分离。因此,提高了提供显示装置DD的方法的可靠性和由此提供的显示装置DD的可靠性。
在下文中,将参照图10A至图16对制造(或提供)显示装置DD的方法的实施方式进行描述。在图10A至图16的描述中,将不再描述与图1至图9D中描述的内容相同的内容,并且将主要对差异进行描述。
图10A是示出制造(或提供)显示装置DD的方法的实施方式的流程图。图10B和图10C为各自示出在制造显示装置DD的方法中的工艺的实施方式的流程图。
参照图10A,制造显示装置DD的方法可包括:在玻璃衬底BG上形成(或提供)多个显示面板P-DP(例如,初步显示面板)(S10);在显示面板P-DP中的每个上提供保护层树脂P-PT(S30);提供紫外光UV以形成保护层PT(S50);提供激光LSL以将显示面板P-DP从玻璃衬底BG分离(S70);移除保护层PT(S90);以及为显示面板P-DP中的每个提供光控制层CCL(S110)。另外,制造显示装置DD的方法还可包括:在将显示面板P-DP从玻璃衬底BG分离(S70)与移除保护层PT(S90)之间,将显示面板P-DP彼此分开(例如,切割显示面板P-DP中的每个)(S80)。
参照图10B,形成显示面板P-DP(S10)可包括:提供基础层BS(S11);形成(例如,提供)电路层DP-CL(S12);形成(例如,提供)坝部(S13);形成(例如,提供)突出部BMP(S14);形成(例如,提供)发光元件层DP-ED(S15);以及形成(例如,提供)覆盖层CPL(S16)。
在实施方式中,形成坝部(S13)可与形成电路层DP-CL(S12)在相同的工艺中执行,或者可在形成电路层DP-CL(S12)之后执行。另外,形成突出部BMP(S14)可与形成电路层DP-CL(S12)在相同的工序中执行,或者可在形成电路层DP-CL(S12)之后执行。形成坝部(S13)和形成突出部BMP(S14)可在相同的工艺中执行,或者可在不同的时间处执行,诸如顺序地执行。可首先执行形成坝部(S13)并且可再执行形成突出部BMP(S14),或者可首先执行形成突出部BMP(S14)并且可再执行形成坝部(S13)。
图11示出了在玻璃衬底BG上形成多个显示面板P-DP(S10)。玻璃衬底BG可在多个显示面板P-DP的制造工艺中用作用于支承显示面板P-DP的结构(例如,组件、层等)的支承衬底。布置在玻璃衬底BG上的多个显示面板P-DP可为在彼此分开成相应的显示面板之前的初步显示面板。
形成显示面板P-DP(S10)可包括提供基础层BS(S11)。基础层BS可包括有效区DA、布置在有效区DA的至少一边上的焊盘区PDA、布置在有效区DA与焊盘区PDA之间的第一外围区NDA1以及布置在有效区DA外部并与焊盘区PDA一起围绕有效区DA和第一外围区NDA1的第二外围区NDA2。基础层BS可为包含聚酰亚胺的衬底。
形成电路层DP-CL(S12)可包括形成包括在基础层BS上方的薄膜晶体管和多个绝缘层的电路层DP-CL。如参照图3至图4B描述的,电路层DP-CL可包括第一薄膜晶体管TR1和第二薄膜晶体管TR2以及堆叠在基础层BS上的第一绝缘层10至第六绝缘层60。
在实施方式中,形成坝部(S13)可与形成电路层DP-CL(S12)的一部分在相同的工艺中执行。坝部DM1和DM2一起作为坝或坝构件,可提供在有效区DA外部。坝部DM1和DM2可提供在第一外围区NDA1和第二外围区NDA2中。在实施方式中,例如,坝部DM1和DM2可在形成电路层DP-CL(S12)中与形成第六绝缘层60(参见图4B)在相同的工艺中形成。坝部DM1和DM2可与在形成发光元件层DP-ED(S15)中提供的形成阻挡部WAL1和WAL2(图4B)在相同的工艺中形成。另外,当坝部DM1和DM2具有堆叠结构时,坝部DM1和DM2可包括在形成电路层DP-CL(S12)期间的工艺中形成的下层和在形成发光元件层DP-ED(S15)期间的工艺中形成的上层。
在实施方式中,形成显示面板P-DP(S10)可包括形成突出部BMP(S14)。突出部BMP可在第二外围区NDA2中布置在坝部DM1和DM2外部。突出部BMP可形成在基础层BS上。在实施方式中,例如,突出部BMP可在形成电路层DP-CL(S12)中与形成第六绝缘层60(图4B)在相同的工艺中形成。突出部BMP可与在形成发光元件层DP-ED(S15)中提供的形成阻挡部WAL1和WAL2(图4B)在相同的工艺中形成。突出部BMP可直接形成在基础层BS上。突出部BMP可由聚酰亚胺材料形成。然而,包含在基础层BS中的聚酰亚胺与形成突出部BMP的聚酰亚胺之间的机械性能可能存在一些差异。
形成发光元件层DP-ED(S15)可包括在电路层DP-CL上方提供阻挡部WAL1和WAL2(参见图4B)和发光元件LD(参见图4B)。
在形成发光元件层DP-ED(S15)之后,可执行形成覆盖层CPL(S16)。覆盖层CPL可由在制造工艺期间以液体形式提供的有机材料来形成。当覆盖层CPL提供为液体材料时,用于形成覆盖层CPL的液体材料沿基础层BS的流动可由坝部DM1和DM2控制。
保护层树脂P-PT可提供在显示面板P-DP中的每个上,而显示面板P-DP中的每个包括堆叠的基础层BS、电路层DP-CL、发光元件层DP-ED和覆盖层CPL中的每个。制造(或提供)显示装置DD的方法可包括:在显示面板P-DP中的每个上提供保护层树脂P-PT(S30)以及提供紫外光UV以形成保护层PT(S50)。
图12示意性地示出了提供紫外光UV以形成保护层PT(S50)。图12至图14可与图11中的沿线IV-IV'截取的剖视图对应。用于形成保护层PT的保护层树脂P-PT可以液体形式提供在显示面板P-DP中的每个上。保护层树脂P-PT可提供为覆盖覆盖层CPL的整体。保护层树脂P-PT可提供为使得保护层树脂P-PT的外边缘定位在突出部BMP的上表面(例如,最远离玻璃衬底BG和/或基础层BS的表面)上。在未布置有突出部BMP的一部分(例如,排除了突出部BMP或与突出部BMP相邻的一部分)中,保护层树脂P-PT可提供在基础层BS的上表面上,或者可提供为覆盖电路层DP-CL的一部分。
保护层树脂P-PT可通过使用涂覆方法或印刷方法以液体形式提供。与以膜形式提供的传统保护层不同,呈液体形式的保护层树脂P-PT可提供为覆盖提供的各种形式的显示面板P-DP。
保护层树脂P-PT可包含丙烯酸树脂。保护层树脂P-PT可提供为具有约50微米(μm)至约150μm的平均厚度。提供的保护层树脂P-PT可通过紫外光UV固化,以形成可移除地布置在显示面板P-DP上的保护层PT。
紫外光UV可从保护层树脂P-PT上方在朝向玻璃衬底BG(或朝向基础层BS)的方向上提供。紫外光UV可具有约365纳米(nm)至约395nm的中心波长。
参照图10C,提供紫外光UV以形成保护层PT(S50)可包括:提供第一紫外光以临时固化保护层树脂P-PT(S51);以及提供第二紫外光以最终固化保护层树脂P-PT(S52)并提供可移除地布置在显示面板P-DP上的保护层PT。也就是说,可顺序地执行提供第一紫外光以临时固化保护层树脂P-PT的第一固化和向临时固化的保护层树脂P-PT提供第二紫外光以最终固化保护层树脂P-PT并提供保护层PT的第二固化。相同波长范围的光可使用于第一紫外光和第二紫外光。在实施方式中,例如,第一紫外光和第二紫外光中的每个的中心波长可为约365nm。然而,本发明不限于此,并且第一紫外光和第二紫外光可具有不同的中心波长。
另外,从保护层树脂P-PT上方提供紫外光UV以形成保护层PT(S50)可在一个工艺中执行,而没有在临时固化步骤和最终固化步骤之间的区分。作为从显示面板P-DP(参见图13)可移除的临时保护层的保护层PT可提供为对应于显示面板P-DP中的每个的上部分。
制造显示装置DD的方法的一个或多个实施方式可包括:提供紫外光UV以形成保护层PT(S50);以及提供激光LSL以将显示面板P-DP从玻璃衬底BG分离(S70)。图13示意性地示出了照射激光LSL以将显示面板P-DP从玻璃衬底BG分离。激光LSL可从玻璃衬底BG的下方照射并且在从玻璃衬底BG到保护层PT的方向上照射。玻璃衬底BG与基础层BS之间的接合可因激光LSL而削弱或破坏。在用激光LSL照射之后,玻璃衬底BG与基础层BS可彼此分开。也就是说,玻璃衬底BG与显示面板P-DP中的每个可移除地布置。尽管玻璃衬底BG和基础层BS通过照射激光LSL而分开,但保护层PT可覆盖并保护作为分开的显示面板的显示面板P-DP的上部分。
在将基础层BS与玻璃衬底BG分开之后,可执行分开显示面板P-DP(S80)。可针对各自包括保护层PT的显示面板P-DP(例如,在堆叠有保护层PT的状态下的显示面板P-DP)来执行分开显示面板P-DP中的每个(S80)。分开显示面板P-DP中的每个(S80)可在将显示面板P-DP从玻璃衬底BG分离的工艺(S70)与将保护层PT从显示面板P-DP移除的工艺(S90)之间执行。
图14示意性地示出了切割显示面板P-DP中的每个以将显示面板DP(例如,参见图1)与显示面板P-DP的剩余的部分分开(S80)。切割显示面板P-DP中的每个(S80)可包括沿切割线CTL移除显示面板P-DP中的每个中的一些组件(诸如基础层BS)的一部分,以便匹配最终产品的显示面板DP的尺寸和形状。切割线CTL可对应于显示面板DP的边缘DD-ED(例如,参见6)。在切割显示面板P-DP中的每个(S80)之后,显示面板P-DP(具体地,初步显示面板)可加工并制备成具有最终的显示面板DP的形状。在切割显示面板P-DP中的每个(S80)中,保护层PT可保持附接在显示面板P-DP上以便在切割工艺期间保护显示面板P-DP。
在提供激光LSL以将显示面板P-DP从玻璃衬底BG分离(S70)之后,可执行移除保护层PT(S90)。图15示例性地示出了移除保护层PT(S90)。移除保护层PT(S90)可包括通过使用分离装置NF分离布置在显示面板DP(图16)上的保护层PT。移除可移除地附接到显示面板P-DP的保护层PT(S90)可包括通过在突出部BMP的上表面与保护层PT之间(即,在突出部BMP与保护层PT之间的界面处)将分离装置NF插入来移除保护层PT。界面可对应于突出部BMP与保护层PT的最远离有效区DA(或最靠近边缘DD-ED)的区域之间的边界。
在实施方式中,分离装置NF可为在分离装置NF的远端处具有边缘部分NF-ED的刀,边缘部分NF-ED插入在突出部BMP的上表面与保护层PT之间。分离装置NF的边缘部分NF-ED可包括具有约1mm至约2mm的曲率半径的弯曲部分。分离装置NF的边缘部分NF-ED的曲率半径和突出部BMP的长度LT(参见图9D)或者突出部BMP的间距WD(参见图9D)可彼此对应。然而,本发明不限于此。
图15示出了一个分离装置NF插入在突出部BMP与保护层PT之间,但本发明不限于此。通过使用多个分离装置NF,可在突出部BMP的不同部分处同时发生保护层PT的分离。另外,保护层PT可通过使用一个分离装置NF从突出部BMP的不同部分顺序地分离。
图16示意性地示出了将保护层PT从显示面板DP移除(S90)。通过首先在突出部BMP处移除保护层PT的一部分并且然后在朝向有效区DA的方向上进一步移除保护层PT的剩余部分,保护层PT可轻易移除。
参照图10A,制造显示装置DD的方法可包括:移除保护层PT(S90)以及提供光控制层CCL(S110)。提供光控制层CCL(S110)可包括:将光控制层CCL(图4B)布置在基础衬底BL(参见图4B)上并且然后布置在显示面板DP上,或者直接将光控制层CCL(参见图4B)提供在显示面板DP上。
虽然未示出,但在制造显示装置DD的方法的一个或多个实施方式中,将电路板或类似物附接到显示面板DP的模块工艺可在将保护层PT从显示面板DP移除(S90)之后执行。
由于该方法包括在显示装置DD的显示面板DP的制造工艺期间提供液体型保护层树脂P-PT以形成保护层PT,因此制造显示装置DD的方法的一个或多个实施方式可保护各种类型的显示面板P-DP。另外,通过形成布置在基础层BS上并在有效区DA外部的突出部BMP以及将保护层树脂P-PT的外边缘定位在突出部BMP上,制造显示装置DD的方法的一个或多个实施方式可提供保护层PT从显示面板DP的轻易分离并且用于制造具有提高的可靠性的显示装置DD。
当与加工传统膜型保护层并且在显示面板P-DP上提供传统保护层的情况相比,通过包括在显示面板DP的上部分上提供的保护层树脂P-PT以及通过固化保护层树脂P-PT形成保护层PT,制造显示装置DD的方法的一个或多个实施方式可具有在显示装置DD的制造工艺期间轻易保护各种形状的显示面板P-DP的效果。另外,由于制造显示装置DD的方法的一个或多个实施方式包括在显示面板DP的基础层BS上形成突出部BMP,因此通过在将保护层PT从显示面板DP移除的工艺中在突出部BMP的上表面处提供保护层PT的初始分离,该方法可提供在不损坏显示面板DP的情况下的所提供的保护层PT的轻易移除。
另外,由于通过制造显示装置DD的方法的一个或多个实施方式制造的显示装置DD包括布置在基础层BS上并在有效区DA外部的突出部BMP,因此在显示装置DD的制造工艺期间提供的保护层PT可从突出部BMP轻易分离,从而展现出提高的可靠性特性。
通过包括布置在基础层BS上并在有效区DA外部的突出部BMP,一个或多个实施方式可提供在工艺期间附接到其的保护层PT从其轻易移除的显示装置DD。
通过包括提供液体型保护层树脂P-PT并且通过固化保护层树脂P-PT形成保护层PT,一个或多个实施方式可提供具有提高的可靠性的制造显示装置DD的方法。
虽然以上已参照本发明的实施方式进行描述,但本领域的技术人员或本领域的普通技术人员将理解,在不背离稍后将描述的权利要求书中描述的本发明的精神和技术范围的范围内,可对本发明进行各种修改和改变。
因此,本发明的技术范围不应限于在说明书的详细描述中描述的内容,而是应由所附权利要求书确定。
Claims (20)
1.一种显示装置,包括:
基础层,所述基础层包括:
有效区;
与所述有效区相邻的焊盘区;
所述有效区与所述焊盘区之间的第一外围区;以及
在所述有效区外部、与所述第一外围区相邻并且与所述焊盘区一起围绕所述有效区和所述第一外围区的第二外围区,
从所述基础层起按如下顺序的:
电路层;以及
发光元件层,所述发光元件层对应于所述有效区;
坝部,所述坝部在所述第一外围区和所述第二外围区中沿所述有效区延伸;以及
突出部,所述突出部在所述第二外围区中在所述坝部外部。
2.如权利要求1所述的显示装置,其中,
所述电路层包括薄膜晶体管和绝缘层;并且
所述发光元件层包括沿所述基础层彼此间隔开的多个阻挡部以及在所述多个阻挡部之间的发光元件。
3.如权利要求2所述的显示装置,其中,在所述坝部外部的所述突出部与所述多个阻挡部或所述绝缘层在相同的层中。
4.如权利要求3所述的显示装置,其中,在所述坝部外部的所述突出部直接在所述基础层上。
5.如权利要求2所述的显示装置,其中,沿所述有效区延伸的所述坝部与所述多个阻挡部或所述绝缘层在相同的层中。
6.如权利要求1所述的显示装置,其中,在所述坝部外部的所述突出部包括聚酰亚胺。
7.如权利要求1所述的显示装置,其中,
所述焊盘区沿所述有效区的一边延伸;并且
所述突出部沿所述有效区的除了所述焊盘区延伸所沿的所述边以外的剩余部分延伸。
8.如权利要求1所述的显示装置,其中,在所述坝部外部的所述突出部提供为多个,所述突出部包括沿所述坝部彼此间隔开的多个子突出部。
9.如权利要求1所述的显示装置,其中,
所述有效区具有拐角部分和从所述拐角部分延伸的侧部分;并且
在所述坝部外部的所述突出部对应于所述有效区的所述拐角部分。
10.如权利要求1所述的显示装置,其中,在所述坝部外部的所述突出部包括:
与所述坝部间隔开的第一部分;以及
在所述坝部与所述第一部分之间的第二部分。
11.如权利要求10所述的显示装置,其中,
所述突出部沿所述坝部在所述坝部的延伸方向上延伸;并且
在所述突出部内:
所述第一部分在与所述坝部的所述延伸方向平行的第一方向上延伸;并且
所述第二部分在与所述第一方向不同的第二方向上延伸并且将所述第一部分与所述坝部彼此连接。
12.如权利要求1所述的显示装置,还包括从所述基础层起按如下顺序的:
所述发光元件层,
覆盖层,以及
包括量子点的光控制层。
13.一种提供显示装置的方法,所述方法包括:
提供可移除地布置在衬底上的多个显示面板,所述多个显示面板包括在初步显示面板中;
在所述多个显示面板中的每个上提供保护层树脂,以提供包括所述保护层树脂的所述初步显示面板;
从所述保护层树脂提供保护层,并且所述保护层可移除地布置在所述初步显示面板上;
从所述衬底分离包括所述保护层的所述初步显示面板;
从所述初步显示面板分离所述保护层,以提供移除了所述保护层的所述多个显示面板;以及
将光控制层提供到所述多个显示面板中的每个。
14.如权利要求13所述的方法,其中,提供所述多个显示面板包括:
提供基础层,所述基础层包括有效区、与所述有效区相邻的焊盘区、在所述有效区与所述焊盘区之间的第一外围区以及在所述有效区外部、与所述第一外围区相邻并与所述焊盘区一起围绕所述有效区和所述第一外围区的第二外围区;
从所述基础层起按顺序提供包括薄膜晶体管和绝缘层的电路层以及发光元件层;以及
在所述基础层上提供以下中的每个:
坝部,所述坝部在所述第一外围区和所述第二外围区中沿所述有效区延伸;以及
突出部,所述突出部在所述第二外围区中在所述坝部外部。
15.如权利要求14所述的方法,其中,所述保护层树脂具有最远离所述有效区的外边缘,并且
提供所述保护层树脂包括:提供所述保护层树脂的与在所述坝部外部的所述突出部对应的所述外边缘。
16.如权利要求13所述的方法,其中,所述保护层树脂包括丙烯酸树脂。
17.如权利要求13所述的方法,其中,提供所述保护层包括向所述保护层树脂提供紫外光,并且
所述紫外光具有365纳米至395纳米的中心波长。
18.如权利要求13所述的方法,其中,从所述保护层树脂提供所述保护层包括:
对所述保护层树脂进行第一次固化,以临时固化所述保护层树脂;以及
对临时固化的所述保护层树脂进行第二次固化,以最终固化所述保护层树脂。
19.如权利要求14所述的方法,其中,可移除地布置在所述初步显示面板上的所述保护层具有最远离所述有效区的外边缘,并且在所述保护层的与所述外边缘相邻的区域处接触所述突出部,并且
从所述初步显示面板分离所述保护层包括:在所述保护层的与所述外边缘相邻的所述区域处从所述初步显示面板初始分离所述保护层。
20.如权利要求13所述的方法,包括:
在从所述衬底分离所述初步显示面板和从所述初步显示面板分离所述保护层之间,切割所述多个显示面板中的每个。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2021-0101440 | 2021-08-02 | ||
KR1020210101440A KR20230020058A (ko) | 2021-08-02 | 2021-08-02 | 표시 장치 및 그 표시 장치의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115701762A true CN115701762A (zh) | 2023-02-10 |
Family
ID=85039145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210881799.4A Pending CN115701762A (zh) | 2021-08-02 | 2022-07-26 | 显示装置和提供显示装置的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230029503A1 (zh) |
KR (1) | KR20230020058A (zh) |
CN (1) | CN115701762A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110707242A (zh) * | 2019-09-02 | 2020-01-17 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板的制作方法 |
-
2021
- 2021-08-02 KR KR1020210101440A patent/KR20230020058A/ko active Search and Examination
-
2022
- 2022-05-10 US US17/740,422 patent/US20230029503A1/en active Pending
- 2022-07-26 CN CN202210881799.4A patent/CN115701762A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230029503A1 (en) | 2023-02-02 |
KR20230020058A (ko) | 2023-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6639462B2 (ja) | 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置 | |
CN108022940B (zh) | 显示装置 | |
CN107785393B (zh) | 显示装置及其制造方法 | |
KR20240017890A (ko) | 발광 다이오드 디스플레이 장치 | |
EP3114899B1 (en) | Method of fabricating a display device using semiconductor light emitting device | |
CN109065758B (zh) | 柔性显示装置及其制造方法 | |
KR102385091B1 (ko) | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 | |
KR20190003198A (ko) | 발광 표시 장치 | |
US20140084775A1 (en) | Substrate, display panel, and display apparatus | |
CN110828422A (zh) | 显示装置及制造其的方法 | |
KR20190012970A (ko) | 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 | |
CN113130548A (zh) | 显示装置及其制造方法 | |
JP6995581B2 (ja) | 発光表示装置及びその製造方法 | |
CN115701762A (zh) | 显示装置和提供显示装置的方法 | |
US11864455B2 (en) | Display module, display device, and method of manufacturing the display module | |
KR20240040698A (ko) | 표시 장치 및 표시 장치 제조 방법 | |
KR20200128287A (ko) | 표시 장치 | |
JP2021092646A (ja) | 表示装置、および表示装置の製造方法 | |
US20220344441A1 (en) | Display apparatus | |
CN116096148A (zh) | 显示装置 | |
CN114613811A (zh) | 电致发光显示装置 | |
CN115706135A (zh) | 电子装置的制造方法 | |
US20230062993A1 (en) | Display device and method of fabricating the same | |
KR102704438B1 (ko) | 광학필터 기판 및 이를 포함하는 디스플레이 장치 | |
KR20240110716A (ko) | 표시 장치 및 표시 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |