CN115700050A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115700050A
CN115700050A CN202180040619.3A CN202180040619A CN115700050A CN 115700050 A CN115700050 A CN 115700050A CN 202180040619 A CN202180040619 A CN 202180040619A CN 115700050 A CN115700050 A CN 115700050A
Authority
CN
China
Prior art keywords
semiconductor layer
transistor
contact hole
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180040619.3A
Other languages
English (en)
Inventor
李顺雨
金基铉
朴英吉
李瑟琪
崔根赫
韩在范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115700050A publication Critical patent/CN115700050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

根据本发明的实施例的显示装置包括：第一硅晶体管，包括第一半导体层和与所述第一半导体层重叠的第一栅极电极，其中所述第一半导体层包括硅基半导体；第一氧化物晶体管，与所述第一半导体层隔开并且包括第二半导体层和第二栅极电极，其中所述第二半导体层包括氧化物基半导体；上绝缘层，设置在所述第一半导体层和所述第二半导体层上；以及第一连接电极，设置在所述上绝缘层上，并且分别通过穿过所述上绝缘层的第一接触孔和第二接触孔电连接到所述第一半导体层和所述第二半导体层。所述第二半导体层包括沟道区及设置在所述沟道区的相应侧上的源极区和漏极区，其中所述第二半导体层的所述沟道区和所述第一接触孔之间的第一距离为约2μm或更大。

Description

显示装置
技术领域
一个或多个实施例涉及一种显示装置。
背景技术
不同于液晶显示装置，发光二极管显示装置是一种显示图像并且自发射的显示装置。因此，由于不需要单独的光源，因此可以减小发光二极管显示装置的厚度和重量。此外，有机发光二极管显示装置可以具有诸如低功耗、高亮度和高响应速度的高质量特性。
发明内容
本发明的详细说明
技术问题
一个或多个实施例包括显示高质量图像的显示装置。
解决问题的方案
根据一个或多个实施例，一种显示装置可以包括：第一硅晶体管，包括：第一半导体层，包括硅基半导体；以及第一栅极电极，与所述第一半导体层重叠；第一氧化物晶体管，包括：第二半导体层，与所述第一半导体层隔开并且包括氧化物基半导体；以及第二栅极电极；上绝缘层，设置在所述第一半导体层和所述第二半导体层上，所述上绝缘层包括第一接触孔和第二接触孔；以及第一连接电极，设置在所述上绝缘层上，通过所述第一接触孔电连接到所述第一半导体层，并且通过所述第二接触孔电连接到所述第二半导体层，其中，所述第二半导体层可以包括沟道区、源极区和漏极区，所述源极区和所述漏极区布置在所述沟道区的相对两侧处，并且所述第二半导体层的所述沟道区和所述第一接触孔之间的第一距离可以为大约2μm或更大。
所述第二半导体层的所述源极区或所述漏极区的氢浓度可以为大约1.1×1021atom/cm3或更大。
所述显示装置还可以包括设置在所述第一半导体层和所述第二半导体层之间的绝缘层。
所述第一半导体层可以包括沟道区、源极区和漏极区，所述源极区和所述漏极区布置在所述沟道区的相对两侧处，并且所述第一半导体层的所述沟道区可以包括弯曲形状。
所述显示装置还可以包括节点连接线，所述节点连接线将所述第一硅晶体管的所述第一栅极电极电连接到所述第一氧化物晶体管。
所述显示装置还可以包括第二氧化物晶体管，所述第二氧化物晶体管包括第三半导体层和第三栅极电极，所述第三半导体层包括氧化物基半导体。
所述第二氧化物晶体管的所述第三半导体层和所述第一氧化物晶体管的所述第二半导体层可以彼此为一体。
所述显示装置还可以包括：初始化电压线；第一信号线，与所述初始化电压线在相同的方向上延伸；以及第二连接电极，设置在所述第二氧化物晶体管的所述第三半导体层和所述初始化电压线上，所述第二连接电极将所述初始化电压线电连接到所述第三半导体层。
所述上绝缘层还可以包括第三接触孔，所述第二连接电极可以通过所述第三接触孔电连接到所述初始化电压线，并且所述第三半导体层的所述沟道区和所述第三接触孔之间的第二距离可以为大约2μm或更大。
所述第一信号线可以包括：第一导电层，与所述第三半导体层重叠；以及第二导电层，设置在所述第二半导体层下方；以及绝缘层，设置在所述第一导电层和所述第二导电层之间并且包括接触孔，其中，所述第一导电层可以通过所述绝缘层的所述接触孔电连接到所述第二导电层。
所述绝缘层的所述接触孔的宽度可以为大约2.2μm或更小。
所述第三半导体层的沟道区和所述绝缘层的所述接触孔之间的第三距离可以为大约2.4μm或更大。
所述绝缘层可以包括形成所述接触孔的侧向表面，并且所述侧向表面的倾斜角可以为大约86°或更小。
所述显示装置还可以包括：第一电容器，电连接到所述第一硅晶体管；以及第二电容器，电连接到所述第一氧化物晶体管。
所述第二电容器的电极和所述第二半导体层可以包括相同的材料。
根据一个或多个实施例，一种显示装置可以包括：硅基半导体层，包括第一硅晶体管的第一半导体层；氧化物基半导体层，与所述硅基半导体层隔开，所述氧化物基半导体层包括第一氧化物晶体管的第二半导体层；上绝缘层，设置在所述硅基半导体层和所述氧化物基半导体层上，所述上绝缘层包括第一接触孔和第二接触孔；以及第一连接电极，设置在所述上绝缘层上，通过所述第一接触孔电连接到所述第一半导体层，并且通过所述第二接触孔电连接到所述第二半导体层，其中，所述氧化物基半导体层可以包括所述第一氧化物晶体管的沟道区，并且所述沟道区和所述第一接触孔之间的第一距离可以为大约2μm或更大。
所述氧化物基半导体层还可以包括第二氧化物晶体管的第三半导体层，并且所述第二半导体层和所述第三半导体层可以彼此为一体。
所述第二半导体层和所述第三半导体层中的每一者可以包括：沟道区；以及源极区和漏极区，分别布置在所述沟道区的相对两侧处，其中，所述源极区或所述漏极区的氢浓度可以为大约1.1×1021atom/cm3或更大。
所述显示装置还可以包括：初始化电压线，可以向所述第二氧化物晶体管提供初始化电压；以及第二连接电极，设置在所述第二氧化物晶体管的所述第三半导体层和所述初始化电压线上，并且将所述初始化电压线电连接到所述第三半导体层。
所述上绝缘层还可以包括第三接触孔，所述第二连接电极可以通过所述第三接触孔电连接到所述初始化电压线，并且所述第三半导体层的所述沟道区和所述第三接触孔之间的第二距离可以为大约2μm或更大。
所述显示装置还可以包括：第一信号线，与所述第一氧化物晶体管的所述第二半导体层重叠；以及第二信号线，与所述第二氧化物晶体管的所述第三半导体层重叠，其中，所述第一信号线或所述第二信号线可以包括第一导电层，与所述氧化物基半导体层重叠；第二导电层，设置在所述氧化物基半导体层下方；以及绝缘层，设置在所述第一导电层和所述第二导电层之间并且包括接触孔，其中，所述第一导电层可以通过所述接触孔电连接到所述第二导电层。
所述接触孔的宽度可以为大约2.2μm或更小。
所述第三半导体层的所述沟道区和所述绝缘层的所述接触孔之间的第三距离可以为大约2.4μm或更大。
所述绝缘层可以包括形成所述接触孔的侧向表面，并且所述侧向表面的倾斜角可以为大约86°或更小。
所述显示装置还可以包括设置在所述硅基半导体层和所述氧化物基半导体层之间的绝缘层。
从对实施例和附图的以下描述中，这些方面和/或其他方面将变得显而易见并且更容易理解。
本发明的效果
根据实施例，可以通过简单的过程充分确保透射区域的透射率。这样的效果是示例性的，并且因此本公开的范围不限于此。
附图说明
附图的简短说明
图1是根据实施例的显示装置的平面图。
图2是根据实施例的显示装置的发光二极管和与发光二极管电连接的像素电路的等效电路图。
图3是根据实施例的布置在显示装置的第N行中的像素电路的平面图。
图4是沿着图3的线A-A'截取的像素电路和布置在像素电路上的发光二极管的示意性截面图。
图5是根据实施例的显示装置的像素电路的一部分或区的平面图。
图6是沿着图5的线B-B'截取的示意性截面图。
图7是沿着图5的线C-C'截取的示意性截面图。
图8是示出根据实施例和比较示例的第三晶体管的传输曲线的曲线图。
图9是示出根据实施例和比较示例的针对第三晶体管通过二次离子质谱(SIMS)测量的氢浓度的曲线图。
图10是根据实施例的显示装置的一部分的平面图。
图11是沿着图10的线D-D'截取的示意性截面图。
图12是示出根据实施例的第四晶体管的传输曲线的曲线图。
图13是根据实施例的显示装置的一部分或区的平面图。
具体实施方式
本发明的最佳实施方式
根据一个或多个实施例，一种显示装置可以包括：第一硅晶体管，包括：第一半导体层，包括硅基半导体；以及第一栅极电极，与所述第一半导体层重叠；第一氧化物晶体管，包括：第二半导体层，与所述第一半导体层隔开并且包括氧化物基半导体；以及第二栅极电极；上绝缘层，设置在所述第一半导体层和所述第二半导体层上，所述上绝缘层包括第一接触孔和第二接触孔；以及第一连接电极，设置在所述上绝缘层上，通过所述第一接触孔电连接到所述第一半导体层，并且通过所述第二接触孔电连接到所述第二半导体层，其中，所述第二半导体层可以包括沟道区、源极区和漏极区，所述源极区和所述漏极区布置在所述沟道区的相对两侧处，并且所述第二半导体层的所述沟道区和所述第一接触孔之间的第一距离可以为大约2μm或更大。
本发明的实施方式
由于本公开允许各种变化和众多实施例，因此实施例将在附图中示出并且在书面描述中详细描述。通过对实施例和附图的以下描述，本公开的效果和特征以及实现效果和特征的方法将变得显而易见并且更容易理解。然而，本公开不限于以下实施例并且可以以各种形式实施。
在下文中，将参考附图详细地描述实施例。当参考附图进行描述时，相同的附图标记被赋予相同或对应的元件，并且可以省略对其的重复描述。
在以下实施例中，将理解的是，尽管本文中可以使用诸如“第一”、“第二”等术语来描述各种组件，但是这些组件不应受这些术语的限制。这些组件仅用于将一个组件与另一个组件区分开。
在以下实施例中，除非上下文另外明确指出，否则单数形式“一”、“一个”和“所述/该”也旨在包括复数形式。
在以下实施例中，将理解的是，本文中使用的术语“包括”和/或“包括有”、“包含”和/或“包含有”、“有”和/或“具有”指定存在所陈述的特征或组件，但不排除存在或添加一个或多个其他特征或组件。
在以下实施例中，将理解的是，当层、区或组件被称为“形成在”另一层、区或组件“上”时，它可以直接或间接地形成在所述另一层、区或组件上。也就是说，例如，可以存在居间层、区或组件。
为了便于说明，附图中的元件的尺寸可能被夸大或缩小。换言之，由于附图中的组件的尺寸和厚度是为了便于说明而任意示出的，因此以下实施例不限于此。
当特定实施例可以不同地实现时，可以与所描述的顺序不同地执行特定过程的顺序。例如，两个连续描述的过程可以基本上同时执行或以与所描述的顺序相反的顺序执行。
在以下实施例中，将理解的是，当层、区或组件被称为“连接”到另一层、区或组件时，它可以“直接连接”到所述另一层、区或组件，或可以“间接连接”到所述另一层、区或组件，且其他层、区或组件介于所述层、区或组件和所述另一层、区或组件之间。例如，将理解的是，当层、区或组件被称为“电连接”到另一层、区或组件时，它可以“直接电连接”到所述另一层、区或组件，或可以“间接电连接”到所述另一层、区或组件，且其他层、区或组件介于所述层、区或组件和所述另一层、区或组件之间。
图1是根据实施例的显示装置1的平面图。
如图1中所示，显示装置1可以包括显示区域DA和环绕(或相邻于)显示区域DA的非显示区域NDA。
显示区域DA可以显示图像。显示区域DA可以包括像素。每个像素可以包括发光元件，例如发光二极管。每个发光二极管可以电连接到包括晶体管和电容器的电路元件。电路元件可以布置或设置在显示区域DA中。
非显示区域NDA可以是其中可以不显示图像的区域。非显示区域NDA可以完全围绕显示区域DA或可以与显示区域DA相邻。例如，驱动器可以布置或设置在非显示区域NDA中，驱动器可以向布置或设置在显示区域DA中的电路元件和/或发光二极管提供电信号或电力。非显示区域NDA可以包括焊盘，例如，该焊盘可以是电子元件或印刷电路板可以电连接到的区或区域。
尽管在图1中示出了显示装置1和显示区域DA为近似四边形，但这是作为示例提供的。根据另一示例，显示装置1和/或显示区域DA可以是基本上圆形的、基本上椭圆形的，或者可以具有各种基本上多边形的形状。
图2是根据实施例的显示装置的发光二极管和与发光二极管电连接的像素电路PC的等效电路图。
参照图2，电连接到发光二极管LED的像素电路PC可以包括晶体管和电容器。像素电路PC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst以及升压电容器Cbt。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的一些或预定数量的晶体管可以是N沟道金属氧化物半导体场效应晶体管(MOSFET)，并且第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的其余晶体管可以是P沟道金属氧化物半导体场效应晶体管(MOSFET)。作为示例，第三晶体管T3和第四晶体管T4可以是N沟道MOSFET(NMOS)，并且其余晶体管可以是P沟道MOSFET(PMOS)。在一个实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7可以是NMOS，并且其余晶体管可以是PMOS。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的仅一个晶体管可以是NMOS，并且其余晶体管可以是PMOS。
第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst以及升压电容器Cbt可以电连接到信号线。
信号线可以包括第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、发射控制线133、下一扫描线SLn和数据线171，第一扫描线SL1可以传输第一扫描信号Sn，第二扫描线SL2可以传输第二扫描信号Sn'，前一扫描线SLp可以传输前一扫描信号Sn-1，发射控制线133可以传输发射控制信号En，下一扫描线SLn可以传输下一扫描信号Sn+1，并且与第一扫描线SL1交叉或相交的数据线171可以传输数据信号Dm。
驱动电压线175可以将驱动电压(或第一电源电压)ELVDD传输到第一晶体管T1，并且第一初始化电压线145和第二初始化电压线165可以传输初始化电压Vint。
第一晶体管T1可以是驱动晶体管T1。第一晶体管T1的第一栅极电极(或第一控制电极)可以电连接到存储电容器Cst，驱动晶体管T1的第一电极可以通过第五晶体管T5电连接到驱动电压线175，并且第一晶体管T1的第二电极可以通过第六晶体管T6电连接到发光二极管LED的像素电极(或第一电极)。第一晶体管T1的第一电极和第二电极中的一者可以是源极电极，并且第一晶体管T1的第一电极和第二电极中的另一者可以是漏极电极。第一晶体管T1可以根据第二晶体管T2的开关操作接收数据信号Dm，并且将驱动电流Id供应到发光二极管LED。发光二极管LED可以通过使用驱动电流Id发射具有预定亮度的光。
第二晶体管T2可以是开关晶体管。第二晶体管T2的第二栅极电极(或第二控制电极)可以电连接到第一扫描线SL1，第二晶体管T2的第一电极可以电连接到数据线171，并且第二晶体管T2的第二电极可以电连接到第一晶体管T1的第一电极并同时通过第五晶体管T5电连接到驱动电压线175。第二晶体管T2的第一电极和第二电极中的一者可以是源极电极，并且第二晶体管T2的第一电极和第二电极中的另一者可以是漏极电极。第二晶体管T2可以根据通过第一扫描线SL1传输的第一扫描信号Sn导通，并且可以执行将通过数据线171传输的数据信号Dm传输到第一晶体管T1的第一电极的开关操作。
第三晶体管T3可以是可以补偿第一晶体管T1的阈值电压的补偿晶体管。第三晶体管T3的第三栅极电极(或补偿控制电极)可以电连接到第二扫描线SL2。第三晶体管T3的第一电极可以通过节点连接线166电连接到存储电容器Cst的第一电极CE1和第一晶体管T1的第一栅极电极。第三晶体管T3的第一电极可以电连接到第四晶体管T4的第二电极。第三晶体管T3的第二电极可以电连接到第一晶体管T1的第二电极，并且同时通过第六晶体管T6电连接到发光二极管LED的像素电极。第三晶体管T3的第一电极和第二电极中的一者可以是源极电极，并且第三晶体管T3的第一电极和第二电极中的另一者可以是漏极电极。
第三晶体管T3根据通过第二扫描线SL2传输的第二扫描信号Sn'导通，并且通过将第一晶体管T1的第一栅极电极电连接到第一晶体管T1的第二电极来使第一晶体管T1二极管式连接。
第四晶体管T4可以是可以使第一晶体管T1的第一栅极电极初始化的第一初始化晶体管。第四晶体管T4的第四栅极电极(或第四控制电极)可以电连接到前一扫描线SLp。第四晶体管T4的第一电极可以电连接到第一初始化电压线145。第四晶体管T4的第二电极可以电连接到存储电容器Cst的第一电极CE1、第三晶体管T3的第一电极和第一晶体管T1的第一栅极电极。第四晶体管T4的第一电极和第二电极中的一者可以是源极电极，并且第四晶体管T4的第一电极和第二电极中的另一者可以是漏极电极。第四晶体管T4可以根据前一扫描信号Sn-1导通，并且可以通过将初始化电压Vint传输到第一晶体管T1的第一栅极电极来执行使第一晶体管T1的第一栅极电极的电压初始化的初始化操作。
第五晶体管T5可以是操作控制晶体管。第五晶体管T5的第五栅极电极(或第五控制电极)可以电连接到发射控制线133，第五晶体管T5的第一电极可以电连接到驱动电压线175，并且第五晶体管T5的第二电极可以电连接到第一晶体管T1的第一电极和第二晶体管T2的第二电极。第五晶体管T5的第一电极和第二电极中的一者可以是源极电极，并且第五晶体管T5的第一电极和第二电极中的另一者可以是漏极电极。
第六晶体管T6可以是发射控制晶体管。第六晶体管T6的第六栅极电极(或第六控制电极)可以电连接到发射控制线133，第六晶体管T6的第一电极连接到第一晶体管T1的第二电极和第三晶体管T3的第二电极，并且第六晶体管T6的第二电极可以电连接到第七晶体管T7的第二电极和发光二极管LED的像素电极。第六晶体管T6的第一电极和第二电极中的一者可以是源极电极，并且第六晶体管T6的第一电极和第二电极中的另一者可以是漏极电极。
第五晶体管T5和第六晶体管T6可以根据通过发射控制线133传输的发射控制信号En同时导通，并且可以允许驱动电压ELVDD传输到发光二极管LED，并且因此允许驱动电流Id流过发光二极管LED。
第七晶体管T7可以是可以使发光二极管LED的像素电极初始化的第二初始化晶体管。第七晶体管T7的第七栅极电极(或第七控制电极)可以电连接到下一扫描线SLn。第七晶体管T7的第一电极可以电连接到第二初始化电压线165。第七晶体管T7的第二电极可以电连接到第六晶体管T6的第二电极和发光二极管LED的像素电极。第七晶体管T7可以根据通过下一扫描线SLn传输的下一扫描信号Sn+1导通，以使发光二极管LED的像素电极初始化。尽管在图2中示出了第七晶体管T7可以电连接到下一扫描线SLn，但是第七晶体管T7可以电连接到发射控制线133并且根据发射控制信号En而被驱动。
存储电容器Cst可以包括第一电极CE1和第二电极CE2。存储电容器Cst的第一电极CE1可以电连接到第一晶体管T1的第一栅极电极，并且存储电容器Cst的第二电极CE2可以电连接到驱动电压线175。存储电容器Cst可以存储与第一晶体管T1的第一栅极电极的电压和驱动电压ELVDD之间的差对应的电荷。
升压电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以电连接到第二晶体管T2的第二栅极电极和第一扫描线SL1，并且第四电极CE4可以电连接到第三晶体管T3的第一电极和节点连接线166。在供应到第一扫描线SL1的第一扫描信号Sn被截止的情况下，升压电容器Cbt可以升高第一节点N1的电压。在第一节点N1的电压升高的情况下，可以清楚地表达黑色灰度。
第一节点N1可以包括电连接到第一晶体管T1的第一栅极电极、第三晶体管T3的第一电极、第四晶体管T4的第二电极和升压电容器Cbt的第四电极CE4的部分或区。
作为实施例，图2描述了第三晶体管T3和第四晶体管T4为NMOS，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7为PMOS。直接影响显示装置的亮度的第一晶体管T1可以包括半导体层，该半导体层包括具有高可靠性的多晶硅。由此，可以实现高分辨率的显示装置。
例如，由于氧化物基半导体可以具有高载流子迁移率和低漏电流，因此即使驱动时间长，电压降也可以不大。例如，即使在低频驱动期间，依据电压降的图像颜色变化也可以不大，并且因此包括氧化物基半导体的晶体管可以在低频下驱动。由于氧化物基半导体可以具有漏电流小的优点，因此各自与第一晶体管T1的第一栅极电极G1电连接的第三晶体管T3和第四晶体管T4可以包括氧化物基半导体以防止可能流到第一栅极电极G1的漏电流并同时降低功耗。在实施例中，第三晶体管T3、第四晶体管T4和第七晶体管T7中的每一者可以是包含氧化物基半导体的氧化物晶体管。
图3是根据实施例的布置或设置在显示装置的第N行中的像素电路的平面图。
参照图3，像素电路PC可以包括各自在第一方向(例如，x方向)上延伸的第一扫描线SL1、第二扫描线SL2、前一扫描线SLp、下一扫描线SLn、发射控制线133、第一初始化电压线145和第二初始化电压线165，并且包括各自在与第一方向相交的第二方向(例如，y方向)上延伸的数据线171和驱动电压线175。
如以上参照图2描述的，像素电路PC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7、存储电容器Cst以及升压电容器Cbt。
在实施例中，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每一者可以是包含硅基半导体的硅晶体管。例如，第三晶体管T3和第四晶体管T4中的每一者可以是包含氧化物基半导体的氧化物晶体管。
第一晶体管T1的半导体层A1、第二晶体管T2的半导体层A2、第五晶体管T5的半导体层A5、第六晶体管T6的半导体层A6和第七晶体管T7的半导体层A7可以布置或设置在相同的层上，可以包括相同或相似的材料，并且可以彼此电连接以彼此为一体。第一晶体管T1的半导体层A1、第二晶体管T2的半导体层A2、第五晶体管T5的半导体层A5、第六晶体管T6的半导体层A6和第七晶体管T7的半导体层A7可以包括例如多晶硅。
第一晶体管T1的半导体层A1、第二晶体管T2的半导体层A2、第五晶体管T5的半导体层A5、第六晶体管T6的半导体层A6和第七晶体管T7的半导体层A7中的每一者可以包括沟道区、第一区和第二区，并且第一区和第二区分别在沟道区的相对两侧处。第一区和第二区可以包括杂质区，并且包括N型杂质或P型杂质。第一区和第二区中的一者可以是源极区，并且第一区和第二区中的另一者可以是漏极区。如以上参照图1描述的，第一区可以与相关晶体管的第一电极(源极区或漏极区)对应，并且第二区可以与相关晶体管的第二电极(漏极区或源极区)对应。
第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4可以布置或设置在相同的层上，可以包括相同或相似的材料，并且可以彼此电连接以彼此为一体。第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4可以包括氧化锌基材料，例如，氧化锌、氧化铟锌和氧化镓铟锌。在实施例中，第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4可以包括：在ZnO中包含诸如铟(In)、镓(Ga)和锡(Sn)中的至少一种的金属的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4中的每一者可以包括沟道区、第一区和第二区，并且第一区和第二区分别在沟道区的相对两侧处。第一区和第二区中的每一者可以包括导电区，并且可以通过调整氧化物半导体的载流子浓度并且使源极区和漏极区导电来形成。例如，可以通过经由对第三晶体管T3和第四晶体管T4的氧化物基半导体执行可以使用氢(H)基气体、氟(F)基气体或这些气体的组合的等离子体处理来增加载流子浓度而形成导电区。
第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4中的每一者的第一区可以与以上参照图2描述的第一电极(源极电极或漏极电极)对应，并且第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4中的每一者的第二区可以与第二电极(漏极电极或源极电极)对应。
如图3中所示，包括第一晶体管T1的半导体层A1、第二晶体管T2的半导体层A2、第五晶体管T5的半导体层A5、第六晶体管T6的半导体层A6和第七晶体管T7的半导体层A7的硅基半导体层SSL可以与包括第三晶体管T3的半导体层A3和第四晶体管T4的半导体层A4的氧化物基半导体层OSL分开(或隔开)。
硅基半导体层SSL可以弯曲成各种形状，并且第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以沿着硅基半导体层SSL的弯曲形状布置或设置。
第一晶体管T1的半导体层A1可以包括硅基半导体层SSL的一部分，并且可以包括沟道区、第一区B1和第二区C1，沟道区与第一晶体管T1的第一栅极电极G1重叠，并且第一区B1和第二区C1分别在沟道区的相对两侧处。第一晶体管T1的沟道区可以具有基本上弯曲的形状。作为示例，尽管在图3中示出了第一晶体管T1的沟道区可以具有基本上字母S形状，但是在实施例中第一晶体管T1的沟道区可以具有可以多次弯曲的形状，如欧米茄或基本上字母C形状。由于第一晶体管T1的沟道区可以具有基本上弯曲的形状，因此可以在狭窄平面上形成长的沟道长度，并且施加到第一栅极电极G1的栅极电压的驱动范围扩大，并且因此可以更精细地控制从发光二极管LED发射的光的灰度，并且可以改善显示质量。第一晶体管T1的第一栅极电极G1可以形成为具有孤立的配置或岛状配置。
第二晶体管T2的半导体层A2可以包括硅基半导体层SSL的一部分，并且可以包括沟道区、第一区B2和第二区C2，沟道区与第二晶体管T2的第二栅极电极G2重叠，并且第一区B2和第二区C2分别在沟道区的相对两侧处。第二晶体管T2的第二栅极电极G2可以包括在第一方向上延伸的第一扫描线SL1的一部分。第二晶体管T2的第一区B2可以通过第二晶体管T2的半导体层A2和数据线171之间的绝缘层的接触孔电连接到数据线171。作为示例，由于第二晶体管T2的半导体层A2和数据线171之间的中介金属163通过第八接触孔CNT8电连接到半导体层A2，并且数据线171通过第十接触孔CNT10电连接到中介金属163，因此第二晶体管T2的半导体层A2可以通过中介金属163电连接到数据线171。在实施例中，第二晶体管T2的半导体层A2可以通过半导体层A2与数据线171之间的接触孔直接电连接到数据线171，而无需中介金属。第二晶体管T2的第二区C2可以电连接到第一晶体管T1的第一区B1。
第三晶体管T3的半导体层A3可以包括氧化物基半导体层OSL的一部分，并且可以包括沟道区、第一区B3和第二区C3，沟道区与第三栅极电极G3重叠，并且第一区B3和第二区C3分别在沟道区的相对两侧处。
第三晶体管T3的沟道区可以与第二扫描线SL2重叠。第三晶体管T3的第三栅极电极G3可以包括在第一方向上延伸的第二扫描线SL2的一部分。第二扫描线SL2可以包括分别布置或设置在不同的层上并且彼此电连接的第一导电层143和第二导电层153。第一导电层143可以布置或设置在第三晶体管T3的半导体层A3下方。第二导电层153可以布置或设置在第三晶体管T3的半导体层A3上方。第一导电层143的与第三晶体管T3的半导体层A3重叠的部分和第二导电层153的与第三晶体管T3的半导体层A3重叠的部分可以分别与底栅极电极和顶栅极电极对应。例如，第三晶体管T3的第三栅极电极G3可以具有双栅极结构。
第三晶体管T3的半导体层A3的第一区B3可以电连接到第四晶体管T4的半导体层A4，并且通过节点连接线166电连接到第一晶体管T1的第一栅极电极G1。作为示例，节点连接线166可以通过第四接触孔CNT4电连接到第一栅极电极G1，并且可以通过第五接触孔CNT5电连接到第三晶体管T3的半导体层A3的第一区B3。第四接触孔CNT4可以穿过第一栅极电极G1和节点连接线166之间的绝缘层，并且第五接触孔CNT5可以穿过氧化物基半导体层OSL和节点连接线166之间的绝缘层。下面描述的存储电容器Cst的第二电极CE2可以包括与第四接触孔CNT4对应的开口SOP。
第三晶体管T3的半导体层A3的第二区C3可以电连接到第一连接电极168。作为示例，第一连接电极168可以通过第一接触孔CNT1电连接到硅基半导体层SSL的一部分(例如，第一晶体管T1的半导体层A1的第二区D2)，并且通过第二接触孔CNT2电连接到氧化物基半导体层OSL的一部分(例如，第三晶体管T3的半导体层A3的第二区C3)。第一接触孔CNT1可以穿过硅基半导体层SSL和第一连接电极168之间的绝缘层。第二接触孔CNT2可以穿过氧化物基半导体层OSL和第一连接电极168之间的绝缘层。
可以通过使用包括氢的气体来使第三晶体管T3的半导体层A3的第一区B3和第二区C3导电。因此，半导体层A3的第一区B3和第二区C3可以包括氢。
第四晶体管T4的半导体层A4可以包括氧化物基半导体层OSL的一部分并且包括沟道区、第一区B4和第二区C4，沟道区与第四栅极电极G4重叠，并且第一区B4和第二区C4分别在沟道区的相对两侧处。
第四晶体管T4的沟道区可以与前一扫描线SLp重叠，并且第四栅极电极G4可以包括前一扫描线SLp的一部分。前一扫描线SLp可以包括分别布置或设置在不同的层上并且彼此电连接的多个导电层。作为示例，前一扫描线SLp可以包括第三导电层141和第四导电层151。第三导电层141可以布置或设置在第四晶体管T4的半导体层A4下方。第四导电层151可以布置或设置在第四晶体管T4的半导体层A4上方。第三导电层141的与第四晶体管T4的半导体层A4重叠的部分和第四导电层151的与第四晶体管T4的半导体层A4重叠的部分可以分别与底栅极电极和顶栅极电极对应。
第四晶体管T4的半导体层A4的第一区B4可以通过第二连接电极161电连接到第一初始化电压线145。第二区C4可以电连接到第三晶体管T3的第三半导体层A3。第二连接电极161可以通过第三接触孔CNT3电连接到第一初始化电压线145，并且通过第九接触孔CNT9电连接到第四晶体管T4的第一区B4。第三接触孔CNT3可以形成在第一初始化电压线145和第二连接电极161之间的绝缘层中。第九接触孔CNT9可以形成在氧化物基半导体层OSL和第二连接电极161之间的绝缘层中。
第四晶体管T4的半导体层A4的第一区B4和第二区C4可以通过使用包括氢的气体来导电。因此，第一区B4和第二区C4可以包括氢。可替代地，第四晶体管T4的第一区B4和第二区C4可以包括氟或者包括氢和氟两者。
第五晶体管T5的半导体层A5可以包括硅基半导体层SSL的一部分，并且包括沟道区、第一区B5和第二区C5，沟道区与第五晶体管T5的第五栅极电极G5重叠，并且第一区B5和第二区C5分别在沟道区的相对两侧处。
第五晶体管T5的第五栅极电极G5可以包括在第一方向上延伸的发射控制线133的一部分。第五晶体管T5的第一区B5可以电连接到驱动电压线175。第二区C5可以电连接到第一晶体管T1的半导体层A1。
第六晶体管T6的半导体层A6可以包括硅基半导体层SSL的一部分，并且包括沟道区、第一区B6和第二区C6，沟道区与第六晶体管T6的第六栅极电极G6重叠，并且第一区B6和第二区C6分别在沟道区的相对两侧处。
第六晶体管T6的第六栅极电极G6可以包括发射控制线133的一部分。第六晶体管T6的第一区B6可以电连接到第一晶体管T1的半导体层A1，并且第二区C2可以电连接到第三连接电极167。第三连接电极167可以电连接到布置或设置在其上方的第四连接电极177。第三连接电极167和第四连接电极177可以布置或设置在第六晶体管T6和发光二极管的像素电极之间，以将第六晶体管T6电连接到像素电极。
第七晶体管T7的半导体层A7可以包括硅基半导体层SSL的一部分，并且包括沟道区、第一区B7和第二区C7，沟道区与第七栅极电极G7重叠，并且第一区B7和第二区C7分别在沟道区的相对两侧处。
第七晶体管T7的沟道区可以与下一扫描线SLn重叠。第七栅极电极G7可以包括在第一方向上延伸的下一扫描线SLn的一部分。
第七晶体管T7的第一区B7可以电连接到第六晶体管T6，并且第二区C7可以电连接到第二初始化电压线165。在实施例中，在图7中示出了第二初始化电压线165可以在第一方向上延伸并且可以包括在第二方向上延伸的分支，并且第二初始化电压线165的分支可以通过第六接触孔CNT6电连接到第七晶体管T7的第二区C7。在实施例中，第二初始化电压线165可以不包括分支。
存储电容器Cst可以包括第一电极CE1和第二电极CE2。第一电极CE1和第二电极CE2可以与第一晶体管T1重叠。作为示例，第一电极CE1和第二电极CE2可以与半导体层A1或第一晶体管T1的沟道区重叠。在实施例中，第一晶体管T1的第一栅极电极G1可以包括第一电极CE1。
存储电容器Cst的第二电极CE2可以包括在第一方向上延伸的横向布线HL的一部分，并且驱动电压线175可以通过第七接触孔CNT7电连接到第二电极CE2和/或横向布线HL。驱动电压线175可以通过第七接触孔CNT7直接接触第二电极CE2和/或横向布线HL，或者通过驱动电压线175下方的连接金属电连接到第二电极CE2和/或横向布线HL。
升压电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以包括第一扫描线SL1的一部分。换言之，第一扫描线SL1的一部分可以包括第三电极CE3。第三电极CE3可以与第二栅极电极G2是一体的。升压电容器Cbt的第四电极CE4与第三电极CE3重叠，并且可以包括氧化物基半导体。作为示例，氧化物基半导体层OSL的一部分可以包括升压电容器Cbt的第四电极CE4。
在实施例中，显示装置可以具有其中图3中所示的像素电路PC在行方向和列方向上重复布置或设置的结构。可替代地，显示装置可以具有翻转结构，在该翻转结构中，图3中的彼此邻近的两个像素电路相对于在第二方向(例如，y方向)上布置或设置在该两个像素电路之间的虚拟轴水平对称。
图4是根据实施例的显示装置的示意性截面图以及沿着图3的线A-A'截取的像素电路PC和布置或设置在像素电路PC上的发光二极管LED的示意性截面图。
参照图4，像素电路PC可以包括参照图3描述的结构并且可以布置或设置在基底100上方。基底100可以包括玻璃或聚合物树脂。聚合物树脂可以包括聚醚砜(PES)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚酰亚胺(PI)、聚碳酸酯(PC)、三醋酸纤维素(TAC)和醋酸丙酸纤维素(CAP)。
缓冲层111可以防止杂质渗入像素电路PC的半导体层(例如，硅基半导体层SSL)中。缓冲层111可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以包括包含上述材料的单层或多层。
硅基半导体层SSL可以布置或设置在缓冲层111上。关于此，图4示出了第一晶体管T1的半导体层A1，该半导体层A1可以是硅基半导体层SSL的一部分或区。第一晶体管T1的半导体层A1可以包括沟道区D1和多个杂质区，沟道区D1与第一栅极电极G1重叠，并且多个杂质区分别在沟道区D1的相对两侧处。
第一绝缘层112可以布置或设置在硅基半导体层SSL上。第一绝缘层112可以与栅极绝缘层对应，该栅极绝缘层可以使布置或设置在硅基半导体层SSL上的半导体层与和相关半导体层重叠的相关栅极电极绝缘。第一绝缘层112的一部分可以与栅极绝缘层对应，该栅极绝缘层可以使第一晶体管T1的半导体层A1与第一栅极电极G1电绝缘。类似地，第一绝缘层112可以布置或设置在沿着硅基半导体层SSL布置或设置的半导体层A2、A5、A6和A7(参见图3)与分别和多个相关半导体层对应的多个栅极电极(例如，图3的第二栅极电极G2、第五栅极电极G5、第六栅极电极G6和第七栅极电极G7)之间。第一绝缘层112可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以包括包含上述材料的单层或多层。
第一栅极电极G1和其他栅极电极(例如，第二栅极电极G2(参见图3)、第五栅极电极G5(参见图3)、第六栅极电极G6(参见图3)和第七栅极电极G7(参见图3))可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且包括包含上述材料的单层结构或多层结构。
存储电容器Cst的第一电极CE1可以布置或设置在第一绝缘层112上，并且第二电极CE2可以布置或设置在第一绝缘层112上的第二绝缘层113上。在实施例中，在存储电容器Cst与第一晶体管T1重叠的情况下，存储电容器Cst的第一电极CE1可以包括第一栅极电极G1的一部分，并且第二电极CE2可以包括用于在节点连接线166和第一栅极电极G1之间电连接的开口SOP。第二绝缘层113可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以包括包含上述材料的单层或多层。
第一电极CE1和/或第二电极CE2可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且包括包含上述材料的单层结构或多层结构。
第三绝缘层114可以布置或设置在存储电容器Cst上。第三绝缘层114可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且包括包含上述材料的单层或多层。
氧化物基半导体层OSL可以布置或设置在第三绝缘层114上。关于此，图4示出了第四晶体管T4的半导体层A4，半导体层A4可以是氧化物基半导体层OSL的一部分或区。第四晶体管T4的半导体层A4可以包括沟道区D4、第一区B4和第二区C4，第一区B4和第二区C4分别在沟道区D4的相对两侧处。
第四晶体管T4的第四栅极电极G4可以包括分别设置在沟道区D4下面或下方和沟道区D4上的底栅极电极G4a和顶栅极电极G4b。图4的底栅极电极G4a可以包括参照图3描述的第三导电层141的一部分，并且顶栅极电极G4b可以包括参照图3描述的第四导电层151的一部分。
底栅极电极G4a可以在第四晶体管T4的沟道区D4下方并且可以与第四晶体管T4的沟道区D4重叠，底栅极电极G4a和第四晶体管T4的沟道区D4之间具有第三绝缘层114。顶栅极电极G4b可以在第四晶体管T4的沟道区D4上方，且第四绝缘层115在顶栅极电极G4b和第四晶体管T4的沟道区D4之间。第四绝缘层115可以不完全形成或设置在基底100上方，而是局部图案化。第四绝缘层115可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以包括包含上述材料的单层或多层。
尽管未示出，参照图3描述的第三晶体管T3的半导体层A3和第三栅极电极G3的结构可以与图4中所示的第四晶体管T4的半导体层A4和第四栅极电极G4的结构相同。
第五绝缘层116可以布置或设置在包括氧化物基半导体的晶体管(例如，第四晶体管T4和第三晶体管T3(参见图3))上。第五绝缘层116可以包括诸如氧化硅、氮氧化硅和氮化硅的无机绝缘材料，并且可以包括包含上述材料的单层或多层。
升压电容器Cbt的第三电极CE3可以在第一绝缘层112上，并且第四电极CE4可以在第三绝缘层114上。第三电极CE3和/或第四电极CE4可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的低电阻导电材料，并且可以包括包含上述材料的单层结构或多层结构。
节点连接线166可以在第五绝缘层116上。节点连接线166可以通过第四接触孔CNT4和第五接触孔CNT5电连接到第一栅极电极G1和氧化物基半导体层OSL。节点连接线166可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且可以包括包含上述材料的单层结构或多层结构。作为示例，节点连接线166可以具有Ti层/Al层/Ti层的三层结构。
第六绝缘层118可以在节点连接线166上。第六绝缘层118可以包括无机绝缘材料和/或有机绝缘材料。有机绝缘材料可以包括苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)。
数据线171和驱动电压线175可以布置或设置在第六绝缘层118上。数据线171和/或驱动电压线175可以包括铝(Al)、铜(Cu)和/或钛(Ti)，并且包括包含上述材料的单层或多层结构。作为示例，数据线171和/或驱动电压线175可以具有Ti层/Al层/Ti层的三层结构。
尽管在图4中示出了数据线171和驱动电压线175布置或设置在第六绝缘层118上，但是在实施例中，数据线171和/或驱动电压线175可以布置或设置在第五绝缘层116上，或者可以包括布置或设置在第五绝缘层116上并且电连接到数据线171和/或驱动电压线175的辅助线。
第七绝缘层119可以布置或设置在像素电路PC上。第七绝缘层119可以包括诸如苯并环丁烯(BCB)、聚酰亚胺或六甲基二硅氧烷(HMDSO)的有机绝缘层。
发光二极管LED可以包括像素电极310、发射层320和相对电极330。
像素电极310的边缘可以被上绝缘层120覆盖或与上绝缘层120重叠。发射层320可以通过形成在上绝缘层120中的开口与像素电极310重叠。
像素电极310可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们化合物的反射层。像素电极310可以包括反射层和透明导电层，该透明导电层设置在反射层上和/或反射层下面或下方。透明导电层可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或铝掺杂氧化锌(AZO)。在实施例中，像素电极310可以具有ITO层/Ag层/ITO层的三层结构。
在实施例中，发射层320可以包括有机材料。发射层320可以包括发射具有预定颜色(例如，红色、绿色或蓝色)的光的材料，并且包括荧光材料或磷光材料。
相对电极330可以包括具有相对小的功函数的金属。例如，相对电极330可以包括包含银(Ag)、镁(Mg)、铝(Al)、镍(Ni)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金的薄层。在实施例中，相对电极330可以包括包含银(Ag)和镁(Mg)的透射电极。
尽管在图4中描述了发光二极管LED可以包括包含有机材料的有机发光二极管，但是在实施例中，发光二极管LED可以包括包含无机材料的无机发光二极管。无机发光二极管可以包括包含无机材料半导体基材料的PN结二极管。在可以在正向方向上对PN结二极管施加电压的情况下，空穴和电子被注入PN结二极管中，并且通过将由空穴和电子复合产生的能量转化为光能，可以发射具有预设颜色的光。无机发光二极管可以具有大约几微米至大约数百微米的宽度。在实施例中，无机发光二极管可以由微型发光二极管表示。
图5是根据实施例的显示装置的像素电路的一部分或区的平面图，图6是沿着图5的线B-B'截取的示意性截面，并且图7是沿着图5的线C-C'截取的示意性截面图。
图5示出了图4中所示的像素电路PC的一部分或区(例如，氧化物基半导体层OSL和围绕氧化物基半导体层OSL的结构)，并且示出了第三晶体管T3和第四晶体管T4可以沿着氧化物基半导体层OSL形成或设置。
参照图5和图6，第三晶体管T3的半导体层A3可以包括沟道区D3、第一区B3和第二区C3，第一区B3和第二区C3分别在沟道区D3的相对两侧处。第三晶体管T3的第三栅极电极G3可以包括底栅极电极G3a和顶栅极电极G3b，底栅极电极G3a在第三晶体管T3的沟道区D3下方，并且顶栅极电极G3b在第三晶体管T3的沟道区D3上方。
第三晶体管T3的沟道区D3可以包括与顶栅极电极G3b和/或底栅极电极G3a重叠的区。在实施例中，在第三晶体管T3可以包括一个栅极电极的情况下，沟道区D3可以限定为与所述一个栅极电极重叠的区。在实施例中，在第三晶体管T3可以包括顶栅极电极G3b和底栅极电极G3a的情况下，沟道区D3可以限定为与顶栅极电极G3b重叠的区。
第一连接电极168可以布置或设置在第三晶体管T3上方。例如，第一连接电极168可以布置或设置在第三晶体管T3的顶栅极电极G3b上方，且第五绝缘层116在第一连接电极168和顶栅极电极G3b之间。
第一连接电极168可以将氧化物基半导体层OSL电连接到硅基半导体层SSL，硅基半导体层SSL在氧化物基半导体层OSL下方。作为示例，第一连接电极168可以将第三晶体管T3的半导体层A3电连接到第一晶体管的半导体层。第一连接电极168的一部分可以通过限定在第三晶体管T3上的第五绝缘层116中的第二接触孔CNT2电连接到第三晶体管T3的导电区(例如，第二区C3)。第一连接电极168的另一部分可以通过穿过或延伸通过第一绝缘层112、第二绝缘层114、第三绝缘层115和第五绝缘层116的第一接触孔CNT1电连接到第一晶体管的第二区C1。
如图5中所示，第三晶体管T3的沟道区D3可以在一个方向或一方向上(例如，在第二方向上)与第一接触孔CNT1保持第一距离DS1。第一距离DS1可以是2μm或更大。例如，第一距离DS1可以是2.0μm≤DS1≤10μm、2.0μm≤DS1≤8μm或2.0μm≤DS1≤7μm。在第一距离DS1偏离上述下限的情况下，第三晶体管T3的半导体层A3的特性可能劣化并且可能出现污点。
第三晶体管T3的导电区(例如，第一区B3或第二区C3)的氢浓度可以为1.1×1021atom/cm3或更大。氢浓度的增加意味着第一区B3或第二区C3内的载流子增加并且第三晶体管T3的特性改善。在第一区B3或第二区C3的氢浓度偏离下限的情况下，可能难以预期第三晶体管T3的正常操作。
参照图5和图7，第四晶体管T4的半导体层A4可以包括沟道区D4、第一区B4和第二区C4，第一区B4与第二区C4分别在沟道区D4的相对两侧处。第四晶体管T4的第四栅极电极G4可以包括底栅极电极G4a和顶栅极电极G4b，底栅极电极G4a在第四晶体管T4的沟道区D4下方，并且顶栅极电极G4b在第四晶体管T4的沟道区D4上方。
第四晶体管T4的沟道区D4可以包括与顶栅极电极G4b和/或底栅极电极G4a重叠的区。在实施例中，在第四晶体管T4可以包括一个栅极电极的情况下，沟道区D4可以限定为与一个栅极电极重叠的区。在实施例中，在第四晶体管T4可以包括顶栅极电极G4b和底栅极电极G4a的情况下，沟道区D4可以限定为与顶栅极电极G4b重叠的区。
第二连接电极161可以布置或设置在第四晶体管T4上方。第二连接电极161可以设置在第五绝缘层116上方，并且第四晶体管T4的顶栅极电极G4b可以设置在第五绝缘层116下面或下方。例如，第二连接电极161可以布置或设置在第四晶体管T4的顶栅极电极G4b上方，且第五绝缘层116设置在第二连接电极161和顶栅极电极G4b之间。
第二连接电极161可以将氧化物基半导体层OSL电连接到线，该线在氧化物基半导体层OSL下方。作为示例，第二连接电极161可以将第四晶体管T4的半导体层A4电连接到第一初始化电压线145。第二连接电极161的一部分可以通过形成在第五绝缘层116中的第九接触孔CNT9电连接到第四晶体管T4的导电区(例如，第二区C4)。第二连接电极161的另一部分可以通过穿过或延伸通过第三绝缘层114和第五绝缘层116的第三接触孔CNT3电连接到第一晶体管T1的第二区C1。
如图5中所示，第四晶体管T4的沟道区D4可以在一个方向或一方向上(例如，在第二方向上)与第三接触孔CNT3保持第二距离DS2。第二距离DS2可以是2μm或更大。例如，第二距离DS2可以是2.0μm≤DS2≤10μm、2.0μm≤DS2≤8μm或2.0μm≤DS2≤7μm。在第二距离DS2偏离上述下限的情况下，第四晶体管T4的半导体层A4的特性可能劣化。
第四晶体管T4的导电区(例如，第一区B4或第二区C4)的氢浓度可以为大约1.1×1021atom/cm3或更大。在满足上述范围的情况下，第四晶体管T4可以正常操作。
图8是示出根据实施例和比较示例的第三晶体管的传输曲线的曲线图。在图8中，Ids表示漏极-源极电流，并且Vgs表示栅极-源极电压。
根据图8的比较示例的像素电路与参照图5描述的第一距离DS1形成为小于大约2μm(例如，大约1.6μm)的情况对应，这表明在SD正向方向上的电流和在DS反向方向上的电流之间的电流偏差大。相比之下，根据实施例，在第一距离DS1可以形成为大约2μm或更大的情况下，如图8中所示，在SD正向方向上的电流和在DS反向方向上的电流之间的电流偏差可以非常小。
如上所述，氧化物基半导体层OSL的导电区可以通过等离子体处理形成，该等离子体处理可以使用氢(H)基气体、氟(F)基气体和/或它们的组合。在等离子体处理之后执行的工艺(例如，形成接触孔的工艺和退火工艺)期间，包含在导电区中的元件可能缩小，并且因此晶体管的特性可能劣化。作为示例，由于通过在退火工艺期间施加的热量引起的脱氢作用，沿着氧化物基半导体层OSL形成或设置的第三晶体管T3的特性可能劣化，并且通过显示装置显示的图像可能出现污点，这使显示质量劣化。相比之下，根据实施例，通过上述结构，可以改善第三晶体管T3的特性，并且可以使污点的出现最小化。
第三晶体管T3的导电区(例如，图6中所示的第一区B3或第二区C3)的氢浓度可以为1.1×1021atom/cm3或更大。在满足上述范围的情况下，可以改善第三晶体管T3的特性。氢浓度的增加意味着第一区B3或第二区C3内的载流子增加并且第三晶体管T3的特性改善。
图9是示出根据实施例和比较示例的针对第三晶体管通过二次离子质谱(SIMS)测量的氢浓度的曲线图。如图4和图6中所示，由于氧化物基半导体层OSL的导电区可以布置或设置在第三绝缘层114和第五绝缘层116之间，因此在可以对具有相关结构的显示装置执行SIMS的情况下，第五绝缘层116和第三绝缘层114的氢浓度也可以如图9中所示被测量，第五绝缘层116和第三绝缘层114设置在第三晶体管T3的第一区B3和/或第二区C3上方和下方。
比较示例示出了如上所述的小于大约2μm的像素电路的第三晶体管的导电区的氢浓度以及在厚度方向上的导电区(例如，第一区B3的中心部分tc)的氢浓度可以为大约1.03×1021atom/cm3或更大。相比之下，根据实施例，在厚度方向上的导电区(例如，第一区B3的中心部分tc)的氢浓度可以为大约1.4×1021atom/cm3或更大，例如，大约1.42×1021atom/cm3。
图10是根据实施例的显示装置的一部分的平面图，并且图11是沿着图10的线D-D'截取的示意性截面图。由于图10中所示的显示装置可以包括参照图5至图9描述的所有特征，因此省略了对图10中所示的多个结构之中的与图5中所示的结构相同的结构的描述。
参照图10，前一扫描线SLp可以在第一方向上延伸以与氧化物基半导体层OSL交叉或相交，并且可以包括布置或设置在不同层上的多个层。作为示例，如图10中所示，前一扫描线SLp可以包括第三导电层141和第四导电层151。第三导电层141可以布置或设置在氧化物基半导体层OSL下方，并且第四导电层151可以布置或设置在氧化物基半导体层OSL上方。不同层上的第三导电层141和第四导电层151可以通过第十一接触孔CNT11彼此电连接。
第十一接触孔CNT11可以与第四晶体管T4的沟道区D4分开。第四晶体管T4的沟道区D4和第十一接触孔CNT11之间的在第一方向上的第三距离DS3可以是2.4μm或更大。在第三距离DS3小于上述下限的情况下，第四晶体管T4的特性可能劣化，并且因此显示质量可能劣化。
参照图11，第三导电层141可以布置或设置在第二绝缘层113上，并且第四导电层151可以布置或设置在第三导电层141上方，且第三绝缘层114在第四导电层151和第三导电层141之间。第三绝缘层114可以包括可以与第三导电层141的一部分重叠的第十一接触孔CNT11，并且第四导电层151可以通过第十一接触孔CNT11电连接到第三导电层141。
第三绝缘层114的限定第十一接触孔CNT11的侧向表面可以包括倾斜表面。倾斜表面的斜率(即，在倾斜表面和第三导电层141的顶表面(或基底110的顶表面)之间形成的角α1和α2)可以为大约86°或更小。通过形成大约86°或更小的角α1和α2可以防止第四导电层151的可以布置或设置在倾斜表面上的部分的厚度减小。
第十一接触孔CNT11的尺寸(例如，第十一接触孔CNT11的宽度w)可以形成为大约2.2μm或更小。在第十一接触孔CNT11的宽度w满足上述条件的情况下，可以改善第四晶体管T4的特性。
图12是示出根据实施例的第四晶体管的传输曲线的曲线图。
图12的比较示例示出了参照图10描述的第三距离DS3可以为大约2.2μm并且参照图11描述的第十一接触孔CNT11的宽度w可以为大约2.6μm的情况。参照图12的比较示例，难以预料第四晶体管T4的传输曲线。相比之下，根据实施例，例如，在第三距离DS3可以为大约2.4μm并且第十一接触孔CNT11的宽度w可以为大约2.2μm的情况下，这表明第四晶体管T4的操作极好。
参照图10和图11描述的结构适用于第二扫描线SL2和第三晶体管T3之间。图13是根据实施例的显示装置的一部分或区的平面图。如图13中所示，第二扫描线SL2的第一导电层143和第二导电层153可以通过第十二接触孔CNT12彼此电连接。
参照图13，第十二接触孔CNT12可以具有与参照图10和图11描述的第十一接触孔CNT11的结构和宽度相同的结构和宽度。如上所述，第十二接触孔CNT12和第三晶体管T3的沟道区D3之间的在第一方向上的距离可以是2.4μm或更大。例如，布置或设置在第一导电层143和第二导电层153之间并限定第十二接触孔CNT12的绝缘层的侧向表面的倾斜角也可以具有上述参照图11描述的第三绝缘层114的侧向表面的倾斜角α1和α2的情况。
应当理解的是，本文中描述的实施例应当仅以描述性的意义来考虑，并且不是为了限制的目的。每个实施例中的特征或方面的描述通常应当被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照附图描述了一个或多个实施例，但是本领域技术人员将理解的是，在不脱离如由所附权利要求限定的精神和范围的情况下，可以对这些实施例进行形式和细节上的各种改变。

Claims (25)

1.一种显示装置，包括：
第一硅晶体管，包括：
第一半导体层，包括硅基半导体；以及
第一栅极电极，与所述第一半导体层重叠；
第一氧化物晶体管，包括：
第二半导体层，与所述第一半导体层隔开并且包括氧化物基半导体；以及
第二栅极电极；
上绝缘层，设置在所述第一半导体层和所述第二半导体层上，所述上绝缘层包括第一接触孔和第二接触孔；以及
第一连接电极，设置在所述上绝缘层上，通过所述第一接触孔电连接到所述第一半导体层，并且通过所述第二接触孔电连接到所述第二半导体层，其中，
所述第二半导体层包括沟道区、源极区和漏极区，所述源极区和所述漏极区布置在所述沟道区的相对两侧处，并且
所述第二半导体层的所述沟道区和所述第一接触孔之间的第一距离为大约2μm或更大。
2.根据权利要求1所述的显示装置，其中，所述第二半导体层的所述源极区或所述漏极区的氢浓度为大约1.1×1021atom/cm3或更大。
3.根据权利要求1所述的显示装置，还包括设置在所述第一半导体层和所述第二半导体层之间的绝缘层。
4.根据权利要求1所述的显示装置，其中，所述第一半导体层包括沟道区、源极区和漏极区，所述源极区和所述漏极区布置在所述沟道区的相对两侧处，并且
所述第一半导体层的所述沟道区包括弯曲形状。
5.根据权利要求1所述的显示装置，还包括节点连接线，所述节点连接线将所述第一硅晶体管的所述第一栅极电极电连接到所述第一氧化物晶体管。
6.根据权利要求1所述的显示装置，还包括第二氧化物晶体管，所述第二氧化物晶体管包括第三半导体层和第三栅极电极，所述第三半导体层包括氧化物基半导体。
7.根据权利要求6所述的显示装置，其中，所述第二氧化物晶体管的所述第三半导体层和所述第一氧化物晶体管的所述第二半导体层彼此为一体。
8.根据权利要求6所述的显示装置，还包括：
初始化电压线；
第一信号线，与所述初始化电压线在相同的方向上延伸；以及
第二连接电极，设置在所述第二氧化物晶体管的所述第三半导体层和所述初始化电压线上，所述第二连接电极将所述初始化电压线电连接到所述第三半导体层。
9.根据权利要求8所述的显示装置，其中，所述上绝缘层还包括第三接触孔，
所述第二连接电极通过所述第三接触孔电连接到所述初始化电压线，并且
所述第三半导体层的沟道区和所述第三接触孔之间的第二距离为大约2μm或更大。
10.根据权利要求8所述的显示装置，其中，所述第一信号线包括：
第一导电层，与所述第三半导体层重叠；以及
第二导电层，设置在所述第二半导体层下方，
其中，所述第一导电层通过设置在所述第一导电层和所述第二导电层之间的绝缘层的接触孔电连接到所述第二导电层。
11.根据权利要求10所述的显示装置，其中，所述绝缘层的所述接触孔的宽度为大约2.2μm或更小。
12.根据权利要求10所述的显示装置，其中，所述第三半导体层的沟道区和所述绝缘层的所述接触孔之间的第三距离为大约2.4μm或更大。
13.根据权利要求10所述的显示装置，其中，所述绝缘层包括形成所述接触孔的侧向表面，并且
所述侧向表面的倾斜角为大约86°或更小。
14.根据权利要求1所述的显示装置，还包括：
第一电容器，电连接到所述第一硅晶体管；以及
第二电容器，电连接到所述第一氧化物晶体管。
15.根据权利要求14所述的显示装置，其中，所述第二电容器的电极和所述第二半导体层包括相同的材料。
16.一种显示装置，包括：
硅基半导体层，包括第一硅晶体管的第一半导体层；
氧化物基半导体层，与所述硅基半导体层隔开，所述氧化物基半导体层包括第一氧化物晶体管的第二半导体层；
上绝缘层，设置在所述硅基半导体层和所述氧化物基半导体层上，所述上绝缘层包括第一接触孔和第二接触孔；以及
第一连接电极，设置在所述上绝缘层上，通过所述第一接触孔电连接到所述第一半导体层，并且通过所述第二接触孔电连接到所述第二半导体层，其中，
所述氧化物基半导体层包括所述第一氧化物晶体管的沟道区，并且
所述沟道区和所述第一接触孔之间的第一距离为大约2μm或更大。
17.根据权利要求16所述的显示装置，其中，所述氧化物基半导体层还包括第二氧化物晶体管的第三半导体层，并且
所述第二半导体层和所述第三半导体层彼此为一体。
18.根据权利要求17所述的显示装置，其中，所述第二半导体层和所述第三半导体层中的每一者包括：
沟道区；以及
源极区和漏极区，分别布置在所述沟道区的相对两侧处，
其中，所述源极区或所述漏极区的氢浓度为大约1.1×1021atom/cm3或更大。
19.根据权利要求17所述的显示装置，还包括：
初始化电压线，向所述第二氧化物晶体管提供初始化电压；以及
第二连接电极，设置在所述第二氧化物晶体管的所述第三半导体层和所述初始化电压线上，并且将所述初始化电压线电连接到所述第三半导体层。
20.根据权利要求19所述的显示装置，其中，所述上绝缘层还包括第三接触孔，
所述第二连接电极通过所述第三接触孔电连接到所述初始化电压线，并且
所述第三半导体层的所述沟道区和所述第三接触孔之间的第二距离为大约2μm或更大。
21.根据权利要求19所述的显示装置，还包括：
第一信号线，与所述第一氧化物晶体管的所述第二半导体层重叠；以及
第二信号线，与所述第二氧化物晶体管的所述第三半导体层重叠，
其中，所述第一信号线或所述第二信号线包括：
第一导电层，与所述氧化物基半导体层重叠；以及
第二导电层，设置在所述氧化物基半导体层下方，
其中，所述第一导电层通过设置在所述第一导电层和所述第二导电层之间的绝缘层的接触孔电连接到所述第二导电层。
22.根据权利要求21所述的显示装置，其中，所述绝缘层的所述接触孔的宽度为大约2.2μm或更小。
23.根据权利要求21所述的显示装置，其中，所述第三半导体层的所述沟道区和所述绝缘层的所述接触孔之间的第三距离为大约2.4μm或更大。
24.根据权利要求21所述的显示装置，其中，所述绝缘层包括形成所述接触孔的侧向表面，并且
所述侧向表面的倾斜角为大约86°或更小。
25.根据权利要求16所述的显示装置，还包括设置在所述硅基半导体层和所述氧化物基半导体层之间的绝缘层。
CN202180040619.3A 2020-06-05 2021-06-01 显示装置 Pending CN115700050A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2020-0068599 2020-06-05
KR1020200068599A KR20210152101A (ko) 2020-06-05 2020-06-05 표시 장치
PCT/KR2021/006818 WO2021246760A1 (ko) 2020-06-05 2021-06-01 표시 장치

Publications (1)

Publication Number Publication Date
CN115700050A true CN115700050A (zh) 2023-02-03

Family

ID=78817886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180040619.3A Pending CN115700050A (zh) 2020-06-05 2021-06-01 显示装置

Country Status (4)

Country Link
US (1) US11502111B2 (zh)
KR (1) KR20210152101A (zh)
CN (1) CN115700050A (zh)
WO (1) WO2021246760A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067582A (ko) * 2020-11-16 2022-05-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631399B1 (ko) 2003-09-23 2006-10-04 대영산업개발 주식회사 유기 전계 발광 표시 패널 및 그 제조 방법
KR100907400B1 (ko) 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
KR100917820B1 (ko) 2007-12-27 2009-09-18 주식회사 동부하이텍 반도체 소자의 콘택홀 형성 방법
JP6821982B2 (ja) 2015-10-27 2021-01-27 天馬微電子有限公司 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US9859391B2 (en) 2015-10-27 2018-01-02 Nlt Technologies, Ltd. Thin film transistor, display device, and method for manufacturing thin film transistor
KR20180025354A (ko) 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
KR20180024817A (ko) 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2018074076A (ja) 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置
KR20180061720A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치 및 유기발광 표시장치 제조방법
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR102656371B1 (ko) 2018-04-04 2024-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110211974B (zh) 2019-06-12 2022-05-24 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Also Published As

Publication number Publication date
WO2021246760A1 (ko) 2021-12-09
KR20210152101A (ko) 2021-12-15
US11502111B2 (en) 2022-11-15
US20210384229A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR102595359B1 (ko) 디스플레이 장치
US11289561B2 (en) Display apparatus including transistors
US10038046B2 (en) Organic light emitting diode display
US11653541B2 (en) Display device and manufacturing method thereof
US11495652B2 (en) Organic light emitting diode display device and method of manufacturing organic light emitting diode display device
US11594587B2 (en) Display device
US8669700B2 (en) Organic light emitting diode display including source and drain electrodes separated from a gate electrode
US11404508B2 (en) Display device and method thereof of reduced masks
US20210111239A1 (en) Display device
KR20210027688A (ko) 표시 장치
KR20210042197A (ko) 표시 장치 및 표시 장치의 제조 방법
CN115700050A (zh) 显示装置
CN113299691A (zh) 显示面板
US20230209900A1 (en) Pixel and display apparatus including the same
KR20210134171A (ko) 화소 및 이를 구비하는 유기발광 디스플레이 장치
US11844238B2 (en) Display device
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
US20180108861A1 (en) Display unit and electronic apparatus
US20240164141A1 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20220173188A1 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
KR20220112333A (ko) 트랜지스터 및 이를 포함하는 표시 장치
CN114519978A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination