CN115699269A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN115699269A
CN115699269A CN202180042364.4A CN202180042364A CN115699269A CN 115699269 A CN115699269 A CN 115699269A CN 202180042364 A CN202180042364 A CN 202180042364A CN 115699269 A CN115699269 A CN 115699269A
Authority
CN
China
Prior art keywords
region
base region
semiconductor device
main surface
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180042364.4A
Other languages
English (en)
Inventor
池浦奖悟
中野敬志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN115699269A publication Critical patent/CN115699269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置(100)具备：半导体衬底(10)，具有主面(10a)；p导电型的基极区域(30)，在半导体衬底中形成在主面侧的表层；n导电型的发射极区域(31)，形成在基极区域的表层；n导电型的集电极区域(32)，在主面侧的表层中与发射极区域分离而形成；以及STI分离部(40)，形成在主面。STI分离部的第2分离部(402)具有供基极区域与发射极区域之间的接合界面相接的热氧化膜(402b)。

Description

半导体装置及其制造方法
关联申请的相互参照
本申请基于2020年6月16日提出的日本专利申请第2020－103997号，这里引用其全部内容。
技术领域
本说明书的公开内容涉及半导体装置及其制造方法。
背景技术
专利文献1公开了具备双极型晶体管的半导体装置。现有技术文献的记载内容作为该说明书中的技术要素的说明而通过参照进行引用。
现有技术文献
专利文献
专利文献1：日本特开2010－114292号公报
发明内容
专利文献1的半导体装置中，在发射极区域上及基极区域的接触区域上具有自对准硅化物(salicide)层。在基极区域上，在自对准硅化物层的周围形成有用来防止自对准硅化物层的形成的自对准硅化物保护体层。基极区域与发射极区域之间的接合界面与自对准硅化物保护体层相接。在该结构下，有电流放大率低的问题。在上述观点下、或者在没有言及的其他观点下，对于半导体装置要求进一步的改良。
本发明是鉴于这样的问题而做出的，目的在于提供电流放大率高的半导体装置及其制造方法。
这里公开的半导体装置，具备：半导体衬底，具有主面；第1导电型的基极区域，在半导体衬底中形成在主面侧的表层；与第1导电型相反的第2导电型的发射极区域，形成在基极区域的表层；第2导电型的集电极区域，在主面侧的表层中与发射极区域分离而形成；以及元件分离绝缘膜，形成在主面，具有供基极区域与发射极区域之间的接合界面相接的热氧化膜。
根据公开的半导体装置，在半导体衬底的主面设有元件分离绝缘膜。基极区域与发射极区域之间的接合界面与元件分离绝缘膜的热氧化膜相接。由此，能够抑制集电极电流被晶体缺陷俘获。结果，能够提供电流放大率高的半导体装置。
这里公开的半导体装置的制造方法，在半导体衬底的主面形成具有热氧化膜的元件分离绝缘膜；为了形成基极区域及发射极区域，使用共用的光掩模，对从元件分离绝缘膜的开口部露出的部分，离子注入第1导电型的杂质，接着离子注入与第1导电型相反的第2导电型的杂质；通过热处理使杂质扩散，以使基极区域与发射极区域之间的接合界面与热氧化膜相接的方式形成基极区域及发射极区域。
根据公开的制造方法，基极区域与发射极区域之间的接合界面与元件分离绝缘膜的热氧化膜相接。由此，能够形成电流放大率高的半导体装置。此外，通过共用的光掩模，进行用来形成基极区域和发射极区域的杂质的离子注入。由此，能够以低成本提供电流转换率高的半导体装置。
本说明书公开的多个形态为了达成各自的目的而采用相互不同的技术手段。权利要求及其项目中记载的括号内的标号例示性地表示与后述实施方式的部分的对应关系，并不意欲限定技术范围。本说明书中公开的目的、特征及效果通过参照后续的详细说明及附图会更加明确。
附图说明
图1是表示第1实施方式的半导体装置的概略结构的平面图。
图2是沿着图1的II－II线的剖视图。
图3是表示STI分离部周边的剖视图。
图4是表示半导体装置的制造方法的剖视图。
图5是表示半导体装置的制造方法的剖视图。
图6是表示半导体装置的制造方法的剖视图。
图7是表示半导体装置的制造方法的剖视图。
图8是表示半导体装置的制造方法的剖视图。
图9是表示集电极电流Ic与电流放大率hFE的关系的图。
图10是表示变形例的剖视图。
图11是表示第2实施方式的半导体装置的剖视图。
图12是表示布线部的配置的平面图。
具体实施方式
以下基于附图说明多个实施方式。在多个实施方式中，有时对于在功能上及/或构造上对应的部分及/或建立了关联的部分赋予相同的标号。关于对应的部分及/或建立了关联的部分，能够参照其他实施方式的说明。
(第1实施方式)
在本实施方式中，对形成有npn型的双极型晶体管的半导体装置进行说明。p型相当于第1导电型，n型相当于第2导电型。
<半导体装置>
基于图1、图2及图3对半导体装置的概略构造进行说明。图1是半导体装置的平面图。图1表示了基极区域、发射极区域及集电极区域与STI分离部的位置关系。在图1中，为了方便而省略了硅化物层等的半导体装置的要素的一部分。在图1中，为了明确化而对STI分离部施以了阴影。图2是沿着图1的II－II线的剖视图。图3是表示STI分离部(第2分离部)周边的剖视图。在图3中，将基极区域及发射极区域简单化而图示。此外，关于硅化物层或硅化物阻挡层也省略了图示。
以下，将半导体衬底的板厚方向设为Z方向。将与Z方向正交且发射极区域与集电极区域的排列方向设为Y方向。将与Z方向及Y方向这两个方向正交的方向设为X方向。只要没有特别声明，就将从Z方向平面观察到的形状、换言之沿着由X方向及Y方向规定的XY面的形状设为平面形状。有将从Z方向进行的平面观察简单表示为平面观察的情况。
如图1及图2所示，半导体装置100具备半导体衬底10、沟槽分离部20、基极区域30、发射极区域31、集电极区域32和STI分离部40。
半导体衬底10具有支承衬底11、埋入绝缘膜12和活性层13。支承衬底11由n型的硅衬底等构成。埋入绝缘膜12由硅氧化膜等构成，配置在支承衬底11的一面。埋入绝缘膜12为了确保支承衬底11与活性层13之间的绝缘性而例如具有几μm的厚度。活性层13隔着埋入绝缘膜12而层叠在支承衬底11上。本实施方式的活性层13是将n型的杂质向p型的半导体层进行离子注入而形成的n型的半导体层。
这样，在本实施方式中，作为半导体衬底10而使用SOI衬底。SOI是Silicon OnInsulator(绝缘体上硅)的简称。半导体衬底10具有主面10a，该主面10a包含活性层13的表面。
沟槽分离部20将活性层13区划为元件区域14和元件区域14以外的区域。沟槽分离部20将活性层13元件分离。元件区域14以外的区域例如是场接地(field ground)区域。
沟槽分离部20通过在以从主面10a即活性层13的表面达到埋入绝缘膜12的方式形成的沟槽(槽)中埋入绝缘膜而形成。绝缘膜通过热氧化及/或沉积的绝缘材料的埋入而配置在槽内。
基极区域30、发射极区域31及集电极区域32是构成双极型晶体管的杂质的扩散区域。这些扩散区域形成在上述的元件区域14中。构成双极型晶体管的元件区域14如图1所示那样，平面形状呈以Y方向为较长方向、以X方向为较短方向的大致长方形。
p型的基极区域形成在元件区域14的中央部。基极区域30在活性层13中形成在主面10a侧的表层。基极区域30具有第1区域301和第2区域302。第1区域301是通过从后述的开口部40b进行离子注入而形成的区域。第2区域302是通过从开口部40a进行离子注入而形成的区域。第1区域301是设在发射极区域31正下方的区域。第1区域301将发射极区域31包含在内。第2区域302是以将第1区域301包围的方式设置的区域。第2区域302是从第1区域301向Y方向上的集电极区域32侧延伸设置的区域。第2区域302由于是将基极区域30向与集电极区域32接近的一侧引出的区域，所以也有被称作基极引出区域的情况。
基极区域30具有p+型的接触区域30c，该接触区域30c以从主面10a露出的方式形成，杂质浓度比基极区域30的其他部分高。本实施方式的接触区域30c形成在第2区域302的表层。接触区域30c形成于在平面观察中与开口部40a重叠的位置。
n型的发射极区域31在基极区域30的表层中形成在与接触区域30c分离的位置。发射极区域31在基极区域30内终止。发射极区域31具有n+型的接触区域31c，该接触区域31c以从主面10a露出的方式形成，杂质浓度比发射极区域31的其他部分高。
本实施方式的发射极区域31形成在元件区域14的中央部。基极区域30以在平面视图中将发射极区域31包含在内的方式形成。接触区域31c形成于在平面视图中与开口部40b重叠的位置。
n型的集电极区域32的杂质浓度比活性层13高。集电极区域32在主面10a的表层中形成在与发射极区域31分离的位置。本实施方式的集电极区域32在平面形状大致为长方形的元件区域14中分别形成在Y方向的两端附近。两个集电极区域32以在Y方向上夹着发射极区域31及基极区域30的方式设置。基极区域30或发射极区域31与集电极区域32的排列方向大致平行于Y方向。
集电极区域32具有n+型的接触区域32c，该接触区域32c以从主面10a露出的方式形成，杂质浓度比集电极区域32的其他部分高。集电极区域32分别具有接触区域32c。在本实施方式中，接触区域32c形成于在平面视图中与开口部40c重叠的位置。集电极区域32形成至比基极区域30深的位置。
STI分离部40在元件区域14中形成在活性层13的表层。STI是Shallow TrenchIsolation(浅沟槽隔离)的简称。如图3所示，STI分离部40是在活性层13的表层中从主面10a侧形成规定深度的沟槽402a、将该沟槽402a用绝缘膜填埋后通过CMP等平坦化而成的。CMP是Chemical Mechanical Polishing(化学机械抛光)的简称。
具体而言，在沟槽402a内的活性层13的表面上形成有热氧化膜402b。此外，在热氧化膜402b上形成有CVD氧化膜402c。沟槽402a的内壁被热氧化膜402b覆盖，沟槽402a内的其他区域被用CVD氧化膜402c填充。这样，由热氧化膜402b及CVD氧化膜402c形成STI分离部40。图3中，作为STI分离部40而表示了第2分离部402的构造，但第1分离部401也具有同样的构造。另外，STI分离部40也可以在热氧化膜402b与CVD氧化膜402c之间具有氮化硅膜。
STI分离部40具有用来使连接区域露出的开口部。本实施方式的STI分离部40具有开口部40a、40b、40c。STI分离部40在元件区域14中设在除了开口部40a～40c以外的部分。
开口部40a以使基极区域30的接触区域30c露出的方式形成。开口部40a呈框状。开口部40b以使发射极区域31的接触区域31c露出的方式形成。开口部40b被框状的开口部40a包围。开口部40c以使集电极区域32的接触区域32c露出的方式形成。STI分离部40具有两个开口部40c。
STI分离部40被框状的开口部40a区划为第1分离部401和第2分离部402。在第1分离部401中形成有开口部40c，在第2分离部402中形成有开口部40b。第2分离部402通过开口部40a、40b而呈环状。第1分离部401在平面视图中与集电极区域32的一部分及基极区域30的一部分重叠。第2分离部402在平面视图中与发射极区域31的一部分及基极区域30的一部分重叠。STI分离部40的第2分离部402相当于元件分离绝缘膜。
本实施方式的半导体装置100还具备硅化物层50和硅化物阻挡层51。硅化物层50减小与配置在主面10a上的未图示的布线部之间的接触电阻。硅化物阻挡层51为了防止硅化物层50的形成即为了防止硅化物化而形成。硅化物阻挡层51例如由CVD氧化膜构成。在硅化物阻挡层51的开口部，形成有硅化物层50。
硅化物层50形成在基极区域30、发射极区域31、集电极区域32各自的接触区域30c、31c、32c上。硅化物层50例如由硅化钴(CoSi)构成。有将硅化物层50称作自对准硅化物层的情况。有将硅化物阻挡层51称作自对准硅化物阻挡层、自对准硅化物保护体层等的情况。
虽然省略图示，但半导体装置100还具备配置在主面100a上的布线部、绝缘膜。布线部经由硅化物层50而与对应的扩散区域电连接。
这样，在本实施方式中，在半导体衬底10的元件区域14中形成有npn型的双极型晶体管。形成在元件区域14中的构造绕穿过元件区域14的中心且与Z轴平行的轴具有大致二次对称性。
<基极区域及发射极区域与STI分离部的关系>
接着，关于上述的半导体装置100，说明基极区域30及发射极区域31与STI分离部40的关系。
如上述那样，在本实施方式中，STI分离部40(第2分离部402)以在主面10a中跨基极区域30与发射极区域31的边界的方式设在两个区域30、31中。
如图1所示，基极区域30在平面视图中以与开口部40a、40b、第2分离部402的整个区域、以及第1分离部401的一部分重叠的方式设置。如图2所示，基极区域30的第2区域302与第1分离部401的底面及第2分离部402的底面相接。
发射极区域31在平面视图中以与开口部40b、以及第2分离部402的一部分重叠的方式设置。发射极区域31延伸设置至与第2分离部402的底面相接的位置。
即，如图3所示，基极区域30与发射极区域31之间的接合界面与STI分离部40的第2分离部402的底面相接。接合界面的主面10a侧的端部与第2分离部402的热氧化膜402b相接。
<半导体装置的制造方法>
接着，基于图3～图8对上述的半导体装置100的制造方法进行说明。图4～图8对应于图2。
首先，准备上述的半导体衬底10。接着，在活性层13的主面10a侧的表层形成STI分离部40。如图3所示，在沟槽402a的形成后，通过形成热氧化膜402b及CVD氧化膜402c并将沟槽402a填埋，形成STI分离部40。
接着，为了形成集电极区域32，如图4所示，对于活性层13的主面10a侧的表层，离子注入磷(P)等n型杂质。此时，对从STI分离部40的开口部40c露出的部分进行离子注入。
接着，为了形成基极区域30及发射极区域31，如图5所示，对于活性层13的主面10a侧的表层，离子注入硼(B)等p型杂质，接着，离子注入砷(As)等n型杂质。此时，对从STI分离部40的开口部40b露出的部分进行离子注入。以共用的光掩模将p型杂质、n型杂质依次离子注入。
接着，通过热处理，如图6所示那样使杂质扩散。通过该热处理，形成基极区域30的第1区域301、发射极区域31、集电极区域32。
接着，为了形成基极区域30的第2区域302，如图7所示，对活性层13的主面10a侧的表层，离子注入硼等p型杂质。此时，对从STI分离部40的开口部40a露出的部分进行离子注入。
接着，如图8所示，对于活性层13的主面10a侧的表层的、从STI分离部40的开口部40a、40b、40c露出的部分，离子注入对应的杂质。对于从开口部40a露出的部分，离子注入硼等p型杂质。对于从开口部40b露出的部分，离子注入砷等n型杂质。对于从开口部40c露出的部分，离子注入磷等n型杂质。通过该离子注入，形成接触区域30c、31c、32c。
然后，虽然没有图示，但形成硅化物层50。此外，形成布线部及绝缘膜。通过以上，能够得到半导体装置100。另外，也可以将用来形成集电极区域32的离子注入和用来形成基极区域30及发射极区域31的离子注入的顺序替换。
<第1实施方式的总结>
在本实施方式中，在半导体衬底10的主面10a的、基极区域30与发射极区域31的边界，设有STI分离部40(第2分离部402)。STI分离部40在沟槽402a的表面具有热氧化膜402b。通过设置热氧化膜402b，通过离子注入等而在半导体衬底10中产生的晶体缺陷被取入到氧化膜中。
并且，基极区域30与发射极区域31之间的接合界面与热氧化膜402b相接。由此，能够抑制集电极电流被晶体缺陷俘获。因而，能够提供电流放大率高的半导体装置100。电流放大率hFE是用集电极电流除以基极电流而得到的值。
图9是表示集电极电流Ic与电流放大率hFE的关系的图。图9表示在室温下进行了50次试验的结果的平均值。实线表示本实施方式的结构的结果，虚线表示参考例的结果。在参考例中，没有设置STI分离部，使得基极区域与发射极区域之间的接合界面与构成硅化物阻挡层的CVD氧化膜相接，这以外的点与本实施方式的结构是同样的。
根据图9所示的试验结果也明确可知，通过本实施方式的结构，能够提高电流放大率hFE。特别是明确可知在集电极电流Ic的低电流域中，能够减小基极电流而提高电流放大率hFE。
此外，上述构造能够通过以下3个工序形成。在第1工序中，在半导体衬底10的主面10a上形成具有热氧化膜402b的STI分离部40(第2分离部402)。在第2工序中，为了形成基极区域30(第1区域301)及发射极区域31，使用共用的光掩模，对从STI分离部40的开口部40b露出的部分离子注入p导电型杂质，接着离子注入n导电型杂质。在第3工序中，通过热处理使杂质扩散，以使基极区域30与发射极区域31之间的接合界面与热氧化膜402b相接的方式，形成基极区域30(第1区域301)及发射极区域31。这样，利用共用的光掩模，进行用来形成基极区域30和发射极区域31的杂质的离子注入。由此，能够以低成本形成电流放大率hFE高的半导体装置100。
基极区域30与发射极区域31之间的接合界面和热氧化膜402b的接触位置没有被特别限定。在本实施方式中，基极区域30与发射极区域31之间的接合界面与第2分离部402的底面相接。即，发射极区域31延伸至第2分离部402的下部区域。通过做成在底面处与热氧化膜402b相接的构造，能够使hFE特性稳定。
基极区域30以至少将发射极区域31包含在内的方式设置即可。例如，也可以如图10所示的变形例那样，在基极区域30的接触区域30c与集电极区域32的接触区域32c之间设置发射极区域31的接触区域31c。在该结构中，在距集电极区域32近的一侧设有杂质浓度低的第1区域301。
在本实施方式中，杂质浓度高的第2区域302从第1区域301向集电极区域32侧延伸设置。在基极区域30中，发射极区域31的正下方的杂质浓度低，集电极区域32侧的端部的杂质浓度高。由此，集电极电流Ic的路径稳定，进而能够使hFE特性稳定。
(第2实施方式)
本实施方式是以在先实施方式为基础形态的变形例，能够援用在先实施方式的记载。在先实施方式中，关于布线部的配置没有特别言及。代之，也可以将连接于基极区域的布线部和基极区域的位置设为规定的关系。
图11及图12表示本实施方式的半导体装置100。图11是与在先实施方式的图2对应的剖视图。图12是表示半导体装置100的平面图。在图12中表示了扩散区域和布线部的位置关系。在图12中，为了方便而省略了STI分离部40、硅化物层50、硅化物阻挡层51、绝缘膜60等构成半导体装置100的要素的一部分。在图12中，为了明确化而对布线部施以了阴影。
半导体装置100除了在先实施方式(参照图2)所记载的结构以外，还具备绝缘膜60和配置于绝缘膜60的布线部70、71、72。布线部70、71、72用铝等金属形成。布线部70与基极区域30(接触区域30c)电连接。布线部71与发射极区域31(接触区域31c)电连接。布线部72与集电极区域32(接触区域32c)电连接。
连接于基极区域30的布线部70在平面视图中延伸设置至比基极区域30中的集电极区域32侧的端部30e相对于集电极区域32更近的位置。
在本实施方式中，布线部70、71、72相对于配置在主面10a上的绝缘膜60配置为多层。绝缘膜60包括层间绝缘膜。基极区域30的布线部70将发射极区域31的布线部71包围。布线部70在平面视图中呈环状。集电极区域32的布线部72位于集电极区域32的正上方。在Y方向上，在布线部71、72之间配置有布线部70。
布线部70具有布线70a。布线70a是构成布线部70的多层布线中的距主面10a最近的内层布线。在平面视图中，呈环状的布线部70的内周端在包含布线70a的所有层的布线中大致一致。另一方面，关于布线部70的外周端，布线70a比其他层的布线至少在Y方向上延伸设置至更外侧。图12所示的布线部70的外周端是布线70a的外周端。
在本实施方式中，构成布线部70的所有层的布线在Y方向上延伸到比基极区域30的端部30e靠集电极区域32侧。布线70a在整周上延伸设置至比其他层的布线靠外侧。
<第2实施方式的总结>
在本实施方式中，如上述那样，布线部70在平面视图中延伸设置至比基极区域30中的集电极区域32侧的端部30e相对于集电极区域32更近的位置。特别是，在布线部70中，一个布线70a(第1布线)比其他层的布线(第2布线)向集电极区域32侧延伸。与其他层的布线相比，布线70a以端部30e为基准而延伸设置至更远的位置。连接于基极区域30的布线部70、特别是布线70a作为场板(field plate)发挥功能。由此，能够缓和电场集中，进而提高半导体装置100的耐压。
本实施方式的结构还能够与在先实施方式中表示的变形例组合。
(其他实施方式)
本说明书及附图等中的公开内容并不受例示的实施方式限制。公开内容包含所例示的实施方式和基于它们的由本领域技术人员想到的变形形态。例如，公开内容并不限定于在实施方式中表示的部件及/或要素的组合。公开内容能够通过多种多样的组合来实施。公开内容可以具有能够对实施方式追加的追加性部分。公开内容包含将实施方式的部件及/或要素省略后的形态。公开内容包含一个实施方式与其他实施方式之间的部件及/或要素的替换或组合。公开内容的技术范围并不限定于实施方式的记载。应了解的是，所公开的几个技术范围由权利要求表示，还包含与权利要求的记载等价的含义及范围内的全部变更。
本说明书及附图等中的公开内容不由权利要求的记载限定。本说明书及附图等中的公开内容包含权利要求所记载的技术思想，还涉及比权利要求所记载的技术思想更多样而广泛的技术思想。由此，能够不受权利要求的记载约束而根据本说明书及附图等的公开内容提取多种多样的技术思想。
在言及某个要素或层“处于之上”、“连结”、“连接”或“结合”的情况下，有其相对于其他要素或其他层直接在之上连结、连接或结合的情况，还有存在中间要素或中间层的情况。对照地，在言及某个要素相对于其他要素或层“直接处于之上”、“直接连结”、“直接连接”或“直接结合”的情况下，不存在中间要素或中间层。为了说明要素间的关系而使用的其他词语应以同样的方式(例如，“在之间”对“直接在之间”、“相邻”对“直接相邻”等)解释。在由本说明书使用的情况下，用语“及/或”包含关于关联的所列举的一个或多个项目的任意组合及全部组合。
空间上的相对性用语“内”、“外”、“里”、“下”、“低”、“上”、“高”等，为了使说明所图示的那样的一个要素或特征相对于其他要素或特征的关系的记载较容易而在此使用。空间上的相对性用语能够意在除了图中描绘的朝向以外还包含使用或操作中的装置的不同朝向。例如，如果将图中的装置颠倒，则作为其他要素或特征的“下”或“正下方”而说明的要素朝向其他要素或特征的“上”。因而，用语“下”能够包含上和下的两者的朝向。该装置也可以朝向其他方向(旋转为90度或其他朝向)，将在本说明书中使用的空间上的相对性描述符与此对应来解释。
表示了p型相当于第1导电型、n型相当于第2导电型的例子，但并不限定于此。也可以将n型设为第1导电型，将p型设为第2导电型。即，也能够应用于pnp型的双极型晶体管。
基极区域30、发射极区域31及集电极区域32的配置并不限定于上述的例子。例如，也可以做成将集电极区域32在Y方向上仅设置在单侧的结构。基极区域30的接触区域30c设置在发射极区域31与集电极区域32之间即可。
作为具有热氧化膜的元件分离绝缘膜而表示了STI分离部40的例子，但并不限定于此。例如也可以使用LOCOS氧化膜。LOCOS是Local Oxidation of Silicon(硅局部氧化隔离)的简称。例如，在0.18μm工艺那样的微细工艺中，优选的是使用STI分离部40。
表示了基极区域30具有第1区域301和第2区域302的例子，但并不限定于此。也可以做成仅具有一个区域的结构。
作为半导体衬底10而表示了SOI衬底的例子，但并不限定于此。例如也可以使用块状衬底(bulk substrate)。

Claims (5)

1.一种半导体装置，其特征在于，
具备：
半导体衬底(10)，具有主面(10a)；
第1导电型的基极区域(30)，在上述半导体衬底中形成在上述主面侧的表层；
与上述第1导电型相反的第2导电型的发射极区域(31)，形成在上述基极区域的表层；
上述第2导电型的集电极区域(32)，在上述主面侧的表层中与上述发射极区域分离而形成；以及
元件分离绝缘膜(40、402)，形成在上述主面，具有供上述基极区域与上述发射极区域之间的接合界面相接的热氧化膜(402b)。
2.如权利要求1所述的半导体装置，其特征在于，
上述基极区域与上述发射极区域之间的接合界面与上述元件分离绝缘膜的底面相接。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述基极区域具有：
第1区域(301)，将上述发射极区域包含在内；以及
第2区域(302)，从上述第1区域向上述集电极区域侧延伸，杂质浓度比上述第1区域高。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于，
还具备配置在上述半导体衬底的上述主面上、与上述基极区域电连接的布线部(70)；
在从上述半导体衬底的板厚方向进行平面观察时，上述布线部延伸设置至比上述基极区域中的上述集电极区域侧的端部(30e)相对于上述集电极区域更近的位置。
5.一种半导体装置的制造方法，其特征在于，
在半导体衬底(10)的主面(10a)上形成具有热氧化膜(402b)的元件分离绝缘膜(40、402)；
为了形成基极区域(30、301)及发射极区域(31)，使用共用的光掩模，对从上述元件分离绝缘膜的开口部(40b)露出的部分，离子注入第1导电型的杂质，接着离子注入与上述第1导电型相反的第2导电型的杂质；
通过热处理使上述杂质扩散，以使上述基极区域与上述发射极区域之间的接合界面与上述热氧化膜相接的方式形成上述基极区域及上述发射极区域。
CN202180042364.4A 2020-06-16 2021-05-24 半导体装置及其制造方法 Pending CN115699269A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020103997A JP7354937B2 (ja) 2020-06-16 2020-06-16 半導体装置およびその製造方法
JP2020-103997 2020-06-16
PCT/JP2021/019669 WO2021256182A1 (ja) 2020-06-16 2021-05-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115699269A true CN115699269A (zh) 2023-02-03

Family

ID=79196068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180042364.4A Pending CN115699269A (zh) 2020-06-16 2021-05-24 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20230098207A1 (zh)
JP (1) JP7354937B2 (zh)
CN (1) CN115699269A (zh)
WO (1) WO2021256182A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114574A (ja) * 1984-11-09 1986-06-02 Hitachi Ltd 半導体装置
EP0253724A1 (en) * 1986-07-16 1988-01-20 Fairchild Semiconductor Corporation A method of simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
JP2000183073A (ja) 1998-12-17 2000-06-30 Rohm Co Ltd バイポーラトランジスタを含む半導体装置
JP2003318188A (ja) 2002-04-24 2003-11-07 Denso Corp ラテラルｐｎｐトランジスタおよびその製造方法
JP2004140235A (ja) 2002-10-18 2004-05-13 Toshiba Corp 半導体装置
US11059156B2 (en) 2015-01-28 2021-07-13 Koki Holdings Co., Ltd. Impact tool

Also Published As

Publication number Publication date
WO2021256182A1 (ja) 2021-12-23
US20230098207A1 (en) 2023-03-30
JP2021197483A (ja) 2021-12-27
JP7354937B2 (ja) 2023-10-03

Similar Documents

Publication Publication Date Title
US7259426B2 (en) Semiconductor device and its manufacturing method
JP3382182B2 (ja) Ｆｅｔ、ダイオード、バイポーラトランジスタおよび埋込抵抗を形成する方法
US7655974B2 (en) Semiconductor device
US5841197A (en) Inverted dielectric isolation process
US8941217B2 (en) Semiconductor device having a through contact
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
JP2010528452A (ja) 分離電圧の性能が向上したマイクロ電子アセンブリおよびその形成方法
US5510647A (en) Semiconductor device and method of manufacturing the same
US7816759B2 (en) Integrated circuit including isolation regions substantially through substrate
WO2015008444A1 (ja) 半導体装置
JPS63200568A (ja) Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法
US10903354B2 (en) Semiconductor device
JP2012238741A (ja) 半導体装置及びその製造方法
CN115699269A (zh) 半导体装置及其制造方法
JP2979554B2 (ja) 半導体装置の製造方法
US6153451A (en) Transistor with increased operating voltage and method of fabrication
JP2004128142A (ja) 半導体装置及びその製造方法
CN110391226B (zh) 半导体器件
US20040120085A1 (en) Semiconductor device with surge protection circuit
JPH09129763A (ja) 半導体集積回路
JPH06112217A (ja) 半導体装置とその作製方法
JP2000223693A (ja) 半導体装置の製造方法
JPH03190139A (ja) 半導体集積回路装置
JP5569526B2 (ja) 半導体装置
TWI708364B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination