CN115666214A - 阻变存储器件及其制备方法 - Google Patents
阻变存储器件及其制备方法 Download PDFInfo
- Publication number
- CN115666214A CN115666214A CN202110779767.9A CN202110779767A CN115666214A CN 115666214 A CN115666214 A CN 115666214A CN 202110779767 A CN202110779767 A CN 202110779767A CN 115666214 A CN115666214 A CN 115666214A
- Authority
- CN
- China
- Prior art keywords
- bit line
- substrate
- memory device
- resistive
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 230000008859 change Effects 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 149
- 238000002955 isolation Methods 0.000 claims description 34
- 239000011241 protective layer Substances 0.000 claims description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 21
- 230000002829 reductive effect Effects 0.000 abstract description 8
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000000605 extraction Methods 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例涉及一种阻变存储器件及其制备方法。该制备方法，包括：提供基底；于基底中形成位线沟槽；于位线沟槽的侧壁和底部形成阻变材料层；于位线沟槽中填充形成位线结构；其中，可变电阻结构包括位线结构、阻变材料层。本申请阻变存储器件中位线结构及位线侧壁的阻变材料层作为可变电阻结构的一部分，在形成位线结构的同时形成可变电阻结构，简化了阻变存储器件的工艺流程，降低了生产成本，同时减小了阻变存储器件的尺寸。
Description
技术领域
本申请实施例涉及集成电路技术领域，特别是涉及一种阻变存储器件及其制备方法。
背景技术
典型的阻变式存储器件(RRAM)采是由平面晶体管和位于平面晶体管上方的MIM(金属-绝缘体-金属)结构构成，平面晶体管和MIM结构是在不同的工艺步骤中制备而成的，工艺流程复杂、尺寸较大，如何简化RRAM的工艺流程并形成小尺寸的RRAM结构成为亟需解决的问题。
发明内容
本申请实施例提供了一种阻变存储器件及其制备方法，可以优化阻变存储器件的工艺流程。
一种阻变存储器件的制备方法，包括：
提供基底；
于基底中形成位线沟槽；
于位线沟槽的侧壁和底部形成阻变材料层；
于位线沟槽中填充形成位线结构；
其中，可变电阻结构包括位线结构、阻变材料层。
本申请还提供一种阻变存储器件，包括：
基底；
位线沟槽，开设于基底中；
阻变材料层，位于位线沟槽的侧壁和底部；
位线结构，填充于位线沟槽中；
其中，可变电阻结构包括位线结构、阻变材料层。
上述阻变存储器件及其制备方法中，可变电阻结构包括位线结构和阻变材料层，其中，阻变材料层位于位线沟槽的侧壁和底部，位线结构填充于位线沟槽中，本申请阻变存储器件中位线结构及位线侧壁的阻变材料层作为可变电阻结构的一部分，在形成位线结构的同时形成可变电阻结构，简化了阻变存储器件的工艺流程，降低了生产成本，同时减小了阻变存储器件的尺寸。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中阻变存储器件的制备方法的流程示意图；
图2为一实施例中形成栅极沟槽之后阻变存储器件的剖面示意图；
图3为另一实施例中形成栅极沟槽之后阻变存储器件的剖面示意图；
图4为图2对应的一实施例中形成第一介质层之后阻变存储器件的剖面示意图；
图5为图4对应的一实施例中形成栅极结构之后阻变存储器件的剖面示意图；
图6为图5对应的一实施例中形成第二介质层之后阻变存储器件的剖面示意图；
图7为图6对应的一实施例中阻变存储器件的等效电路示意图。
附图标记说明：
102、基底；104、浅沟槽隔离结构；106、有源区；108、位线沟槽；110、栅极沟槽；112、第二介质层；114、源极引出结构；116、源极金属线层；202、源极区；204、漏极区；206、阻变材料层；208、第一介质层；210、位线结构；212、栅极结构；214、保护层；216、晶体管；218、可变电阻结构。
具体实施方式
为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一客户端称为第二客户端，且类似地，可将第二客户端称为第一客户端。第一客户端和第二客户端两者都是客户端，但其不是同一客户端。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
阻变存储器件(Resistive Random Access Memory,RRAM)是非电荷存储机制的存储器件，具有金属-绝缘体-金属的三明治结构，在特定的电压/电流激励下，其阻值可以在高阻态和低阻态之间相互转换，具有写入操作电压低、写入擦除时间短、记忆时间长、非破坏性读取、多值存储、结构简单以及存储密度高等优点，有望代替DRAM、SRAM和Flash等成为通用存储器。但是，与DRAM相比，RRAM的尺寸较大，单位面积内RRAM的数量较少，典型的使用两个FinFET的RRAM单元的尺寸为0.07632平方微米。
图1为一实施例中阻变存储器件的制备方法的流程示意图。图2为一实施例中形成栅极沟槽110之后阻变存储器件的剖面示意图。参见图1、图2，为解决上述问题，在本实施例中，提供一种阻变存储器件的制备方法，包括：
S102，提供基底102。
提供用于形成阻变存储器件的基底102，具体地，基底102包括衬底及形成在衬底上的不同器件区域，该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅。
S104，于基底102中形成位线沟槽108。
采用本领域技术人员熟知的光刻、刻蚀工艺，在基底102的预设位置形成位线沟槽108。
S106，于位线沟槽108的侧壁和底部形成阻变材料层206。
具体地，采用原子层沉积工艺、分子束外延工艺、射频磁控溅射工艺及化学气相沉积工艺中的任一种方式，在位线沟槽108的侧壁和底部形成阻变材料层206，在外加电压、电流等电信号的作用下阻变材料层206会在不同的电阻状态之间进行可逆的转变，电阻状态通常包括高阻态、低阻态两种。可以理解的是，阻变材料层206可以为高k材料层。在其中一个实施例中，阻变材料层206包括氧化铪材料层或氧化钽材料层中的至少一种。
S108，于位线沟槽108中填充形成位线结构210。
具体地，在位线沟槽108中填充形成位线结构210，位线结构210的材料可以为氮化钛材料或金属钨材料。此时，阻变材料层206一侧的位线结构210、阻变材料层206另一侧的基底102以及阻变材料层206共同构成阻变存储器件中的可变电阻结构(MIM结构)，即本申请中的位线结构210同时作为MIM结构中的一个电极，阻变材料层206作为MIM结构中的电阻转变层。与典型的单独形成MIM结构的制备工艺相比，简化了工艺流程。
上述阻变存储器件，可变电阻结构包括位线结构210和阻变材料层206，其中，阻变材料层206位于位线沟槽108的侧壁和底部，位线结构210填充于位线沟槽108中，本申请阻变存储器件中位线结构210及位线侧壁的阻变材料层206作为可变电阻结构的一部分，在形成位线结构210的同时形成可变电阻结构，简化了阻变存储器件的工艺流程，降低了生产成本，同时减小了阻变存储器件的尺寸。
如图2所示，在本实施例中，基底102内形成有浅沟槽隔离结构104，浅沟槽隔离结构104于基底102内隔离出阵列排布的有源区106；于基底102中形成位线沟槽108的同时，于基底102中形成栅极沟槽110，每一栅极沟槽110和一个位线沟槽108横跨同一有源区106，且将有源区106分为位于栅极沟槽110与浅沟槽隔离结构104之间的源极区202、位于栅极沟槽110与位线沟槽108之间的漏极区204。具体地，通过刻蚀工艺在基底102中同时形成位线沟槽108和栅极沟槽110，一个有源区106中同时有栅极沟槽110和位线沟槽108穿过，并将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202以及位于栅极沟槽110与位线沟槽108之间的漏极区204。后续可以根据实际需要对源极区202和漏极区204进行掺杂工艺，分别得到阻变存储器件中晶体管的源极和漏极。
在其他实施例中，基底102内形成有浅沟槽隔离结构104，浅沟槽隔离结构104于基底102内隔离出阵列排布的有源区106；于基底102中形成位线沟槽108后还包括：于基底102中形成栅极沟槽110的步骤，每一栅极沟槽110和一个位线沟槽108横跨同一有源区106，且将有源区106分为位于栅极沟槽110与浅沟槽隔离结构104之间的源极区202、位于栅极沟槽110与位线沟槽108之间的漏极区204。具体地，通过刻蚀工艺在基底102中分别形成位线沟槽108和栅极沟槽110，一个有源区106中同时有栅极沟槽110和位线沟槽108穿过，并将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202以及位于栅极沟槽110与位线沟槽108之间的漏极区204。后续可以根据实际需要对源极区202和漏极区204进行掺杂工艺，分别得到阻变存储器件中晶体管的源极和漏极。
在其中一个实施例中，源极和漏极沿X方向的掺杂深度小于或等于栅极沟槽110及位线沟槽108的深度。其中，X方向指的是自基底102向上的方向，Y方向指的是与位线沟槽108延伸方向相交的方向。
继续参考图2，在其中一个实施例中，位线沟槽108、栅极沟槽110在X方向的深度和Y方向的宽度均相同，此时，可以通过套刻误差相同的光刻设备形成位线沟槽108和栅极沟槽110。在其他实施例中，位线沟槽108和栅极沟槽110的形貌不同，此时，根据工艺要求通过套刻误差相同或不同的光刻设备形成位线沟槽108和栅极沟槽110。
如图2所示，在其中一个实施例中，位线沟槽108与栅极沟槽110横跨同一有源区106的同时，在Y方向上位线沟槽108与相邻浅沟槽隔离结构104之间存在有源区106，即一个有源区106中同时有栅极沟槽110和位线沟槽108穿过时，将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202、位于栅极沟槽110与位线沟槽108之间的漏极区204以及位于位线沟槽108和相邻浅沟槽隔离结构104之间的部分有源区106。进一步地，位于位线沟槽108和相邻浅沟槽隔离结构104之间的部分有源区106沿Y方向的宽度W1小于或等于源极区202沿Y方向的宽度W2。本申请中阻变存储器件的制备方法可以与DRAM器件的制备方法兼容，即至少可以使用DRAM器件的部分光刻版来制备阻变存储器件，使得阻变存储器件的工艺流程得到简化的同时具有DRAM器件的密度，降低了生产成本，实现了阻变存储器件高密度阵列设计，阻变存储器件尺寸可以达到0.004平方微米，缩小了近19倍。
图3为另一实施例中形成栅极沟槽之后阻变存储器件的剖面示意图。参见图3，在本实施例中，位线沟槽108与栅极沟槽110横跨同一有源区106的同时，在Y方向上与相邻浅沟槽隔离结构104相接触，即一个有源区106中同时有栅极沟槽110和位线沟槽108穿过时，将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202以及位于栅极沟槽110与位线沟槽108之间的漏极区204两部分。通过该设置，进一步缩小了阻变存储器件的尺寸。
在其中一个实施例中，可变电阻结构还包括漏极区204。即可变电阻结构中阻变材料层206另一侧的基底102指的是掺杂之后的漏极，此时，漏极、位线结构210分别作为可变电阻结构的两个电极，位于漏极和位线结构210之间的阻变材料层206作为可变电阻结构两个电极之间的电阻转变层。
在其中一个实施例中，位线沟槽108形成于多个有源区106及相邻有源区106之间的浅沟槽隔离结构104中。在其他实施例中，位线沟槽108仅形成于多个有源区106中。
图4为图2对应的一实施例中形成第一介质层208之后阻变存储器件的剖面示意图。如图4所示，在其中一个实施例中，于位线沟槽108的侧壁和底部形成阻变材料层206的同时，于栅极沟槽110的侧壁和底部形成第一介质层208。在其他实施例中，于位线沟槽108的侧壁和底部形成阻变材料层206之后或位线沟槽108的侧壁和底部形成阻变材料层206之前还包括：于栅极沟槽110的侧壁和底部形成第一介质层208的步骤。通过形成第一介质层208，可以隔离有源区106与后续形成于栅极沟槽110内的栅极结构212，其中有源区106包括形成在源极区202中的源极和形成在漏极区204中的漏极。
在其中一个实施例中，第一介质层208至少包括氧化铪材料层、二氧化硅层或氧化钽材料层中的至少一种。
在其中一个实施例中，第一介质层208与阻变材料层206的材料相同，例如均为氧化铪材料层。
图5为图4对应的一实施例中形成栅极结构212之后阻变存储器件的剖面示意图。如图5所示，在其中一个实施例中，于位线沟槽108中填充形成位线结构210的同时，于栅极沟槽110中填充形成栅极结构212。在其他实施例中，于位线沟槽108中填充形成位线结构210之后或于位线沟槽108中填充形成位线结构210之前还包括：于栅极沟槽110中填充形成栅极结构212的步骤。
在其中一个实施例中，位线结构210和栅极结构212的材料至少包括氮化钛材料、金属钛材料、金属钨材料以及掺杂多晶硅材料中的至少一种。以下以位线结构210和栅极结构212的材料均为氮化钛进行示例性说明。
具体的，于位线沟槽108中填充形成位线结构210的同时，于栅极沟槽110中填充形成栅极结构212的步骤包括：第一步、通过淀积工艺在位线沟槽108和栅极沟槽110中填充形成氮化钛材料层。第二步、刻蚀去除多余的氮化钛材料层，得到由位线沟槽108中剩余氮化钛材料层构成的位线结构210，以及由栅极沟槽110中剩余氮化钛材料层构成的栅极结构212，其中，栅极结构212同时作为阻变存储器件中的字线结构(WL)。
在其中一个实施例中，栅极结构212的上表面与位线结构210的上表面相齐平。
如图5所示，在其中一个实施例中，位线结构210的上表面低于基底102的上表面，即位线结构210为埋入式位线。在其他实施例中，位线结构210的上表面与基底102的上表面相齐平或者位线结构210的上表面高于基底102的上表面。
图6为图5对应的一实施例中形成第二介质层112之后阻变存储器件的剖面示意图。参见图6，在其中一个实施例中，阻变存储器件的制备方法还包括：于位线结构210和栅极结构212上形成保护层214。进一步地，位线结构210的上表面低于基底102的上表面时，保护层214的上表面与基底102的上表面相齐平或高于基底102的上表面。具体地，首先，在位线沟槽108和栅极沟槽110中填满保护材料，保护材料的上表面高于基底102的上表面，且保护材料的覆盖在有源区106及浅沟槽隔离结构104上。其次，刻蚀去除高于基底102表面的保护材料。再次，进行化学平坦化处理，得到由剩余保护材料构成的上表面与基底102上表面齐平的保护层214。保护层214的构成材料包括氧化物、氮化物、氮氧化物中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物包括氮化硅(SiN)；氮氧化物包括氮氧化硅(SiON)。
继续参考图6，在其中一个实施例中，于位线结构210和栅极结构212上形成保护层214之后还包括：于基底102上形成第二介质层112，第二介质层112与保护层214相接触。进一步地，第二介质层112的构成材料包括氧化物、氮化物、氮氧化物中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物包括氮化硅(SiN)；氮氧化物包括氮氧化硅(SiON)。
在其中一个实施例中，第二介质层112位于基底102的上表面。典型地，第二介质层112包括位于基底102上表面的二氧化硅层。进一步地，第二介质层112还包括位于二氧化硅层上表面的氮化硅层。
在其中一个实施例中，第二介质层112与保护层214的材料相同，此时，第二介质层112可以与保护层214同时形成，也可以与保护层214分开形成。
如图6所示，在其中一个实施例中，于基底102上形成第二介质层112之后还包括：
于源极区202上形成源极引出结构114，源极引出结构114贯穿第二介质层112，且与源极区202相接触。
具体地，首先，在第二介质层112的上表面形成具有源极引出结构114图案的光刻胶层；其次，以光刻胶层为掩膜，刻蚀第二介质层112形成贯穿第二介质层112的引出沟槽，所述引出沟槽露出第二介质层112下方的源极区202，即引出沟槽暴露出源极区202中掺杂的源极；再次，在引出沟槽中填充导电材料形成与源极区202相接触的源极引出结构114。进一步地，形成源极引出结构114的导电材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(IrO 2)；金属硅化物包括硅化钛(TiSi)。
在其中一个实施例中，源极引出结构114的上表面高于第二介质层112的上表面。
在其中一个实施例中，源极引出结构114的下表面低于基底102的上表面，且源极引出结构114的下表面不低于源极的下表面。
在另一个实施例中，源极引出结构114的下表面与基底102的上表面相齐平。
如图6所示，在其中一个实施例中，于源极区202上形成源极引出结构114之后还包括：
于基底102上形成源极金属线层116，所述源极金属线层116与源极引出接触相接触，用于将源极引出到阻变存储器件的上表面。
图7为图6对应的一实施例中阻变存储器件的等效电路示意图。如图7所示，图中带箭头曲线标识电流的流动方向，电流的输入端为源极金属线层116(SL)，电流的输出端为位线结构210(BL)，其中，阻变存储器件包括晶体管216和可变电阻结构218，晶体管216是由源极区202、栅极结构212(即字线结构WL，栅极结构212和第一介质层208共同作为晶体管的栅极)以及漏极区204构成，可变电阻结构218由漏极区204、漏极区204与位线结构210之间的阻变材料层206、位线结构210构成。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
如图2、图5所示，本申请还提供一种阻变存储器件，包括：
基底102，具体地，基底102包括衬底及形成在衬底上的不同器件区域，该衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，衬底的构成材料选用单晶硅；
位线沟槽108，开设于基底102中；
阻变材料层206，位于位线沟槽108的侧壁和底部；在外加电压、电流等电信号的作用下阻变材料层206会在不同的电阻状态之间进行可逆的转变，电阻状态通常包括高阻态、低阻态两种。可以理解的是，阻变材料层206可以为高k材料层。在其中一个实施例中，阻变材料层206包括氧化铪材料层或氧化钽材料层中的至少一种。
位线结构210，填充于位线沟槽108中；位线结构210的材料可以为氮化钛材料或金属钨材料。此时，阻变材料层206一侧的位线结构210、阻变材料层206另一侧的基底102以及阻变材料层206共同构成阻变存储器件中的可变电阻结构(MIM结构)，即本申请中的位线结构210同时作为MIM结构中的一个电极，阻变材料层206作为MIM结构中的电阻转变层。与典型的单独形成MIM结构的制备工艺相比，简化了工艺流程。
上述阻变存储器件，可变电阻结构包括位线结构210和阻变材料层206，其中，阻变材料层206位于位线沟槽108的侧壁和底部，位线结构210填充于位线沟槽108中，本申请阻变存储器件中位线结构210及位线侧壁的阻变材料层206作为可变电阻结构的一部分，在形成位线结构210的同时形成可变电阻结构，简化了阻变存储器件的工艺流程，降低了生产成本，同时减小了阻变存储器件的尺寸。
如图2所示，在其中一个实施例中，基底102内形成有浅沟槽隔离结构104，浅沟槽隔离结构104于基底102内隔离出阵列排布的有源区106；阻变存储器件还包括：
栅极沟槽110，每一栅极沟槽110和一个位线沟槽108横跨同一有源区106，且将有源区106分为位于栅极沟槽110与浅沟槽隔离结构104之间的源极区202、位于栅极沟槽110与位线沟槽108之间的漏极区204；即一个有源区106中同时有栅极沟槽110和位线沟槽108穿过，将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202以及位于栅极沟槽110与位线沟槽108之间的漏极区204。后续可以根据实际需要对源极区202和漏极区204进行掺杂工艺，分别得到阻变存储器件中晶体管的源极和漏极。
在其中一个实施例中，源极和漏极沿X方向的掺杂深度小于或等于栅极沟槽110及位线沟槽108的深度。其中，X方向指的是自基底102向上的方向，Y方向指的是与位线沟槽108延伸方向相交的方向。
继续参考图2，在其中一个实施例中，位线沟槽108、栅极沟槽110在X方向的深度和Y方向的宽度均相同，此时，可以通过套刻误差相同的光刻设备形成位线沟槽108和栅极沟槽110。在其他实施例中，位线沟槽108和栅极沟槽110的形貌不同，此时，根据工艺要求通过套刻误差相同或不同的光刻设备形成位线沟槽108和栅极沟槽110。
如图2所示，在其中一个实施例中，位线沟槽108与栅极沟槽110横跨同一有源区106的同时，在Y方向上位线沟槽108与相邻浅沟槽隔离结构104之间存在有源区106，即一个有源区106中同时有栅极沟槽110和位线沟槽108穿过时，将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202、位于栅极沟槽110与位线沟槽108之间的漏极区204以及位于位线沟槽108和相邻浅沟槽隔离结构104之间的部分有源区106。进一步地，位于位线沟槽108和相邻浅沟槽隔离结构104之间的部分有源区106沿Y方向的宽度W1小于或等于源极区202沿Y方向的宽度W2。本申请中阻变存储器件的制备方法可以与DRAM器件的制备方法兼容，即至少可以使用DRAM器件的部分光刻版来制备阻变存储器件，使得阻变存储器件的工艺流程得到简化的同时具有DRAM器件的密度，降低了生产成本，实现了阻变存储器件高密度阵列设计，阻变存储器件尺寸可以达到0.004平方微米，缩小了近19倍。
参见图3，在其他实施例中，位线沟槽108与栅极沟槽110横跨同一有源区106的同时，在Y方向上与相邻浅沟槽隔离结构104相接触，即一个有源区106中同时有栅极沟槽110和位线沟槽108穿过时，将该有源区106分为位于浅沟槽隔离结构104与栅极沟槽110之间的源极区202以及位于栅极沟槽110与位线沟槽108之间的漏极区204两部分。通过该设置，进一步缩小了阻变存储器件的尺寸。
在其中一个实施例中，可变电阻结构还包括漏极区204。即可变电阻结构中阻变材料层206另一侧的基底102指的是掺杂之后的漏极，此时，漏极、位线结构210分别作为可变电阻结构的两个电极，位于漏极和位线结构210之间的阻变材料层206作为可变电阻结构两个电极之间的电阻转变层。
在其中一个实施例中，位线沟槽108形成于多个有源区106及相邻有源区106之间的浅沟槽隔离结构104中。在其他实施例中，位线沟槽108仅形成于多个有源区106中。
如图4所示，在其中一个实施例中，阻变存储器件还包括：
第一介质层208，位于栅极结构212与栅极沟槽110的侧壁及栅极结构212与栅极沟槽110的底部之间。通过形成第一介质层208，可以隔离有源区106与后续形成于栅极沟槽110内的栅极结构212，其中有源区106包括形成在源极区202中的源极和形成在漏极区204中的漏极。
在其中一个实施例中，第一介质层208至少包括氧化铪材料层、二氧化硅层或氧化钽材料层中的至少一种。
在其中一个实施例中，第一介质层208与阻变材料层206的材料相同，例如均为氧化铪材料层。进一步地，第一介质层208与阻变材料层206是同时形成的。
如图5所示，在其中一个实施例中，阻变存储器件还包括：栅极结构212，填充于栅极沟槽110中。其中，栅极结构212同时作为阻变存储器件中的字线结构(WL)。在其中一个实施例中，位线结构210和栅极结构212的材料至少包括氮化钛材料、金属钛材料、金属钨材料以及掺杂多晶硅材料中的至少一种。
在其中一个实施例中，栅极结构212的上表面与位线结构210的上表面相齐平。
如图5所示，在其中一个实施例中，位线结构210的上表面低于基底102的上表面，即位线结构210为埋入式位线。在其他实施例中，位线结构210的上表面与基底102的上表面相齐平或者位线结构210的上表面高于基底102的上表面。
如图6所示，在其中一个实施例中，阻变存储器件还包括：保护层214，位于位线结构210和栅极结构212上。进一步地，位线结构210的上表面低于基底102的上表面时，保护层214的上表面与基底102的上表面相齐平或高于基底102的上表面。保护层214的构成材料包括氧化物、氮化物、氮氧化物中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物包括氮化硅(SiN)；氮氧化物包括氮氧化硅(SiON)。
继续参考图6，在其中一个实施例中，阻变存储器件还包括：
第二介质层112，位于基底102上，且与保护层214相接触。进一步地，第二介质层112的构成材料包括氧化物、氮化物、氮氧化物中的一种或多种，其中，氧化物包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TEOS)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)或旋涂电介质(SOD)；氮化物包括氮化硅(SiN)；氮氧化物包括氮氧化硅(SiON)。
在其中一个实施例中，第二介质层112位于基底102的上表面。典型地，第二介质层112包括位于基底102上表面的二氧化硅层。进一步地，第二介质层112还包括位于二氧化硅层上表面的氮化硅层。
在其中一个实施例中，第二介质层112与保护层214的材料相同。
继续参考图6，在其中一个实施例中，阻变存储器件还包括：源极引出结构114，位于源极区202上，源极引出结构114贯穿第二介质层112，且与源极区202相接触。进一步地，形成源极引出结构114的导电材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物包括氮化钛(TiN)；导电性金属氧化物包括氧化铱(IrO 2)；金属硅化物包括硅化钛(TiSi)。源极引出结构114与源极区202中掺杂的源极相接触。
在其中一个实施例中，源极引出结构114的上表面高于第二介质层112的上表面。
在其中一个实施例中，源极引出结构114的下表面低于基底102的上表面，且源极引出结构114的下表面不低于源极的下表面。
在另一个实施例中，源极引出结构114的下表面与基底102的上表面相齐平。
继续参考图6，在其中一个实施例中，阻变存储器件还包括：
源极金属线层116，位于基底102上，且与源极引出接触相接触，用于将源极引出到阻变存储器件的上表面。
图7为图6对应的一实施例中阻变存储器件的等效电路示意图。如图7所示，图中带箭头曲线标识电流的流动方向，电流的输入端为源极金属线层116(SL)，电流的输出端为位线结构210(BL)，其中，阻变存储器件包括晶体管216和可变电阻结构218，晶体管216是由源极区202、栅极结构212(即字线结构WL，栅极结构212和第一介质层208共同作为晶体管的栅极)以及漏极区204构成，可变电阻结构218由漏极区204、漏极区204与位线结构210之间的阻变材料层206、位线结构210构成。
在其中一个实施例中，阻变存储器件是采用上述任一项所述的阻变存储器件的制备方法制成的。
本申请还提供一种存储设备，所述存储设备包括上述任一项所述的阻变存储器件。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。
Claims (18)
1.一种阻变存储器件的制备方法，其特征在于，包括：
提供基底；
于所述基底中形成位线沟槽；
于所述位线沟槽的侧壁和底部形成阻变材料层；
于所述位线沟槽中填充形成位线结构；
其中，可变电阻结构包括所述位线结构、所述阻变材料层。
2.根据权利要求1所述的制备方法，其特征在于，所述阻变材料层包括氧化铪材料层或氧化钽材料层中的至少一种。
3.根据权利要求1所述的制备方法，其特征在于，所述位线结构的上表面低于所述基底的上表面。
4.根据权利要求1所述的制备方法，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出阵列排布的有源区；所述于所述基底中形成位线沟槽的同时，于所述基底中形成栅极沟槽，每一所述栅极沟槽和一个所述位线沟槽横跨同一所述有源区，且将所述有源区分为位于所述栅极沟槽与所述浅沟槽隔离结构之间的源极区、位于所述栅极沟槽与所述位线沟槽之间的漏极区。
5.根据权利要求4所述的制备方法，其特征在于，所述可变电阻结构还包括所述漏极区。
6.根据权利要求4所述的制备方法，其特征在于，所述于所述位线沟槽的侧壁和底部形成阻变材料层的同时，于所述栅极沟槽的侧壁和底部形成第一介质层。
7.根据权利要求6所述的制备方法，其特征在于，所述第一介质层与所述阻变材料层的材料相同。
8.根据权利要求4所述的制备方法，其特征在于，所述于所述位线沟槽中填充形成所述位线结构的同时，于所述栅极沟槽中填充形成栅极结构。
9.根据权利要求8所述的制备方法，其特征在于，所述栅极结构的上表面与所述位线结构的上表面相齐平。
10.根据权利要求8所述的制备方法，其特征在于，还包括：
于所述位线结构和所述栅极结构上形成保护层，所述保护层与所述基底的上表面相齐平；
于所述基底上形成第二介质层，所述第二介质层与所述保护层相接触。
11.根据权利要求10所述的制备方法，其特征在于，所述于所述基底上形成第二介质层之后还包括：
于源极区上形成源极引出结构，所述源极引出结构贯穿所述第二介质层，且与所述源极区相接触。
12.一种阻变存储器件，其特征在于，包括：
基底；
位线沟槽，开设于所述基底中；
阻变材料层，位于所述位线沟槽的侧壁和底部；
位线结构，填充于所述位线沟槽中；
其中，可变电阻结构包括所述位线结构、所述阻变材料层。
13.根据权利要求12所述的阻变存储器件，其特征在于，所述阻变材料层包括氧化铪材料层或氧化钽材料层中的至少一种。
14.根据权利要求12所述的阻变存储器件，其特征在于，所述位线结构的上表面低于所述基底的上表面。
15.根据权利要求12所述的阻变存储器件，其特征在于，所述基底内形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底内隔离出阵列排布的有源区；还包括：
栅极沟槽，每一所述栅极沟槽和一个所述位线沟槽横跨同一所述有源区，且将所述有源区分为位于所述栅极沟槽与所述浅沟槽隔离结构之间的源极区、位于所述栅极沟槽与所述位线沟槽之间的漏极区；
栅极结构，填充于所述栅极沟槽中；
其中，所述可变电阻结构还包括所述漏极区。
16.根据权利要求15所述的阻变存储器件，其特征在于，还包括：
第一介质层，位于所述栅极结构与所述栅极沟槽的侧壁及所述栅极结构与所述栅极沟槽的底部之间。
17.根据权利要求16所述的阻变存储器件，其特征在于，所述第一介质层与所述阻变材料层的材料相同。
18.根据权利要求15所述的阻变存储器件，其特征在于，还包括：
保护层，位于所述位线结构和所述栅极结构上，所述保护层与所述基底的上表面相齐平；
第二介质层，位于所述基底上，且与所述保护层相接触；
源极引出结构，位于所述源极区上，所述源极引出结构贯穿所述第二介质层，且与所述源极区相接触。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779767.9A CN115666214A (zh) | 2021-07-09 | 2021-07-09 | 阻变存储器件及其制备方法 |
| PCT/CN2022/076303 WO2023279717A1 (zh) | 2021-07-09 | 2022-02-15 | 阻变存储器件及其制备方法 |
| US17/807,030 US20230008157A1 (en) | 2021-07-09 | 2022-06-15 | Resistive memory device and preparation method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779767.9A CN115666214A (zh) | 2021-07-09 | 2021-07-09 | 阻变存储器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115666214A true CN115666214A (zh) | 2023-01-31 |
Family
ID=84801171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110779767.9A Pending CN115666214A (zh) | 2021-07-09 | 2021-07-09 | 阻变存储器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115666214A (zh) |
| WO (1) | WO2023279717A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8395139B1 (en) * | 2011-12-06 | 2013-03-12 | Nanya Technology Corp. | 1T1R resistive memory device and fabrication method thereof |
| CN108899309A (zh) * | 2018-06-27 | 2018-11-27 | 长鑫存储技术有限公司 | 埋入式字线结构及其制作方法 |
| US10580977B2 (en) * | 2018-07-24 | 2020-03-03 | International Business Machines Corporation | Tightly integrated 1T1R ReRAM for planar technology |
| CN112397508B (zh) * | 2019-08-15 | 2022-12-27 | 长鑫存储技术有限公司 | 存储器件、半导体结构及其制造方法 |
| US11683941B2 (en) * | 2019-12-03 | 2023-06-20 | International Business Machines Corporation | Resistive random access memory integrated with vertical transport field effect transistors |
-
2021
- 2021-07-09 CN CN202110779767.9A patent/CN115666214A/zh active Pending
-
2022
- 2022-02-15 WO PCT/CN2022/076303 patent/WO2023279717A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023279717A1 (zh) | 2023-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978397B2 (en) | Semiconductor memory device | |
| KR101893643B1 (ko) | 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스 | |
| US10903237B1 (en) | Three-dimensional memory device including stepped connection plates and methods of forming the same | |
| CN110214374B (zh) | 存储器单元阵列及形成存储器单元阵列的层的方法 | |
| CN110071108B (zh) | 半导体存储器元件及其制作方法 | |
| US10256272B2 (en) | Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof | |
| CN110192278B (zh) | 电容器阵列和存储器单元阵列及其形成方法 | |
| JP3805603B2 (ja) | 半導体装置及びその製造方法 | |
| US20180350879A1 (en) | Three-dimensional memory device with through-stack contact via structures and method of making thereof | |
| KR100555564B1 (ko) | 스퀘어형 스토리지 전극을 채용하는 반도체 소자 및 그제조 방법 | |
| US5895947A (en) | Intergrated circuit memory devices including capacitors on capping layer | |
| US20110278668A1 (en) | Semiconductor Devices Having Bit Line Interconnections with Increased Width and Reduced Distance from Corresponding Bit Line Contacts and Methods of Fabricating Such Devices | |
| CN111584489B (zh) | 半导体存储器件与其制作方法 | |
| US20080102578A1 (en) | Manufacturing method for an integrated semiconductor structure | |
| US11088170B2 (en) | Three-dimensional ferroelectric memory array including integrated gate selectors and methods of forming the same | |
| JP2000124427A (ja) | トランジスタおよびキャパシタを含むメモリセルの形成方法、スタックトキャパシタをシリコンウェハの上表面に形成する方法、およびダイナミックランダムアクセスメモリで使用されるメモリセル | |
| CN111640747A (zh) | 半导体器件及其电接触结构与制造方法 | |
| CN114342065A (zh) | 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 | |
| CN112768451A (zh) | 半导体器件及其制造方法 | |
| CN113270412A (zh) | 一次性可编程记忆体装置 | |
| CN115249715A (zh) | 存储器阵列测试结构及其形成方法 | |
| US20210358941A1 (en) | Three-dimensional memory device containing auxilliary support pillar structures and method of making the same | |
| JP4921981B2 (ja) | 半導体メモリセルの製造方法 | |
| US20220352093A1 (en) | Three-dimensional memory device with multiple types of support pillar structures and method of forming the same | |
| CN212570997U (zh) | 半导体存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |