CN115662961A - 一种高性能扇出型封装结构及其封装方法 - Google Patents

一种高性能扇出型封装结构及其封装方法 Download PDF

Info

Publication number
CN115662961A
CN115662961A CN202211473180.6A CN202211473180A CN115662961A CN 115662961 A CN115662961 A CN 115662961A CN 202211473180 A CN202211473180 A CN 202211473180A CN 115662961 A CN115662961 A CN 115662961A
Authority
CN
China
Prior art keywords
layer
multilayer
interposer
rewiring
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211473180.6A
Other languages
English (en)
Inventor
马书英
王姣
吴阿妹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202211473180.6A priority Critical patent/CN115662961A/zh
Publication of CN115662961A publication Critical patent/CN115662961A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种高性能扇出型封装结构及其封装方法,包括:多层再布线转接板扇出封装体和第二多层再布线中介层,所述多层再布线转接板扇出封装体包括:第一多层再布线中介层和若干个芯片,所述第一多层再布线中介层与所述第二多层再布线中介层呈相对设置,若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装;其制备工艺简单,以多层再布线层结构取代传统多层基板,避免了加工结构翘曲而导致后续的工艺流程不易开展的技术问题出现,实现高密度互联,不仅提高了产品良率,更降低了封装成本。

Description

一种高性能扇出型封装结构及其封装方法
技术领域
本发明涉及半导体集成电路的封装技术领域,具体涉及一种高性能扇出型封装结构及其封装方法。
背景技术
随着半导体技术的不断发展,对电子产品的性能要求不断提升,目前电子产品越来越向小型化、高集成、低成本和可靠性方向发展。其中,Fan-out(扇出型)封装技术作为新一代封装技术,具有较高的布线密度,IO数量多,体积小,可多芯片封装、功能强等优点,因此应用范围较为广泛。在增加I/O数量的同时,将扇出部分(即,重布线层部分)面积减小,相对大尺寸扇出型封装能够提高产品良率并降低产品成本。
基板在芯片封装时作为基础材料,它将芯片与系统中电路板连接起来,因为AI、5G、汽车自动驾驶、大数据等行业快速发展,因而导致目前市场上的多层基板严重短缺,供不应求。同时随着交期的延长,目前基板的价格连续增长。目前急需开发出可以替代传统基板的高密度、低成本转接板,保证封装产品的良率以及降低工艺难度的同时,也能保证制程稳定性。
在目前基板严重紧缺的情况下,对于I/O接口高密集产品,利用超多层再布线中介层(RDL i nterposer)的加工优势,以多层再布线(无基板)技术制作转接板取代传统多层基板,但是对于多层再布线层结构,存在以下技术问题:1)对于使用超多层再布线层结构,在制作扇出线路即再布线中介层的过程中,再布线层层数越多,制程上制作难度越大,良率也降低,且相对成本也越高;2)再布线层层数越多工艺难度越大,产品良率也比较难控制,3)对于细线宽加工工艺开发过程中,产品加工难度对比粗线宽加工工艺显著提升,加工过程中耗费的物料成本也是显著增加;4)对于使用超多层再布线层结构,加工结构翘曲而导致后续的工艺流程不易开展的问题。
发明内容
为了解决上述技术问题,本发明提供一种高性能扇出型封装结构及其封装方法,其制备工艺简单,以多层再布线层结构取代传统多层基板,避免了加工结构翘曲而导致后续的工艺流程不易开展的技术问题出现,实现高密度互联,不仅提高了产品良率,更降低了封装成本。
为了达到上述目的,本发明的技术方案如下:
一种高性能扇出型封装结构,包括:多层再布线转接板扇出封装体和第二多层再布线中介层,所述多层再布线转接板扇出封装体包括:第一多层再布线中介层和若干个芯片,所述第一多层再布线中介层与所述第二多层再布线中介层呈相对设置,若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装。
本发明提供一种高性能扇出型封装结构及其封装方法,其制备工艺简单,以多层再布线层结构取代传统多层基板,避免了加工结构翘曲而导致后续的工艺流程不易开展的技术问题出现,实现高密度互联,不仅提高了产品良率,更降低了封装成本。
作为优选技术方案,所述第一多层再布线中介层一面设有若干个第一铜柱的开口,所述第一铜柱的开口处连接有第一铜柱,若干个芯片通过第一焊球键合于所述第一铜柱上,所述芯片与所述第一多层再布线中介层电连接。
作为优选技术方案,所述第一多层再布线中介层另一面设有若干个第二焊球的开口,所述第二焊球的开口处连接有第二焊球,所述第二多层再布线中介层一面设有若干个第二铜柱的开口,所述第二铜柱的开口处连接有第二铜柱,所述第二焊球与所述第二铜柱相对应且相互配合将所述第一多层再布线中介层与第二多层再布线中介层电连接。
作为优选技术方案,所述第二多层再布线中介层另一面上设有若干个第三焊球的开口,所述第三焊球的开口处连接有第三焊球。
作为优选技术方案,所述多层再布线转接板扇出封装体包括:塑封层,所述塑封层包覆于所述第一多层再布线中介层和若干个芯片上。
作为优选技术方案,所述第一多层再布线中介层和所述第二多层再布线中介层均包括:再布线金属层和多层布线封装层,所述再布线金属层和所述多层布线封装层连接并导通。
本发明提供一种高性能扇出型封装方法,包括以下步骤:
S1在第一载板上通过模塑技术工艺制作得到第一多层再布线中介层,使用倒装芯片键合技术倒装若干个芯片以能够实现若干个芯片与所述第一多层再布线中介层电连接,将塑封层包覆于第一多层再布线中介层和若干个芯片上,去除第一载板和第一临时键合膜,得到多层再布线转接板扇出封装体;
S2在第二载板上通过模塑技术工艺制作得到第二多层再布线中介层,若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装。
作为优选技术方案,步骤S1中使用倒装芯片键合技术倒装若干个芯片以能够实现若干个芯片与所述第一多层再布线中介层电连接,具体包括以下步骤:在远离第一载板的布线封装层上通过阻焊胶层覆盖布线封装层,在阻焊胶层上制作第一铜柱的开口,第一铜柱的开口处制作形成第一铜柱,将若干个芯片通过第一焊球键合于第一铜柱上。
作为优选技术方案,步骤S2中若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装,具体包括以下步骤:
S201去除第一载板和第一临时键合膜,同时靠近第一载板的布线封装层直接暴露出来,在暴露出的布线封装层上涂覆阻焊层并开设若干个第二焊球的开口,在第二焊球的开口处连接第二焊球;
S202远离第二载板的布线封装层使用阻焊胶层覆盖布线封装层,制作第二铜柱的开口,在第二铜柱的开口处制作形成第二铜柱;
S203将所述第二焊球与所述第二铜柱焊接,形成整体封装结构;
S204去除第二载板和第二临时键合膜,同时靠近第二载板的布线封装层直接暴露出来,将暴露在外的靠近第二载板的布线封装层上进行阻焊层制作,在阻焊层上开设有若干个第三焊球的开口,所述第三焊球的开口处连接有第三焊球,所述第三焊球用于将若干个芯片信号同时引出以能够实现高密度互连需求,得到高性能扇出型封装结构。
作为优选技术方案,步骤S1中在第一载板上通过模塑技术工艺制作得到第一多层再布线中介层,具体包括以下步骤:在第一载板上形成第一临时键合膜,第一临时键合膜上形成第一保护层,第一保护层上形成第一再布线金属层,第一保护层上形成与第一再布线金属层导通的多层布线封装层,得到第一多层再布线中介层;
步骤S2中在第二载板上通过模塑技术工艺制作得到第二多层再布线中介层,具体包括以下步骤:在第二载板上形成第二临时键合膜,第二临时键合膜上形成第二保护层,第二保护层中形成第二再布线金属层,第二保护层上形成与第二再布线金属层导通的多层布线封装层,去除第二载板和第二临时键合膜,得到第二多层再布线中介层;
所述多层布线封装层为高分子聚合物薄膜介质层。
本发明提供的一种高性能扇出型封装结构及其封装方法,具有以下
有益效果:
1)本发明提供的一种高性能扇出型封装结构及其封装方法,在目前基板严重紧缺的情况下,利用超多层再布线中介层(RDL i nterposer)的加工优势,并且利用FCB(F l ip Ch i p Bond i ng,倒装芯片键合)技术结合多层再布线中介层,利用模塑(mo l d ing)技术制作多层再布线中介层,提高了产品良率;本发明以多层RDL再布线(无基板)技术取代传统多层基板,实现高密度互联,同时也大大降低了封装成本;
2)本发明提供的一种高性能扇出型封装结构及其封装方法,使用两组多层再布线中介层(每一组多层再布线中介层为6层再布线加工工艺)结构的再布线中介层以焊球作为互联结构实现上、下结构的导通,简化制造方法,避免了多层再布线中介层(12层再布线加工工艺)结构加工翘曲而导致后续的工艺流程不易开展的问题,提升整体良率并降低了整体成本;
3)本发明提供的一种高性能扇出型封装结构及其封装方法,对于I/O接口高密集产品,采用多层再布线中介层或者通过使用细线路再布线的方式结合,达到提升芯片功能密度、缩短互联长度以及系统重构功能的作用,通过使用两组多层再布线中介层(每一组多层再布线中介层为6层再布线加工工艺)结构的再布线中介层能够明显简化加工流程,提高产品的整体产能;
4)本发明提供的一种高性能扇出型封装结构及其封装方法,第一多层再布线中介层和第二多层再布线中介层均使用高分子聚合物薄膜介质层和金属线路作为基础的材料,取代类似硅转接板材料,不仅能节省大量成本,同时也能够降低芯片封装厚度,减小封装体积。
附图说明
图1为本发明提供的在第一载板上形成第一临时键合膜的结构图;
图2为本发明提供的在第一临时键合膜上形成第一保护层的结构图;
图3为本发明提供的在第一保护层上形成第一再布线金属层的结构图;
图4为本发明提供的第一保护层上形成与第一再布线金属层导通的多层布线封装层,在远离第一载板的布线封装层上通过阻焊胶层覆盖布线封装层,在阻焊胶层上制作第一铜柱的开口,第一铜柱的开口处制作形成第一铜柱的结构图;
图5为本发明提供的将若干个芯片分别通过第一焊球键合于第一铜柱上的结构图;
图6为本发明提供的将塑封层包覆于第一多层再布线中介层和若干个芯片上的结构图;
图7为本发明提供的去除第一载板的结构图;
图8为本发明提供的去除第一临时键合膜的结构图;
图9为本发明提供的在暴露出的布线封装层上涂覆阻焊层并开设若干个第二焊球的开口的结构图;
图10为本发明提供的在第二焊球的开口处连接第二焊球的结构图;
图11为本发明提供的在第二载板上形成第二临时键合膜的结构图;
图12为本发明提供的在第二临时键合膜上形成第二保护层的结构图;
图13为本发明提供的在第二保护层中形成第二再布线金属层的结构图;
图14为本发明提供的第二保护层上形成与第二再布线金属层导通的多层布线封装层,远离第二载板的布线封装层使用阻焊胶层覆盖布线封装层,制作第二铜柱的开口,在第二铜柱的开口处制作再形成第二铜柱的结构图;
图15为本发明提供的将所述第二焊球与所述第二铜柱焊接,形成整体封装结构的结构图;
图16为本发明提供的去除第二载板和第二临时键合膜的结构图;
图17为本发明提供的将暴露在外的靠近第二载板的布线封装层上进行阻焊层制作,在阻焊层上开设有若干个第三焊球的开口的结构图;
图18为本发明提供的高性能扇出型封装结构的结构图;
其中,1-第一载板;2-第一临时键合膜;3-第一保护层;4-第一再布线金属层;5-多层布线封装层;6-第一铜柱;7-芯片;8-第一焊球;10-塑封层;16-第二焊球的开口;17-第二焊球;18-第二载板;19-第二临时键合膜;20-第二保护层;21-第二再布线金属层;22-第二铜柱;23-第三焊球的开口;24-第三焊球;25-第一多层再布线中介层;26-第二多层再布线中介层;27-多层再布线转接板扇出封装体;28-第一芯片;29-第二芯片。
具体实施方式
需要说明的是,使用“第一”、“第二”和“第三”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本发明保护范围的限制。
下面结合附图详细说明本发明的优选实施方式。
可以理解,本发明是通过一些实施例达到本发明的目的。
如图18所示,本发明提供一种高性能扇出型封装结构,包括:多层再布线转接板扇出封装体27和第二多层再布线中介层26,所述多层再布线转接板扇出封装体27包括:第一多层再布线中介层25和若干个芯片7,所述第一多层再布线中介层25与所述第二多层再布线中介层26呈相对设置,所述第一多层再布线中介层25和所述第二多层再布线中介层26均包括:再布线金属层和多层布线封装层5,所述再布线金属层和所述多层布线封装层5连接并导通,所述再布线金属层包括:第一再布线金属层4和第二再布线金属层21,所述第一多层再布线中介层25一面设有若干个第一铜柱的开口,所述第一铜柱的开口处连接有第一铜柱6,若干个芯片7通过第一焊球8键合于所述第一铜柱6上,所述芯片7与所述第一多层再布线中介层25电连接;所述塑封层10包覆于所述第一多层再布线中介层25和若干个芯片7上;所述第一多层再布线中介层25另一面设有若干个第二焊球的开口16,所述第一再布线金属层4与第二焊球的开口16呈相对设置,所述第二焊球的开口16处连接有第二焊球17,所述第二多层再布线中介层26一面设有若干个第二铜柱的开口,所述第二铜柱的开口处连接有第二铜柱22,所述第二焊球17与所述第二铜柱22相对应且相互配合将所述第一多层再布线中介层25与第二多层再布线中介层26电连接;所述第二多层再布线中介层26另一面上设有若干个第三焊球的开口23,所述第二再布线金属层21与第三焊球的开口23呈相对设置,所述第三焊球的开口23处连接有第三焊球24;所述第三焊球24用于将若干个芯片7信号同时引出以能够实现高密度互连需求,若干个芯片7通过所述第一多层再布线中介层25与所述第二多层再布线中介层26进行串接以能够实现大尺寸芯片扇出型无基板封装;其制备工艺简单,以多层再布线层结构取代传统多层基板,避免了加工结构翘曲而导致后续的工艺流程不易开展的技术问题出现,实现高密度互联,不仅提高了产品良率,更降低了封装成本。
如图1-18所示,本发明提供一种高性能扇出型封装方法,包括以下步骤:
S1如图1所示,在第一载板1上涂覆一层临时粘合剂形成第一临时键合膜2,所述第一临时键合膜2后续能够通过一定的外力作用方式去除;
S2如图2所示,然后在第一临时键合膜2上溅射一层超薄A l层形成第一保护层3,该第一保护层3和第一临时键合膜2均能够进行拆分,此工艺简单,进一步提高作业效率更适应于规模化的生产;
S3如图3所示,在第一保护层3上先沉积一层PVD种子层,如Ti/Cu、Al等,再光刻出线路,然后将金属线路加厚至产品要求的厚度形成第一再布线金属层4;
S4如图4所示,然后在第一再布线金属层4涂覆一次钝化层,通过曝光、显影的方式将部分线路开口打开,然后再通过再布线方式将信号引出,后续再次涂覆一次钝化层,通过曝光、显影的方式将第一层线路开口打开,然后再通过再布线方式将信号引出,按照这种工艺制作多层布线封装层,然后远离第一载板1的布线封装层由于暴露在介质层表面,容易影响可靠性,需要使用阻焊胶层覆盖远离第一载板1的布线封装层,同时提供曝光、显影的方式打开部分需要制作第一铜柱的开口,第一铜柱的开口表面通过沉积电镀种子层、图形化光刻、电镀、去除光刻胶、去除种子层等工艺制作再形成第一铜柱6;
S5如图5所示,将第一芯片28和所述第二芯片29分别键合到第一铜柱6上;
S6如图6所示,模封以形成塑封层10,所述塑封层10包覆第一多层再布线中介层25、第一芯片28和所述第二芯片29,所述塑封层10用于保护半导体封装装置;塑封层10由各种模封材料(Mo l d i ng Compound)制备形成;
S7如图7所示,第一多层再布线中介层25分别与第一芯片28和第二芯片29电连接,采用外力通过第一临时键合膜2将第一载板1去除,得到多层再布线转接板扇出封装体;
S8图8所示,通过湿法刻蚀去除第一保护层3,同时靠近第一载板1的布线封装层直接暴露出来;
S9如图9所示,在暴露出的布线封装层上涂覆阻焊层,通过曝光、显影的方式打开若干个第二焊球的开口16;
S10如图10所示,在第二焊球的开口16处进行外接第二焊球17;
S11如图11所示,在第二载板18上涂覆一层临时粘合剂形成第二临时键合膜19,第二临时键合膜19后续能够通过一定的外力作用方式去除;
S12如图12所示,在然后在第二临时键合膜19上溅射一层超薄A l层形成第二保护层20,该第二保护层20和第二临时键合膜19均能够进行拆分,此工艺简单,进一步提高作业效率更适应于规模化的生产;
S13如图13所示,在第二保护层20上先沉积一层PVD种子层,如Ti/Cu、A l等,再光刻出线路,然后将金属线路加厚至产品要求的厚度形成第二再布线金属层21;
S14如图14所示,然后在第二再布线金属层21涂覆一次钝化层,通过曝光、显影的方式将部分线路开口打开,然后再通过再布线方式将信号引出,后续再次涂覆一次钝化层,通过曝光、显影的方式将第一层线路开口打开,然后再通过再布线方式将信号引出,按照这种工艺制作多层布线封装层,然后远离第二载板18的布线封装层由于暴露在介质层表面,容易影响可靠性,引出需要使用阻焊胶层覆盖远离第二载板18的布线封装层,同时提供曝光、显影的方式打开部分需要制作第二铜柱的开口,第二铜柱的开口表面通过沉积电镀种子层、图形化光刻、电镀、去除光刻胶、去除种子层等工艺制作再形成第二铜柱22;
S15如图15所示,将所述第二焊球17与所述第二铜柱22焊接,形成整体封装结构;
S16如图16所示,去除第二载板18和第二临时键合膜19,同时靠近第二载板18的布线封装层直接暴露出来;
S17如图17所示,将暴露在外的靠近第二载板18的布线封装层上进行阻焊层制作,在阻焊层上开设有若干个第三焊球的开口23;
S18如图18所示,所述第三焊球的开口23处连接有第三焊球24,所述第三焊球24用于将若干个芯片信号同时引出以能够实现高密度互连需求,得到高性能扇出型封装结构。
本发明提供的一种高性能扇出型封装结构及其封装方法,具有以下
有益效果:
1)本发明提供的一种高性能扇出型封装结构及其封装方法,在目前基板严重紧缺的情况下,利用超多层再布线中介层(RDL i nterposer)的加工优势,并且利用FCB(F l ip Ch i p Bond i ng,倒装芯片键合)技术结合多层再布线中介层,利用模塑(mo l d ing)技术制作多层再布线中介层,提高了产品良率;本发明以多层RDL再布线(无基板)技术取代传统多层基板,实现高密度互联,同时也大大降低了封装成本;
2)本发明提供的一种高性能扇出型封装结构及其封装方法,使用两组多层再布线中介层(每一组多层再布线中介层为6层再布线加工工艺)结构的再布线中介层以焊球作为互联结构实现上、下结构的导通,简化制造方法,避免了多层再布线中介层(12层再布线加工工艺)结构加工翘曲而导致后续的工艺流程不易开展的问题,提升整体良率并降低了整体成本;
3)本发明提供的一种高性能扇出型封装结构及其封装方法,对于I/O接口高密集产品,采用多层再布线中介层或者通过使用细线路再布线的方式结合,达到提升芯片功能密度、缩短互联长度以及系统重构功能的作用,通过使用两组多层再布线中介层(每一组多层再布线中介层为6层再布线加工工艺)结构的再布线中介层能够明显简化加工流程,提高产品的整体产能;
4)本发明提供的一种高性能扇出型封装结构及其封装方法,第一多层再布线中介层和第二多层再布线中介层均使用高分子聚合物薄膜介质层和金属线路作为基础的材料,取代类似硅转接板材料,不仅能节省大量成本,同时也能够降低芯片封装厚度,减小封装体积。
可以理解,本发明是通过一些实施例进行描述的,本领域技术人员知悉的,在不脱离本发明的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。另外,在本发明的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此,本发明不受此处所公开的具体实施例的限制,所有落入本申请的权利要求范围各种改变或等效替换。另外,在本发明的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此,本发明不受此处所公开的具体实施例的限制,所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (10)

1.一种高性能扇出型封装结构,其特征在于,包括:多层再布线转接板扇出封装体和第二多层再布线中介层,所述多层再布线转接板扇出封装体包括:第一多层再布线中介层和若干个芯片,所述第一多层再布线中介层与所述第二多层再布线中介层呈相对设置,若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装。
2.根据权利要求1所述的高性能扇出型封装结构,其特征在于,所述第一多层再布线中介层一面设有若干个第一铜柱的开口,所述第一铜柱的开口处连接有第一铜柱,若干个芯片通过第一焊球键合于所述第一铜柱上,所述芯片与所述第一多层再布线中介层电连接。
3.根据权利要求2所述的高性能扇出型封装结构,其特征在于,所述第一多层再布线中介层另一面设有若干个第二焊球的开口,所述第二焊球的开口处连接有第二焊球,所述第二多层再布线中介层一面设有若干个第二铜柱的开口,所述第二铜柱的开口处连接有第二铜柱,所述第二焊球与所述第二铜柱相对应且相互配合将所述第一多层再布线中介层与第二多层再布线中介层电连接。
4.根据权利要求3所述的高性能扇出型封装结构,其特征在于,所述第二多层再布线中介层另一面上设有若干个第三焊球的开口,所述第三焊球的开口处连接有第三焊球。
5.根据权利要求1所述的高性能扇出型封装结构,其特征在于,所述多层再布线转接板扇出封装体包括:塑封层,所述塑封层包覆于所述第一多层再布线中介层和若干个芯片上。
6.根据权利要求1所述的高性能扇出型封装结构,其特征在于,所述第一多层再布线中介层和所述第二多层再布线中介层均包括:再布线金属层和多层布线封装层,所述再布线金属层和所述多层布线封装层连接并导通。
7.一种高性能扇出型封装方法,其特征在于,包括以下步骤:
S1在第一载板上通过模塑技术工艺制作得到第一多层再布线中介层,使用倒装芯片键合技术倒装若干个芯片以能够实现若干个芯片与所述第一多层再布线中介层电连接,将塑封层包覆于第一多层再布线中介层和若干个芯片上,去除第一载板和第一临时键合膜,得到多层再布线转接板扇出封装体;
S2在第二载板上通过模塑技术工艺制作得到第二多层再布线中介层,若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装。
8.根据权利要求8所述的高性能扇出型封装方法,其特征在于,
步骤S1中使用倒装芯片键合技术倒装若干个芯片以能够实现若干个芯片与所述第一多层再布线中介层电连接,具体包括以下步骤:在远离第一载板的布线封装层上通过阻焊胶层覆盖布线封装层,在阻焊胶层上制作第一铜柱的开口,第一铜柱的开口处制作形成第一铜柱,将若干个芯片通过第一焊球键合于第一铜柱上。
9.根据权利要求8所述的高性能扇出型封装方法,其特征在于,
步骤S2中若干个芯片通过所述第一多层再布线中介层与所述第二多层再布线中介层进行串接以能够实现大尺寸芯片扇出型无基板封装,具体包括以下步骤:
S201去除第一载板和第一临时键合膜,同时靠近第一载板的布线封装层直接暴露出来,在暴露出的布线封装层上涂覆阻焊层并开设若干个第二焊球的开口,在第二焊球的开口处连接第二焊球;
S202远离第二载板的布线封装层使用阻焊胶层覆盖布线封装层,制作第二铜柱的开口,在第二铜柱的开口处制作形成第二铜柱;
S203将所述第二焊球与所述第二铜柱焊接,形成整体封装结构;
S204去除第二载板和第二临时键合膜,同时靠近第二载板的布线封装层直接暴露出来,将暴露在外的靠近第二载板的布线封装层上进行阻焊层制作,在阻焊层上开设有若干个第三焊球的开口,所述第三焊球的开口处连接有第三焊球,所述第三焊球用于将若干个芯片信号同时引出以能够实现高密度互连需求,得到高性能扇出型封装结构。
10.根据权利要求8所述的高性能扇出型封装方法,其特征在于,
步骤S1中在第一载板上通过模塑技术工艺制作得到第一多层再布线中介层,具体包括以下步骤:在第一载板上形成第一临时键合膜,第一临时键合膜上形成第一保护层,第一保护层上形成第一再布线金属层,第一保护层上形成与第一再布线金属层导通的多层布线封装层,得到第一多层再布线中介层;
步骤S2中在第二载板上通过模塑技术工艺制作得到第二多层再布线中介层,具体包括以下步骤:在第二载板上形成第二临时键合膜,第二临时键合膜上形成第二保护层,第二保护层中形成第二再布线金属层,第二保护层上形成与第二再布线金属层导通的多层布线封装层,去除第二载板和第二临时键合膜,得到第二多层再布线中介层;
所述多层布线封装层为高分子聚合物薄膜介质层。
CN202211473180.6A 2022-11-21 2022-11-21 一种高性能扇出型封装结构及其封装方法 Pending CN115662961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211473180.6A CN115662961A (zh) 2022-11-21 2022-11-21 一种高性能扇出型封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211473180.6A CN115662961A (zh) 2022-11-21 2022-11-21 一种高性能扇出型封装结构及其封装方法

Publications (1)

Publication Number Publication Date
CN115662961A true CN115662961A (zh) 2023-01-31

Family

ID=85019440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211473180.6A Pending CN115662961A (zh) 2022-11-21 2022-11-21 一种高性能扇出型封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN115662961A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133509A (zh) * 2023-02-16 2023-05-16 苏州思萃车规半导体产业技术研究所有限公司 滤波器芯片封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133509A (zh) * 2023-02-16 2023-05-16 苏州思萃车规半导体产业技术研究所有限公司 滤波器芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN103715166B (zh) 用于部件封装件的装置和方法
US6350668B1 (en) Low cost chip size package and method of fabricating the same
US6825063B2 (en) Integrated core microelectronic package
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
CN103681613B (zh) 具有离散块的半导体器件
CN103295925B (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
US6495912B1 (en) Structure of ceramic package with integrated passive devices
US20070111398A1 (en) Micro-electronic package structure and method for fabricating the same
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
KR20000005670A (ko) 칩-온-칩패키지및그제조방법
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN111883521A (zh) 多芯片3d封装结构及其制作方法
US20240290674A1 (en) Electronic package and manufacturing method thereof
WO2024045731A1 (zh) 一种三维封装结构及其制备方法
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN111599702A (zh) 扇出型芯片封装结构的制作方法
CN115206948A (zh) 一种超高密度连接系统三维扇出型封装结构及其制备方法
CN115662961A (zh) 一种高性能扇出型封装结构及其封装方法
US7955953B2 (en) Method of forming stacked die package
CN114975388A (zh) 一种堆叠扇出封装结构及其形成方法
CN114582731A (zh) 一种层叠封装的下封装体结构及其形成方法
CN218827062U (zh) 一种高性能扇出型封装结构
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
WO2022095695A1 (zh) Mcm封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination