CN115642900A - 一种时钟保护电路及时钟芯片 - Google Patents

Abstract

本发明提供一种时钟保护电路及时钟芯片包括：过滤模块对第一复位信号的噪声进行过滤操作，输出第二复位信号；第一噪声抑制模块基于第二复位信号，输出与时钟信号同步的第三复位信号；第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出时钟信号，并在第一复位信号产生干扰时，第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；其中，时钟保护电路基于第三复位信号与时钟信号以提供时钟保护。利用第一噪声抑制模块以及第二噪声抑制模块第一时间关断时钟信号的方式对干扰进行抑制，提高了时钟保护的有效性。结构简单，操作简便，具有广泛的适用性。

Description

一种时钟保护电路及时钟芯片

技术领域

本发明涉及芯片设计与应用技术领域，特别是涉及一种时钟保护电路及时钟芯片。

背景技术

随着数模混合芯片的设计复杂度不断提高、芯片应用场景的领域不断扩展，芯片内部的电源电路极容易受到芯片内部其他功能电路带来的噪声干扰，例如高频数字电路、高压功率管控制电路等。同时，电源电路也会受到来自芯片外部的静电、浪涌、电磁等带来的噪声干扰。通常情况下，当电源电路受到噪声干扰后，芯片内部的低压与过压保护电路将被触发，使芯片产生全局复位。然而在多数情况下，电源电路在噪声干扰下会产生短暂的误触发，通常芯片内部会针对这种误触发进行全局复位以滤除噪声干扰。但是，芯片内部的其他功能电路，例如高频数字电路、组合逻辑门电路比芯片内部的寄存器对噪声干扰更加敏感，如果不能及时关断系统时钟以阻断噪声干扰对电源电路的影响，将会导致整个芯片内部整体功能电路的失效，此时只能等待芯片的看门狗进行复位，从而对芯片的使用带来消极影响。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种时钟保护电路及时钟芯片，用于解决现有技术中当芯片内部产生误触发时，系统时钟关断不及时的问题。

为实现上述目的及其他相关目的，本发明提供一种时钟保护电路，所述时钟保护电路包括：第一噪声抑制模块、第二噪声抑制模块及过滤模块，其中：

所述过滤模块对第一复位信号中的噪声干扰进行过滤操作，输出第二复位信号；

所述第一噪声抑制模块基于所述第二复位信号，输出与时钟信号同步的第三复位信号；

所述第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出所述时钟信号，并在所述第一复位信号存在噪声干扰时，所述第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；

其中，所述时钟保护电路基于所述第三复位信号与所述时钟信号以提供时钟保护。

可选地，所述第一噪声抑制模块包括第一触发器及第二触发器，其中：所述第一触发器的输入端连接第一输入电平，所述第一触发器的时钟端连接所述时钟信号，所述第一触发器的反复位端连接所述第二复位信号；所述第二触发器的输入端与所述第一触发器的输出端连接，所述第二触发器的时钟端连接所述时钟信号，所述第二触发器的反复位端连接所述第二复位信号，所述第二触发器的输出端产生所述第三复位信号。

可选地，所述第一输入电平包括高电平或低电平。

可选地，所述第二噪声抑制模块包括噪声抑制单元及控制单元，其中：所述噪声抑制单元基于时钟源对所述第一复位信号进行同步，产生时钟控制信号并输出；所述控制单元基于时钟源及所述时钟控制信号产生时钟信号并输出，在所述第一复位信号存在噪声干扰时，所述时钟控制信号使所述控制单元关断。

可选地，所述噪声抑制单元包括第三触发器及第四触发器，其中：所述第三触发器的输入端连接第二输入电平，所述第三触发器的时钟端连接时钟源，所述第三触发器的反复位端连接所述第一复位信号；所述第四触发器的输入端与所述第三触发器的输出端连接，所述第四触发器的时钟端连接时钟源，所述第四触发器的反复位端连接所述第一复位信号，所述第四触发器的输出端产生所述时钟控制信号。

可选地，所述第二输入电平包括高电平或低电平。

可选地，所述控制单元包括门控时钟结构，其中，所述门控时钟结构的输入端连接时钟源，所述门控时钟结构的使能端连接所述时钟控制信号，所述门控时钟结构的输出端产生所述时钟信号。

可选地，所述过滤模块包括RC滤波结构或LC滤波结构。

为实现上述目的及其他相关目的，本发明提供一种时钟芯片，用于对电路提供时钟保护，所述时钟芯片包括：至少一个所述时钟保护电路，其中，时钟源的数量与所述时钟保护电路的数量相等，每一个时钟源对应一个所述时钟保护电路。

如上所述，本发明的一种时钟保护电路及时钟芯片，具有以下有益效果：

1) 本发明的时钟保护电路及时钟芯片，利用第一噪声抑制模块以及第二噪声抑制模块第一时间关断时钟信号的方式对噪声干扰进行抑制，提高了时钟保护的有效性。

2) 本发明的时钟保护电路及时钟芯片，结构简单，操作简便，具有广泛的适用性。

附图说明

图1显示为本发明的一示例性的时钟保护系统的示意图。

图2显示为时钟保护系统的未及时进行时钟保护的时序示意图。

图3显示为本发明的时钟保护电路的示意图。

图4显示为本发明的时钟保护电路进行时钟保护的时序示意图。

附图标记说明

1-时钟保护电路；11-第一噪声抑制模块；12-第二噪声抑制模块；121-噪声抑制单元；122-控制单元；13-过滤模块。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

图1展示了一种时钟保护系统的示意图，时钟源CLK1经过缓冲器BUF输出系统时钟SYS_CLK1。复位信号RSTN1经滤波器RCF1的过滤操作后生成信号F RSTN1，信号F RSTN1输入至触发器RFF1及触发器RFF2的反复位端，通过触发器RFF2的输出端产生系统复位信号SYS_RSTN1，系统复位信号SYS_ RSTN1对整个电路进行复位操作。根据时钟保护系统的复位逻辑可知，当复位信号RSTN1存在噪声干扰时，系统时钟SYS_CLK1仍然工作，由于复位信号RSTN1的噪声干扰处理不及时，会导致整个电路其他功能模块的失效。具体的未及时进行时钟保护的时序请参阅图2，其中，复位信号RSTN1为高电平有效，当复位信号RSTN1出现干扰时(如复位信号RSTN1在系统时钟SYS_CLK1的第6个周期内出现的低电平的噪声干扰信号)，时钟保护系统没有能够在第一时间将系统时钟SYS_CLK1关闭，因此无法第一时间将整个电路复位，从而导致整个电路的失效，此时只能等待看门狗进行复位，可以看出，等待看门狗复位会严重影响电路的时效性。

需要说明的是，微控制单元(Microcontroller Unit，简称MCU)，包括单片微型计算机(Single Chip Micro-computer)、ARM处理器(ARM为Advanced RISC Machines的缩写)、数字信号处理器(Digital Signal Processor，简称DSP)等，是把中央处理器(CentralProcess Unit；CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB、模数转换等周边接口，甚至LCD驱动电路都整合在单一芯片上，形成芯片级的计算机，而使MCU正常工作的最小电路成为MCU的最小系统，包括电源模块、时钟模块以及复位模块。一旦MCU中的复位信号不能在第一时间完成复位操作并关闭系统时钟，会导致MCU的整个系统失效，包括MCU中的电源模块。

因此，本发明提供一种时钟保护电路及时钟芯片，具体实施如下：

如图3所示，本实施例提供一种时钟保护电路1，所述时钟保护电路1包括：第一噪声抑制模块11、第二噪声抑制模块12及过滤模块13，其中：

如图3所示，过滤模块13对第一复位信号RSTN2的噪声干扰进行过滤操作，输出第二复位信号FRSTN2。需要说明的是，过滤模块13对第一复位信号RSTN2进行滤波，能够同时滤除第一复位信号RSTN2复位期间的高电平毛刺以及芯片工作期间的低电平毛刺。如果16纳秒以下的第一复位信号RSTN2的毛刺由芯片内的电源噪声引起，那么过滤模块13将滤除第一复位信号RSTN2中周期在16纳秒以下的所有毛刺信号，并生成第二复位信号FRSTN2。

具体地，作为示例，如图3所示，过滤模块13包括RC滤波结构或LC滤波结构。需要说明的是，第一复位信号RSTN2的电压为单向脉动性电压，不能直接给电子电路使用，所以要对第一复位信号RSTN2进行滤波，消除第一复位信号RSTN2中的交流成分，使第一复位信号RSTN2成为直流电后给下一级的电子电路使用。进一步地，RC滤波结构通常为Π型，而Π型RC滤波结构电路简单，抗干扰性强，具有较好的低频特性，并且选用标准的电阻电容元件即可搭建完成；LC滤波结构特点主要是电感的电阻小，因而直流损耗较小，其中，RC滤波结构与LC滤波结构的电路设置在这里就不一一赘述。需要补充说明的是，过滤模块13包括但不限于RC滤波结构、LC滤波结构，也可以采用电子滤波器电路、或电子稳压滤波器电路、或专用的滤波芯片，只要能对第一复位信号RSTN2的噪声进行过滤操作，任意过滤模块13的结构设置形式均适用，并不以本实施例为限。

如图3所示，第一噪声抑制模块11基于第二复位信号FRSTN2，输出与时钟信号同步的第三复位信号SYS_ RSTN2。

具体地，作为示例，第一噪声抑制模块11包括第一触发器FF1及第二触发器FF2，其中：第一触发器FF1的输入端D连接第一输入电平，其中，第一输入电平包括高电平或低电平，在本实施例中，第一输入电平为高电平“1”；第一触发器FF1的时钟端CK连接时钟信号SYS_CLK2，第一触发器FF1的反复位端CLR连接第二复位信号FRSTN2；第二触发器FF2的输入端与第一触发器FF1的输出端Q连接，第二触发器FF2的时钟端CK连接时钟信号SYS_CLK2，第二触发器FF2的反复位端CLR连接第二复位信号FRSTN2，第二触发器FF2的输出端Q产生所述第三复位信号SYS_ RSTN2。需要说明的是，第一触发器FF1及第二触发器FF2在本实施例中设置为D触发器，并采用边沿触发的方式。D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储单元，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在第一噪声抑制模块11中第一触发器FF1及第二触发器FF2的作用下，第三复位信号SYS_ RSTN2与时钟信号SYS_CLK2为异步关系，第三复位信号SYS_ RSTN2与第一复位信号RSTN2、第二复位信号FRSTN2均为异步关系。需要进一步说明的是，第一触发器FF1及第二触发器FF2包括但不限于D触发器，也可以是RS触发器、T触发器等，只要能保证第一噪声抑制模块11输出与时钟信号同步的第三复位信号SYS_ RSTN2，任意第一噪声抑制模块11的设置均适用，在这里就不一一赘述。

如图3所示，第二噪声抑制模块12基于时钟源CLK2对第一复位信号RSTN2进行同步，输出时钟信号SYS_CLK2，并在第一复位信号RSTN2存在噪声干扰时，第二噪声抑制模块11通过第一时间关断时钟信号SYS_CLK2对干扰进行抑制。

其中，时钟保护电路1基于第三复位信号SYS_ RSTN2与时钟信号SYS_CLK2以提供时钟保护。

具体地，作为示例，如图3所示，第二噪声抑制模块12包括噪声抑制单元121及控制单元122，其中：噪声抑制单元121基于时钟源CLK2对第一复位信号RSTN2进行同步，产生时钟控制信号CLKEN并输出；控制单元122基于时钟源CLK2及时钟控制信号CLKEN产生时钟信号SYS_CLK2并输出，在第一复位信号RSTN2存在噪声干扰时，时钟控制信号CLKEN使控制单元122关断。

更具体地，噪声抑制单元121包括第三触发器FF3及第四触发器FF4，其中：第三触发器FF3的输入端D连接第二输入电平，其中，第二输入电平包括高电平或低电平，在本实施例中，第二输入电平为高电平“1”；第三触发器FF3的时钟端CK连接时钟源CLK2，第三触发器FF3的反复位端CLR连接第一复位信号RSTN2；第四触发器FF4的输入端与第三触发器FF3的输出端Q连接，第四触发器FF4的时钟端CK连接时钟源CLK2，第四触发器FF4的反复位端CLR连接第一复位信号RSTN2，第四触发器FF4的输出端Q产生时钟控制信号CLKEN。需要说明的是，第三触发器FF3及第四触发器FF4在本实施例中设置为D触发器，并采用边沿触发的方式。需要进一步说明的是，第三触发器FF3及第四触发器FF4的反复位端CLR直接接入第一复位信号RSTN2，并没有对第一复位信号RSTN2进行过滤操作，这是因为，当第一复位信号RSTN2中存在噪声干扰时，第四触发器FF4第一时间响第一复位信号RSTN2的噪声干扰，并通过第四触发器FF4的输出的钟控制信号CLKEN直接对控制单元122进行控制，使控制单元122第一时间关断时钟信号SYS_CLK2，其中，第一复位信号RSTN2从出现噪声干扰到恢复高电平至少要低于时钟源CLK2的1个时钟周期，因为噪声干扰属于低电平毛刺，低电平毛刺持续的时间极短，基于芯片的架构逻辑，低电平毛刺通常会小于时钟源CLK2的1个时钟周期，具体的时序请参阅图4。需要进一步补充说明的是，第三触发器FF3及第四触发器FF4包括但不限于D触发器，也可以是RS触发器、T触发器等，只要能保证噪声抑制单元121能够完成基于时钟源CLK2对第一复位信号RSTN2的同步操作，任意噪声抑制单元121的设置均适用，在这里就不一一赘述。

更具体地，控制单元122包括门控时钟结构，其中，门控时钟结构的输入端CLKI连接时钟源CLK2，门控时钟结构的使能端EN连接时钟控制信号CLKEN，门控时钟结构的输出端CLKI产生时钟信号SYS_CLK2。需要说明的是，在芯片功耗组成中，超过40%的功耗来源于芯片内的时钟模块，这是由于时钟在系统中具有最高的切换频率，而且还有很多时钟buffer，为了最小化时钟延时，时钟通常有很高的驱动强度。即使芯片的输入和输出保持不变，芯片中需要接收时钟的模块(例如触发器)也会消耗一定的功耗，而该功耗主要是动态功耗。为了减小时钟模块的功耗，最直接的办法是如果不需要时钟的时候，就把时钟关掉。在本实施例中，当第一复位信号RSTN2存在噪声干扰时，需要第一时间关断时钟信号SYS_CLK2以避免芯片产生误触发从而影响下一级电子电路，因而需要通过时钟控制信号CLKEN关断控制单元122，从而第一时间关断时钟信号SYS_CLK2，具体的操作包括：在时钟源CLK2的驱动下，第三触发器FF3及第四触发器FF4对第一复位信号RSTN2进行同步，通过第四触发器FF4的输出端Q产生时钟控制信号CLKEN，当第一复位信号RSTN2存在噪声干扰时，时钟控制信号CLKEN变为低电平；当第一复位信号RSTN2中的噪声干扰消失时，时钟控制信号CLKEN在若干个时钟源CLK2的时钟周期后恢复为高电平。通常情况下，设置经过2个时钟源CLK2的时钟周期后使时钟控制信号CLKEN由低电平恢复为高电平，而当时间小于2个时钟源CLK2的时钟周期时，使时钟控制信号CLKEN保持低电平。控制单元122在时钟控制信号CLKEN的作用下，基于时钟控制信号CLKEN的电平状态，判断是否第一时间关断时钟信号SYS_CLK2。在本实施例中，当时钟控制信号CLKEN为低电平，控制单元122关断时钟信号SYS_CLK2。需要补充说明的是，时钟控制信号CLKEN的时序以及关断时钟信号SYS_CLK2作用机制应根据使用场景进行设置，并不以本实施例为限。

需要进一步说明的是，门控时钟结构包括与门门控、锁存门控、寄存门控等，应根据使用场景选择合适的门控时钟结构，在这里就不一一赘述。时钟保护电路进行时钟保护的时序请参阅图4，其中，第一复位信号RSTN2为高电平有效，当第一复位信号RSTN2存在噪声干扰时(例如在时钟源CLK2的第6个周期内出现了低电平的干扰信号，干扰信号为低电平毛刺信号)，通过第二噪声抑制模块12使时钟信号SYS_CLK2在第一时间被关断；当第一复位信号RSTN2的噪声干扰消失时，在时钟源CLK2的两个时钟周期之后，第二噪声抑制模块12解除对时钟信号SYS_CLK2的关断状态，因为时钟控制信号CLKEN需要在时钟源CLK2的2个时钟周期后由低电平恢复为高电平，第一复位信号RSTN2中的噪声干扰为低电平毛刺信号，低电平毛刺信号的持续时间至少要低于1个时钟周期，因此，时钟信号SYS_CLK2从关断到解除关断的时间介于2个时钟周期与3个时钟周期之间；由于过滤模块13及第一噪声抑制模块11的作用，时钟信号SYS_CLK2与时钟源CLK2的关系为异步关系；由于第二噪声抑制模块12的作用，第三复位信号SYS_ RSTN2与第一复位信号RSTN2为异步关系。

本实施例还提供一种时钟芯片，用于对电路提供时钟保护，所述芯片包括：至少一个所述时钟保护电路，其中，时钟源的数量与时钟保护电路的数量相等，每一个时钟源对应一个所述时钟保护电路。需要说明的是，所述时钟芯片的设置形式包括FPGA(Field－Programmable Gate Array，即现场可编程门阵列)或专用集成电路架构(ApplicationSpecific Integrated Circuit，即ASIC)。进一步地，只要能对电路提供时钟保护，任意时钟芯片的设置形式均使用，并不以本实施例为限。

综上所述，本发明的一种时钟保护电路及时钟芯片包括：第一噪声抑制模块、第二噪声抑制模块及过滤模块，其中：所述过滤模块对第一复位信号的噪声进行过滤操作，输出第二复位信号；所述第一噪声抑制模块基于所述第二复位信号，输出与时钟信号同步的第三复位信号；所述第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出所述时钟信号，并在所述第一复位信号产生干扰时，所述第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；其中，所述时钟保护电路基于所述第三复位信号与所述时钟信号以提供时钟保护。本发明的时钟保护电路及时钟芯片，利用第一噪声抑制模块以及第二噪声抑制模块第一时间关断时钟信号的方式对干扰进行抑制，提高了时钟保护的有效性。本发明的时钟保护电路及时钟芯片，结构简单，操作简便，具有广泛的适用性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种时钟保护电路，其特征在于，所述时钟保护电路包括：第一噪声抑制模块、第二噪声抑制模块及过滤模块，其中：

所述过滤模块对第一复位信号中的噪声干扰进行过滤操作，输出第二复位信号；

所述第一噪声抑制模块基于所述第二复位信号，输出与时钟信号同步的第三复位信号；

所述第二噪声抑制模块基于时钟源对第一复位信号进行同步，输出所述时钟信号，并在所述第一复位信号存在噪声干扰时，所述第二噪声抑制模块通过第一时间关断所述时钟信号对干扰进行抑制；

其中，所述时钟保护电路基于所述第三复位信号与所述时钟信号以提供时钟保护。

2.根据权利要求1所述的时钟保护电路，其特征在于：所述第一噪声抑制模块包括第一触发器及第二触发器，其中：所述第一触发器的输入端连接第一输入电平，所述第一触发器的时钟端连接所述时钟信号，所述第一触发器的反复位端连接所述第二复位信号；所述第二触发器的输入端与所述第一触发器的输出端连接，所述第二触发器的时钟端连接所述时钟信号，所述第二触发器的反复位端连接所述第二复位信号，所述第二触发器的输出端产生所述第三复位信号。

3.根据权利要求2所述的时钟保护电路，其特征在于：所述第一输入电平包括高电平或低电平。

4.根据权利要求1所述的时钟保护电路，其特征在于：所述第二噪声抑制模块包括噪声抑制单元及控制单元，其中：所述噪声抑制单元基于时钟源对所述第一复位信号进行同步，产生时钟控制信号并输出；所述控制单元基于时钟源及所述时钟控制信号产生时钟信号并输出，在所述第一复位信号存在噪声干扰时，所述时钟控制信号使所述控制单元关断。

5.根据权利要求4所述的时钟保护电路，其特征在于：所述噪声抑制单元包括第三触发器及第四触发器，其中：所述第三触发器的输入端连接第二输入电平，所述第三触发器的时钟端连接时钟源，所述第三触发器的反复位端连接所述第一复位信号；所述第四触发器的输入端与所述第三触发器的输出端连接，所述第四触发器的时钟端连接时钟源，所述第四触发器的反复位端连接所述第一复位信号，所述第四触发器的输出端产生所述时钟控制信号。

6.根据权利要求5所述的时钟保护电路，其特征在于：所述第二输入电平包括高电平或低电平。

7.根据权利要求4所述的时钟保护电路，其特征在于：所述控制单元包括门控时钟结构，其中，所述门控时钟结构的输入端连接时钟源，所述门控时钟结构的使能端连接所述时钟控制信号，所述门控时钟结构的输出端产生所述时钟信号。

8.根据权利要求1所述的时钟保护电路，其特征在于：所述过滤模块包括RC滤波结构或LC滤波结构。

9.一种时钟芯片，用于对电路提供时钟保护，其特征在于：所述时钟芯片包括：至少一个如权利要求1-8任意一项所述的时钟保护电路，其中，时钟源的数量与所述时钟保护电路的数量相等，每一个时钟源对应一个所述时钟保护电路。

Images