CN115622414B - 同步整流控制方法、控制电路和同步整流系统 - Google Patents

同步整流控制方法、控制电路和同步整流系统 Download PDF

Info

Publication number
CN115622414B
CN115622414B CN202211620819.9A CN202211620819A CN115622414B CN 115622414 B CN115622414 B CN 115622414B CN 202211620819 A CN202211620819 A CN 202211620819A CN 115622414 B CN115622414 B CN 115622414B
Authority
CN
China
Prior art keywords
signal
pulse signal
switch
control
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211620819.9A
Other languages
English (en)
Other versions
CN115622414A (zh
Inventor
石伟
刘中伟
肖正虎
史耀华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Topology Electric Power Technology Co ltd
Original Assignee
Xi'an Topology Electric Power Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Topology Electric Power Technology Co ltd filed Critical Xi'an Topology Electric Power Technology Co ltd
Priority to CN202211620819.9A priority Critical patent/CN115622414B/zh
Publication of CN115622414A publication Critical patent/CN115622414A/zh
Application granted granted Critical
Publication of CN115622414B publication Critical patent/CN115622414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本申请涉及一种同步整流控制方法、控制电路和同步整流系统。所述方法包括：通过控制电路在生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号之后，根据第一脉冲信号和第四脉冲信号生成第一控制信号，以及根据第二脉冲信号和第三脉冲信号生成第二控制信号，并将第一脉冲信号输出至第一斩波开关、将第二脉冲信号输出至第二斩波开关、将第一控制信号输出至第一整流开关、以及将第二控制信号输出至第二整流开关。采用本方法能够降低第一斩波开关和第二斩波开关死区时间段内的损耗。

Description

同步整流控制方法、控制电路和同步整流系统
技术领域
本申请涉及电路控制技术领域，特别是涉及一种同步整流控制方法、控制电路和同步整流系统。
背景技术
在电路控制技术领域，电感（L）-电容（C）-电感（Ｌ）谐振电路（简称LLC电路）包括斩波开关、谐振回路和整流开关，其中，整流开关一般使用金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）来代替二极管整流。斩波开关通常是成对互补的开关组成的，为了防止成对开关同时开通时出现短路的情况，必须要有两个斩波开关同时关闭的死区时间。然而，在LLC电路工作时，在死区时间内整流二极管导通，由于二极管导通时的固定压降较大（0.7V），这造成了死区时间段内的损耗较大的问题。
目前，同步整流控制方法是通过增加芯片来检测整流二极管两端的电压，并通过设置电压阈值作为开启和关断同步整流开关的判断条件，以控制开启和关断整流开关，从而减少整流开关上压降带来的损耗。
然而，上述方法存在成本高，以及降低损耗效果不佳的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种能够降低同步整流电路的成本和损耗的同步整流控制方法、控制电路和同步整流系统。
第一方面，本申请提供了一种同步整流控制方法，该方法应用于同步整流系统，同步整流系统包括同步整流电路和控制电路，同步整流电路中至少包括第一斩波开关、第二斩波开关、第一整流开关和第二整流开关，控制电路分别与第一斩波开关、第二斩波开关、第一整流开关和第二整流开关的输入端连接，所述方法包括：
控制电路在生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号之后，根据第一脉冲信号和第四脉冲信号生成第一控制信号，以及根据第二脉冲信号和第三脉冲信号生成第二控制信号；第一控制信号用于控制第一整流开关在第一斩波开关关断的时刻开启；第二控制信号用于控制第二整流开关在第二斩波开关关断的时刻开启；
将第一脉冲信号输出至第一斩波开关、将第二脉冲信号输出至第二斩波开关、将第一控制信号输出至第一整流开关、以及将第二控制信号输出至第二整流开关；
第一脉冲信号与第二脉冲信号之间存在重叠的低电平时间段，第三脉冲信号的宽度小于第一脉冲信号的宽度，第四脉冲信号的宽度小于第二脉冲信号的宽度。
在其中一个实施例中，根据第一脉冲信号和第四脉冲信号生成第一控制信号，包括：
根据第一脉冲信号和第四脉冲信号生成第一触发信号；
在第一触发信号中的下降沿时刻触发第四脉冲信号发生信号翻转，生成第一控制信号。
在其中一个实施例中，根据第一脉冲信号和第四脉冲信号生成第一触发信号，包括：
将第一脉冲信号和第四脉冲信号进行或逻辑运算，生成第一触发信号。
在其中一个实施例中，根据第二脉冲信号和第三脉冲信号生成第二控制信号，包括：
根据第二脉冲信号和第三脉冲信号生成第二触发信号；
在第二触发信号中的下降沿时刻触发第三脉冲信号发生信号翻转，生成第二控制信号。
在其中一个实施例中，根据第二脉冲信号和第三脉冲信号生成第二触发信号，包括：
将第二脉冲信号和第三脉冲信号进行或逻辑运算，得到第二触发信号。
第二方面，本申请还提供了一种同步整流的控制电路。所述控制电路包括：第一信号发生器、第二信号发生器，第一或门逻辑电路、第二或门逻辑电路、第一驱动器、第二驱动器、第三驱动器、第四驱动器、第一触发器和第二触发器；
其中，第一信号发生器的第一输出端分别连接第一驱动器的输入端和第一或门逻辑电路的第一输入端，第一信号发生器的第二输出端分别连接第二驱动器的输入端和第二或门逻辑电路的第二输入端；第二信号发生器的第一输出端连接第二或门逻辑电路的第一输入端，第二信号发生器的第二输出端连接第一或门逻辑电路的第二输入端；
第一或门逻辑电路的输出端连接第一触发器的输入端，第一触发器的输出端连接第三驱动器的输入端，第二或门逻辑电路的输出端连接第二触发器的输入端，第二触发器的输出端连接第四驱动器的输入端；
第一驱动器连接如上述实施例中任一项的第一斩波开关；第二驱动器连接如上述实施例中任一项的第二斩波开关；第三驱动器连接如上述实施例中任一项的第一整流开关；第四驱动器连接如上述实施例中任一项的第二整流开关；
第一信号发生器用于生成电平互补的第一脉冲信号和第二脉冲信号，并将第一脉冲信号分别发送至第一驱动器的输入端和第一或门逻辑电路的第一输入端，以及将第二脉冲信号分别发送至第二驱动器的输入端和第二或门逻辑电路的第二输入端；第一脉冲信号与第二脉冲信号之间存在重叠的低电平时间段；
第二信号发生器用于生成电平互补的第三脉冲信号和第四脉冲信号，并将第三脉冲信号发送至第二或门逻辑电路的第一输入端，以及将第四脉冲信号发送至第一或门逻辑电路的第二输入端；第三脉冲信号的宽度小于第一脉冲信号的宽度，第四脉冲信号的宽度小于第二脉冲信号的宽度；
第一或门逻辑电路用于将第一脉冲信号和第四脉冲信号进行或逻辑运算，得到第一触发信号，并将第一触发信号发送至第一触发器；第二或门逻辑电路用于将第二脉冲信号和第三脉冲信号进行或逻辑运算，得到第二触发信号，并将第二触发信号发送至第二触发器；
第一触发器用于在第一触发信号中的下降沿时刻触发第四脉冲信号发生信号翻转，输出第一控制信号，并将第一控制信号发送至第三驱动器；第二触发器用于在第二触发信号中的下降沿时刻触发第三脉冲信号发生信号翻转，输出第二控制信号，并将第二控制信号发送至第四驱动器；第一控制信号用于控制第一整流开关在第一斩波开关关断的时刻开启；第二控制信号用于控制第二整流开关在第二斩波开关关断的时刻开启；
第一驱动器用于对第一脉冲信号进行处理后发送至第一斩波开关，以控制第一斩波开关开启或关断；第二驱动器用于对第二脉冲信号进行处理后发送至第二斩波开关，以控制第二斩波开关开启或关断；第三驱动器用于对第一控制信号进行处理后发送至第一整流开关，以控制第一整流开关开启或关断；第四驱动器用于对第二控制信号进行处理后发送至第二整流开关，以控制第二整流开关开启或关断。
在其中一个实施例中，上述控制电路还包括：第一延迟器和第二延迟器，第一延迟器的输入端与第一信号发生器的第一输出端连接，第一延迟器的输出端与第一或门逻辑电路的第一输入端连接；第二延迟器的输入端与第一信号发生器的第二输出端连接，第二延迟器的输出端与第二或门逻辑电路的第二输入端连接；
第一延迟器用于对第一脉冲信号进行延迟处理，并将延迟处理后的第一脉冲信号发送至第一或门逻辑电路的第一输入端；第二延迟器用于对第二脉冲信号进行延迟处理，并将延迟处理后的第二脉冲信号发送至第二或门逻辑电路的第二输入端；
对应地，第一或门逻辑电路用于将延迟处理后的第一脉冲信号和第四脉冲信号进行或逻辑运算，得到第一触发信号，并将第一触发信号发送至第一触发器；第二或门逻辑电路用于将延迟处理后的第二脉冲信号和第三脉冲信号进行或逻辑运算，得到第二触发信号，并将第二触发信号发送至第二触发器。
在其中一个实施例中，上述第一信号发生器为数字信号处理器中的脉冲信号发生器，第二信号发生器为数字信号处理器中的脉冲信号发生器。
在其中一个实施例中，第一触发器为T型触发器，第二触发器为T型触发器。
第三方面，本申请还提供了一种同步整流系统。所述系统包括如上述第二方面所述的控制电路和同步整流电路，同步整流电路至少包括第一斩波开关、第二斩波开关、第一整流开关、第二整流开关；
控制电路中的第一驱动器与第一斩波开关连接、第二驱动器与第二斩波开关连接、第三驱动器与第一整流开关连接和第四驱动器与第二整流开关连接；
控制电路用于输出第一脉冲信号至第一斩波开关，以控制第一斩波开关开启或关断，输出第二脉冲信号至第二斩波开关，以控制第二斩波开关开启或关断，输出第一控制信号至第一整流开关，以控制第一整流开关开启或关断，输出第二控制信号至第二整流开关，以控制第二整流开关开启或关断。
上述同步整流控制方法、控制电路和同步整流系统，通过控制电路在生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号之后，根据第一脉冲信号和第四脉冲信号生成第一控制信号，以及根据第二脉冲信号和第三脉冲信号生成第二控制信号，并将第一脉冲信号输出至第一斩波开关、将第二脉冲信号输出至第二斩波开关、将第一控制信号输出至第一整流开关、以及将第二控制信号输出至第二整流开关。与现有技术相比，本申请实施例提供的方法可以实现第一脉冲信号输出至第一斩波开关使得第一斩波开关关断后，对应的第一控制信号输出至第一整流开关使得第一整流开关立即开启，同样的，第二脉冲信号输出至第二斩波开关使得第二斩波开关关断后，对应的第二控制信号输出至第二整流开关使得第二整流开关立即开启，也就是说，本申请实施例提供的方法可以提前开通第一整流开关和第二整流开关，这使得在第一斩波开关和第二斩波开关的死区时间内，电流从整流二极管转移到同步整流开关中，由于整流二极管导通时的压降较大（比如，约为0.7V），而同步整流开关导通时的压降较小（比如，约为10mV），从而降低了第一斩波开关和第二斩波开关死区时间段内的损耗，进而降低整个同步整流电路的损耗；另外，该方法仅需要输出控制第一整流开关在第一斩波开关关断的时刻开启的第一控制信号，以及控制第二整流开关在第二斩波开关关断的时刻开启的第二控制信号即可降低整个同步整流电路的损耗，相比于传统通过增加芯片来降低二极管两端电压达到减少损耗目的的方法，本方法在保证减少损耗的同时还可以降低同步整流电路的成本。
附图说明
图1为一个实施例中典型的半桥LLC电路原理图；
图2为一个实施例中LLC电路整流开关电流时序图；
图3为一个实施例中同步整流方法的流程示意图；
图4为另一个实施例中生成第一控制信号的流程示意图；
图5为一个实施例中生成第二控制信号的流程示意图；
图6为一个实施例中同步整流控制电路的示意图；
图7为一个实施例中第一同步整流开关的驱动信号生成过程示意图；
图8为一个实施例中第二同步整流开关的驱动信号生成过程示意图；
图9为一个实施例中同步整流控制电路的示意图；
图10为一个实施例中同步整流控制系统的示意图；
图11为一个实施例中第一同步整流开关和第二整流开关的驱动信号生成过程示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在电路控制技术领域，典型的半桥型LLC电路原理图如图1所示，包括：输入直流电源DC1，斩波开关S1和S2，谐振电感Lr、谐振电容Cr、变压器T1、同步整流开关S3和S4、输出滤波电容C1和输出负载R1。需要说明的是，斩波开关S1和S2互补开通和关断，也就是说，当斩波开关S1开通时，斩波开关S2闭合；或者斩波开关S1闭合时，斩波开关S2开通。为了防止成对且互补的斩波开关同时开通出现短路的情况，必须要有两个斩波开关同时关闭的死区时间。
LLC电路的基本工作原理是：当斩波开关S1导通时，同步整流开关S3的反向并联二极管导通整流，此时，打开同步整流开关S3，则整流电流从二极管转移到同步整流开关S3本体，实现同步整流，因此，同步整流开关S3也被称作为斩波开关S1的同步整流开关。当斩波开关S2导通时，同步整流开关S4的反向并联二极管导通整流，此时，打开同步整流开关S4，则整流电流从二极管转移到同步整流开关S4本体，实现同步整流，因此，同步整流开关S4也被称作为斩波开关S2的同步整流开关。进一步地，同步整流开关S3就是斩波开关S2的非同步整流开关，同步整流开关S4是斩波开关S1的非同步整流开关。
进一步地，当斩波开关S1关断时，斩波开关S1两端的电压上升，斩波开关S2两端的电压下降，变压器T1原边的电压极性发生相反的变化。此时，若同整流开关S3的电流已经到达零自然关断，则实现了零电流关断，若同步整流开关S3的电流未到达零，则会承受反极性电压被迫关断；同整流开关S4由于承受正向电压，同步整流开关S4的反并联二极管导通整流。同样的，当斩波开关S2关断时，斩波开关S2两端的电压上升，斩波开关S1两端的电压下降，变压器T1原边的电压极性发生相反的变化。此时，若同整流开关S4的电流已经到达零自然关断，则实现了零电流关断，若同步整流开关S4的电流未到达零，则会承受反极性电压被迫关断；同整流开关S3由于承受正向电压，同步整流开关S3的反并联二极管导通整流。
典型的半桥LLC电路工作时开关动作时序对应的同步整流开关的电流波形如图2所示，从图中阴影部分明显能够看出来，同步整流开关S3实际上在斩波开关S2关断的时候就已经有整流电流流过（如图2所示，在斩波开关S1处于低电平时，I(S3)曲线的电流值均不为零），而并非等到斩波开关S1开通时，才会出现整流电流。滞后的同步整流信号，导致在死区时间（斩波开关S1和斩波开关S2同时处于低电平时）内整流电流流过了同步整流开关反向并联的二极管，由于二极管导通时的固定压降较大（约为0.7V），这造成了死区时间段内较大的损耗。需要说明的是，高电平代表开关导通，低电平代表开关断开。示例性的，如图2所示，斩波开关S1先由低电平转向高电平，即斩波开关S1从断开状态转向导通状态，再由高电平转向低电平，即从导通状态转向断开状态。
在上述介绍完本申请实施例提供的同步整流电路的背景后，下面重点介绍本实施例提供的同步整流控制方法。需要说明的是，图1中的同步整流电路仅是一种示例说明，并不构成对其结构组成的限定，其他类型的同步整流电路也适用于本申请所述的同步整流控制方法。
在一个实施例中，如图3所示，提供了一种同步整流控制方法，以该方法应用于同步整流系统，同步整流系统包括同步整流电路和控制电路，同步整流电路中至少包括第一斩波开关、第二斩波开关、第一整流开关和第二整流开关，控制电路分别与第一斩波开关、第二斩波开关、第一整流开关和第二整流开关的输入端连接，本方法的执行主体为控制电路，本方法包括以下步骤：
S301、生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号。
其中，斩波开关可以是将原有的直流信号的直流波斩成很多段形成一个类似方波的波形的电子开关；整流开关可以是利用二极管的单向导电性将正负变化的交流电压变为单向脉动电压的开关。第一斩波开关和第二斩波开关为同步整流电路中原边上的两个开关，第一整流开关和第二整流开关为同步整流电路中副边上的两个开关，具体可参见图1所示的同步整流电路，其中第一斩波开关对应图1中的S1开关，第二斩波开关对应图1中的S2，第一整流开关对应图1中的S4开关，第二整流开关对应图1中的S3开关。
电平互补的第一脉冲信号和第二脉冲信号可以包括两种互补方式，即第一种是第一脉冲信号是高电平，对应的第二脉冲信号是低电平；第二种是第一脉冲信号是低电平，对应的第二脉冲信号是高电平。第一脉冲信号和第二脉冲信号之间存在重叠的低电平时间段，即在第一脉冲信号是低电平时，第二脉冲信号也是低电平，重叠的低电平时间段也就是所谓的“死区时间”。
本实施例中，控制电路可以通过一个信号发生器发出电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号；可选的，控制电路也可以通过两个信号发生器分别发出电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号。其中的信号发生器可以具体为数字信号处理器中的脉冲信号发生器。
在本实施例中，第一信号发生器101和第二信号发生器102均为数字信号处理（Digital Signal Processing，DSP）器中的脉冲信号发生器单元，其中，脉冲信号发生器可以是脉宽调制（Pulse Width Modulation，PWM）器，脉冲信号发生器单元可以产生两对互补的PWM方波信号。
S302、根据第一脉冲信号和第四脉冲信号生成第一控制信号，以及根据第二脉冲信号和第三脉冲信号生成第二控制信号。
其中，第三脉冲信号的宽度小于第一脉冲信号的宽度，第四脉冲信号的宽度小于第二脉冲信号的宽度。可选的，第三脉冲信号的宽度和第四脉冲信号的宽度可以采用如下方法确定：
（1）、计算控制电路的谐振频率，谐振频率的倒数的一半就是谐振周期时间；
（2）、计算同步整流管导通时间，同步整流的导通时间通常要小于斩波开关的导通时间，同步整流的导通时间一般取斩波开关的导通时间减去安全死区时间；
（3）、从（1）和（2）计算的时间中，取最小值即为同步整流宽度。
上述第一控制信号用于控制第一整流开关在第一斩波开关关断的时刻开启；第二控制信号用于控制第二整流开关在第二斩波开关关断的时刻开启。第一斩波开关在其两边加载高电平电压时开启，在其两边加载低电平电压时关断；第二斩波开关在其两边加载高电平电压时开启，在其两边加载低电平电压时关断；第一整流开关在其两边加载高电平电压时开启，在其两边加载低电平电压时关断；第二整流开关在其两边加载高电平电压时开启，在其两边加载低电平电压时关断。
本实施例中，控制电路可以对第一脉冲信号和第四脉冲信号进行一次或多次或、与、非等逻辑运算，生成第一控制信号，使第一控制信号可以控制第一整流开关在第一斩波开关关断的时刻开启；相应的，也可以对第二脉冲信号和第三脉冲信号进行一次或多次或、与、非等逻辑运算，生成第二控制信号，第二控制信号用于控制第二整流开关在第二斩波开关关断的时刻开启。
S303、将第一脉冲信号输出至第一斩波开关、将第二脉冲信号输出至第二斩波开关、将第一控制信号输出至第一整流开关、以及将第二控制信号输出至第二整流开关。
在本实施例中，控制电路可以将第一脉冲信号进行放大和/或其他处理后直接输出至第一斩波开关，以控制第一斩波开关执行关断或开启的操作；同样的，控制电路可以将第二脉冲信号进行放大和/或其他处理后直接输出至第二斩波开关，以控制第二斩波开关执行关断或开启的操作；进一步地，控制电路可以将第一控制信号进行放大和/或其他处理后输出至第一整流开关，以控制第一整流开关执行关断或开启的操作；同样的，控制电路还可以将第二控制信号进行放大和/或其他处理后输出至第二整流开关，以控制第二整流开关执行关断或开启的操作。
本实施例提供的同步整流控制方法，通过控制电路在生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号之后，根据第一脉冲信号和第四脉冲信号生成第一控制信号，以及根据第二脉冲信号和第三脉冲信号生成第二控制信号，并将第一脉冲信号输出至第一斩波开关、将第二脉冲信号输出至第二斩波开关、将第一控制信号输出至第一整流开关、以及将第二控制信号输出至第二整流开关。与现有技术相比，本申请实施例提供的方法可以实现第一脉冲信号输出至第一斩波开关使得第一斩波开关关断后，对应的第一控制信号输出至第一整流开关使得第一整流开关立即开启，同样的，第二脉冲信号输出至第二斩波开关使得第二斩波开关关断后，对应的第二控制信号输出至第二整流开关使得第二整流开关立即开启，也就是说，本申请实施例提供的方法可以提前开通第一整流开关和第二整流开关，这使得在第一斩波开关和第二斩波开关的死区时间内，电流从整流二极管转移到同步整流开关中，由于整流二极管导通时的压降较大（比如，约为0.7V），而同步整流开关导通时的压降较小（比如，约为10mV），从而降低了第一斩波开关和第二斩波开关死区时间段内的损耗，进而降低整个同步整流电路的损耗；另外，该方法仅需要输出控制第一整流开关在第一斩波开关关断的时刻开启的第一控制信号，以及控制第二整流开关在第二斩波开关关断的时刻开启的第二控制信号即可降低整个同步整流电路的损耗，相比于传统通过增加芯片来降低二极管两端电压达到减少损耗目的的方法，本方法在保证减少损耗的同时还可以降低同步整流电路的成本。
在一个实施例中，提供了一种控制电路生成第一控制信号的具体方式，即上述S301“根据第一脉冲信号和第四脉冲信号生成第一控制信号”，如图4所示，具体包括如下步骤：
S401、根据第一脉冲信号和第四脉冲信号生成第一触发信号。
在本实施例中，控制电路可以对第一脉冲信号和第四脉冲信号进行一次或多次的或、与、非等逻辑操作，进而得到第一触发信号，使第一触发信号可以触发第四脉冲信号发生信号翻转。
可选的，上述S401“根据第一脉冲信号和第四脉冲信号生成第一触发信号”时，控制电路可以具体执行步骤：将第一脉冲信号和第四脉冲信号进行或逻辑运算，生成第一触发信号。
在本实施例中，控制电路可以对第一脉冲信号和第四脉冲信号进行或逻辑运算，并将或逻辑运算的结果作为第一触发信号。需要说明的是，若第一脉冲信号和第四脉冲信号中任一信号为高电平，则第一触发信号为高电平；若第一脉冲信号和第四脉冲信号均为低电平，则第一触发信号为低电平。比如，若第一脉冲信号是高电平，第四脉冲信号是高电平，则对第一脉冲信号和第四脉冲信号进行或逻辑运算的结果可以是高电平；若第一脉冲信号是高电平，第四脉冲信号是低电平，则对第一脉冲信号和第四脉冲信号进行或逻辑运算的结果可以是高电平；若第一脉冲信号是低电平，第四脉冲信号是低电平，则对第一脉冲信号和第四脉冲信号进行或逻辑运算的结果可以是低电平；若第一脉冲信号是低电平，第四脉冲信号是高电平，则对第一脉冲信号和第四脉冲信号进行或逻辑运算的结果可以是高电平。
S402、在第一触发信号中的下降沿时刻触发第四脉冲信号发生信号翻转，生成第一控制信号。
在本实施例中，控制电路可以在上述S401第一触发信号中的下降沿时刻触发第四脉冲信号发生信号翻转，并将翻转后的第四脉冲信号确定为第一控制信号。其中，第一触发信号中的下降沿时刻可以是第一触发信号由高电平转向低电平的时刻。
在第一触发信号中的下降沿时刻触发第四脉冲信号发生信号翻转，可以理解为：若第四脉冲信号在第一触发信号中的下降沿时刻之前是高电平，则第四脉冲信号在第一触发信号中的下降沿时刻翻转为低电平；若第四脉冲信号在第一触发信号中的下降沿时刻之前是低电平，则第四脉冲信号在第一触发信号中的下降沿时刻翻转为高电平。第四脉冲信号在传统的同步整流电路中是控制第一整流开关执行开启或关断的操作的，这里第一触发信号触发第四脉冲信号发生信号翻转，相当于控制第一整流开关在第一斩波开关关断的时刻立即执行开启操作，从而提前开启第一整流开关，减少第一整流开关在第一斩波开关的死区时间内的损耗。
在一个实施例中，上述S301“根据第二脉冲信号和第三脉冲信号生成第二控制信号”时，如图5所示，具体执行步骤：
S501、根据第二脉冲信号和第三脉冲信号生成第二触发信号。
在本实施例中，控制电路可以对第二脉冲信号和第三脉冲信号进行一次或多次的或、与、非等逻辑操作，进而得到第二触发信号，使得第二触发信号可以触发第三脉冲信号发生信号翻转。
可选的，上述S501“根据第二脉冲信号和第三脉冲信号生成第二触发信号”时，控制电路可以具体执行步骤：将第二脉冲信号和第三脉冲信号进行或逻辑运算，得到第二触发信号。
在本实施例中，控制电路可以对第二脉冲信号和第三脉冲信号进行或逻辑运算，并将或逻辑运算的结果作为第二触发信号。需要说明的是，若第二脉冲信号和第三脉冲信号中任一信号为高电平，则第二触发信号为高电平；若第二脉冲信号和第三脉冲信号均为低电平，则第二触发信号为低电平。比如，若第二脉冲信号是高电平，第三脉冲信号是高电平，则对第二脉冲信号和第三脉冲信号进行或逻辑运算的结果可以是高电平；若第二脉冲信号是高电平，第三脉冲信号是低电平，则对第二脉冲信号和第三脉冲信号进行或逻辑运算的结果可以是高电平；若第二脉冲信号是低电平，第三脉冲信号是低电平，则对第二脉冲信号和第三脉冲信号进行或逻辑运算的结果可以是低电平；若第二脉冲信号是低电平，第三脉冲信号是高电平，则对第二脉冲信号和第三脉冲信号进行或逻辑运算的结果可以是高电平。
S502、在第二触发信号中的下降沿时刻触发第三脉冲信号发生信号翻转，生成第二控制信号。
在本实施例中，控制电路可以在上述S501生成的第二触发信号中的下降沿时刻触发第三脉冲信号发生信号翻转，并将翻转后的第三脉冲信号确定为第二控制信号。其中，第二触发信号中的下降沿时刻可以是第二触发信号由高电平转向低电平的时刻。
在第二触发信号中的下降沿时刻触发第三脉冲信号发生信号翻转，可以理解为：若第三脉冲信号在第二触发信号中的下降沿时刻之前是高电平，则第三脉冲信号在第二触发信号中的下降沿时刻翻转为低电平；若第三脉冲信号在第二触发信号中的下降沿时刻之前是低电平，则第三脉冲信号在第二触发信号中的下降沿时刻翻转为高电平。第三脉冲信号在传统的同步整流电路中是控制第二整流开关执行开启或关断的操作的，这里第二触发信号触发第三脉冲信号发生信号翻转，相当于控制第二整流开关在第二斩波开关关断的时刻立即执行开启操作，从而提前开启第二整流开关，减少第二整流开关在第二斩波开关的死区时间内的损耗。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的同步整流控制方法的同步整流的控制电路。该控制电路所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多同步整流控制电路实施例中的具体限定可以参见上文中对于同步整流控制方法的限定，在此不再赘述。
在一个实施例中，提供了一种同步整流的控制电路，控制电路用于执行上述实施例中的任一项方法，如图6所示，该控制电路10包括：第一信号发生器101、第二信号发生器102、第一或门逻辑电路103、第二或门逻辑电路104、第一驱动器107、第二驱动器108、第三驱动器109、第四驱动器110、第一触发器105和第二触发器106。
其中，第一信号发生器101的第一输出端分别连接第一驱动器107的输入端和第一或门逻辑电路103的第一输入端，第一信号发生器101的第二输出端分别连接第二驱动器108的输入端和第二或门逻辑电路104的第二输入端；第二信号发生器102的第一输出端连接第二或门逻辑电路104的第一输入端，第二信号发生器102的第二输出端连接第一或门逻辑电路103的第二输入端。
第一或门逻辑电路103的输出端连接第一触发器105的输入端，第一触发器105的输出端连接第三驱动器109的输入端，第二或门逻辑电路104的输出端连接第二触发器106的输入端，第二触发器106的输出端连接第四驱动器110的输入端。
第一驱动器107连接如上述任一项实施例所述的第一斩波开关S1；第二驱动器108连接如上述任一项实施例所述的第二斩波开关S2；第三驱动器109连接上述任一项实施例所述的第一整流开关S4；第四驱动器110连接如上述任一项实施例所述的第二整流开关S3。
第一信号发生器101用于生成电平互补的第一脉冲信号（A信号）和第二脉冲信号（B信号），并将第一脉冲信号（A信号）分别发送至第一驱动器107的输入端和第一或门逻辑电路103的第一输入端，以及将第二脉冲信号（B信号）分别发送至第二驱动器108的输入端和第二或门逻辑电路104的第二输入端；第一脉冲信号（A信号）与第二脉冲信号（B信号）之间存在重叠的低电平时间段。
第二信号发生器102用于生成电平互补的第三脉冲信号（C信号）和第四脉冲信号（D信号），并将第三脉冲信号（C信号）发送至第二或门逻辑电路104的第一输入端的输入端，以及将第四脉冲信号（D信号）发送至第一或门逻辑电路103的第二输入端；第三脉冲信号（C信号）的宽度小于第一脉冲信号（A信号）的宽度，第四脉冲信号（D信号）的宽度小于第二脉冲信号（B信号）的宽度。
第一或门逻辑电路103用于将第一脉冲信号（A信号）和第四脉冲信号（D信号）进行或逻辑运算，得到第一触发信号，并将第一触发信号发送至第一触发器105；第二或门逻辑电路104用于将第二脉冲信号（B信号）和第三脉冲信号（D信号）进行或逻辑运算，得到第二触发信号，并将第二触发信号发送至第二触发器106。
第一触发器105用于在第一触发信号中的下降沿时刻触发第四脉冲信号（D信号）发生信号翻转，输出第一控制信号，并将第一控制信号发送至第三驱动器109；第二触发器106用于在第二触发信号中的下降沿时刻触发第三脉冲信号（C信号）发生信号翻转，输出第二控制信号，并将第二控制信号发送至第四驱动器110；第一控制信号用于控制第一整流开关S4在第一斩波开关S1关断的时刻开启；第二控制信号用于控制第二整流开关S3在第二斩波开关S2关断的时刻开启。
第一驱动器107用于对第一脉冲信号（A信号）进行处理后发送至第一斩波开关S1，以控制第一斩波开关S1开启或关断；第二驱动器108用于对第二脉冲信号（B信号）进行处理后发送至第二斩波开关S2，以控制第二斩波开关S2开启或关断；第三驱动器109用于对第一控制信号进行处理后发送至第一整流开关S4，以控制第一整流开关S4开启或关断；第四驱动器110用于对第二控制信号进行处理后发送至第二整流开关S3，以控制第二整流开关S3开启或关断。
其中，上述第一信号发生器101为数字信号处理器中的脉冲信号发生器，第二信号发生器102为数字信号处理器中的脉冲信号发生器。
在本实施例中，第一信号发生器101和第二信号发生器102均为数字信号处理（Digital Signal Processing，DSP）器中的脉冲信号发生器单元，其中，脉冲信号发生器可以是脉宽调制（Pulse Width Modulation，PWM）器，脉冲信号发生器单元可以产生两对互补的PWM方波信号。
可选的，上述第一触发器105为T型触发器，第二触发器106为T型触发器。
在本实施例中，上述第一触发器105和第二触发器106均为T型触发器，T型触发器可以在输入信号的每个下降沿，翻转输出状态，示例性的，如果输入信号在上一个时刻是高电平，T型触发器可以使得在下降沿后的下一个时刻处变成低电平，如果输入信号在上一个时刻是低电平，T型触发器可以使得在下降沿后的下一个时刻处变成高电平。
示例性的，当使用图6所示的同步整流控制电路控制同步整流电路进行同步整流时，控制电路的控制原理可以是：
第一步，第一个PWM发生器发出互补的PWM方波信号，分别是A信号和B信号，A信号直接连接到第一驱动电路107，经过第一驱动电路107的放大整形，成为斩波开关S1的驱动信号，同样的，B信号直接连接到第二驱动电路108，经过第二驱动电路108的放大整形，成为斩波开关S2的驱动信号；第二个PWM发生器发出互补的PWM方波信号，分别是C信号和D信号；
第二步，将第一个PWM发生器发出的A信号和第二个PWM发生器发出的D信号输入到第一或门逻辑电路103中，第一或门逻辑电路103对A信号和D信号取或逻辑，输出第一触发信号；将第一个PWM发生器发出的B信号和第二个PWM发生器发出的C信号输入到第二或门逻辑电路104中，第二或门逻辑电路104对B信号和C信号取或逻辑，输出第二触发信号；
第三步，将第一触发信号输入第一触发器105，第一触发器105在第一触发信号的每一个下降沿时刻控制D信号发生信号翻转，并将翻转后的D信号确定为第一控制信号，翻转后的信号如图7中的S4所示；将第二触发信号输入第二触发器106，第二触发器106在第二触发信号的每一个下降沿时刻控制C信号发生信号翻转，并将翻转后的C信号确定为第二控制信号，翻转后的信号如图8中的S3所示；
第四步，经过第一触发器105的D信号经过第三驱动器109进行放大整形，成为同步整流开关S4的驱动；经过第二触发器106的C信号经过第四驱动器110进行放大整形，成为同步整流开关S3的驱动。
本申请实施提供的同步整流控制电路，可以实现第一脉冲信号输出至第一斩波开关使得第一斩波开关关断后，对应的第一控制信号输出至第一整流开关使得第一整流开关立即开启，同样的，第二脉冲信号输出至第二斩波开关使得第二斩波开关关断后，对应的第二控制信号输出至第二整流开关使得第二整流开关立即开启，也就是说，本申请实施例提供的方法可以提前开通第一整流开关和第二整流开关，这使得在第一斩波开关和第二斩波开关的死区时间内，电流从整流二极管转移到同步整流开关中，由于整流二极管导通时的压降较大（比如，约为0.7V），而同步整流开关导通时的压降较小（比如，约为10mV），从而降低了第一斩波开关和第二斩波开关死区时间段内的损耗，进而降低整个同步整流电路的损耗；另外，该方法仅需要输出控制第一整流开关在第一斩波开关关断的时刻开启的第一控制信号，以及控制第二整流开关在第二斩波开关关断的时刻开启的第二控制信号即可降低整个同步整流电路的损耗，相比于传统通过增加芯片来降低二极管两端电压达到减少损耗目的的方法，本方法在保证减少损耗的同时还可以降低同步整流电路的成本。
在一个实施例中，在图6所述的电路图基础上，如图9所示，上述控制电路还包括：第一延迟器111和第二延迟器112，第一延迟器111的输入端与第一信号发生器101的第一输出端连接，第一延迟器111的输出端与第一或门逻辑电路103的第一输入端连接；第二延迟器112的输入端与第一信号发生器101的第二输出端连接，第二延迟器112的输出端与第二或门逻辑电路104的第二输入端连接。
第一延迟器111用于对第一脉冲信号（A信号）进行延迟处理，并将延迟处理后的第一脉冲信号（A信号）发送至第一或门逻辑电路103的第一输入端；第二延迟器112用于对第二脉冲信号（B信号）进行延迟处理，并将延迟处理后的第二脉冲信号（B信号）发送至第二或门逻辑电路104的第二输入端。
对应地，第一或门逻辑电路103用于将延迟处理后的第一脉冲信号（A信号）和第四脉冲信号（D信号）进行或逻辑运算，得到第一触发信号，并将第一触发信号发送至第一触发器105；第二或门逻辑电路104用于将延迟处理后的第二脉冲信号（B信号）和第三脉冲信号（C信号）进行或逻辑运算，得到第二触发信号，并将第二触发信号发送至第二触发器106。
其中，第一延迟器111和第二延迟器112均可以为一级组合逻辑电路，一级组合逻辑电路可以使第一脉冲信号（A信号）和第二脉冲信号（B信号）产生微小的延时。
示例性的，当使用图10所示的同步整流控制电路控制同步整流电路进行同步整流时，控制电路的控制原理可以是：
第一步，第一个PWM发生器发出互补的PWM方波信号，分别是A信号和B信号，A信号直接连接到第一驱动电路107，经过第一驱动电路107的放大整形，成为斩波开关S1的驱动信号，同样的，B信号直接连接到第二驱动电路108，经过第二驱动电路108的放大整形，成为斩波开关S2的驱动信号；第二个PWM发生器发出互补的PWM方波信号，分别是C信号和D信号；
第二步，将第一个PWM发生器发出的A信号输入第一延迟器111进行延迟处理后，和第二个PWM发生器发出的D信号输入到第一或门逻辑电路103中，第一或门逻辑电路103对A信号和D信号取或逻辑，输出第一触发信号；将第一个PWM发生器发出的B信号输入第二延迟器112进行延迟处理后，和第二个PWM发生器发出的C信号输入到第二或门逻辑电路104中，第二或门逻辑电路104对B信号和C信号取或逻辑，输出第二触发信号；
第三步，将第一触发信号输入第一触发器105，第一触发器105在第一触发信号的每一个下降沿时刻控制D信号发生信号翻转，并将翻转后的D信号确定为第一控制信号；将第二触发信号输入第二触发器106，第二触发器106在第二触发信号的每一个下降沿时刻控制C信号发生信号翻转，并将翻转后的C信号确定为第二控制信号；
第四步，经过第一触发器105的D信号经过第三驱动器109进行放大整形，成为同步整流开关S4的驱动；经过第二触发器106的C信号经过第四驱动器110进行放大整形，成为同步整流开关S3的驱动。
本申请实施例提供的同步整流控制电路，在上述实施例的基础上增加了第一延迟器和第二延迟器，第一延迟器用于对第一脉冲信号进行延迟处理，第二延迟器用于对第二脉冲信号进行延迟处理，有利于避免第一脉冲信号和第二脉冲信号产生竞争冒险，可以使得在第一脉冲信号和第二脉冲信号完全变成低电平之后，才会产生第一触发信号和第二触发信号，进一步确保同步整流开关的开通动作在原边开关彻底关断之后。
在一个实施例中，提供了一种同步整流系统30，如图11所示，该系统包括：如上述实施例任一项所述的控制电路10和同步整流电路20，同步整流电路20至少包括第一斩波开关S1、第二斩波开关S2、第一整流开关S4、第二整流开关S3。
控制电路10中的第一驱动器107与第一斩波开关S1连接、第二驱动器108与第二斩波开关S2连接、第三驱动器109与第一整流开关S4连接和第四驱动器110与第二整流开关S3连接。
控制电路10用于输出第一脉冲信号（A信号）至第一斩波开关S1，以控制第一斩波开关S1开启或关断，输出第二脉冲信号（B信号）至第二斩波开关S2，以控制第二斩波开关S2开启或关断，输出第一控制信号至第一整流开关S4，以控制第一整流开关S4开启或关断，输出第二控制信号至第二整流开关S3，以控制第二整流开关S3开启或关断。
在本实施例中，控制电路10可以将第一脉冲信号（A信号）经由第一驱动器107传输至第一斩波开关S1，以控制第一斩波开关S1开启或关断；控制电路10可以将第二脉冲信号（B信号）经由第二驱动电路108输出至第二斩波开关S2，以控制第二斩波开关S2开启或关断；控制电路10可以将上述第一脉冲信号（A信号）和第四脉冲信号（D信号）生成的第一控制信号经由第三驱动器109输出至第一整流开关S4，以控制第一整流开关S4开启或关断；控制电路10可以将上述第二脉冲信号（B信号）和第三脉冲信号（C信号）生成的第二控制信号经由第四驱动器110输出至第二整流开关S3，以控制第二整流开关S3开启或关断。
示例性的，如图11所示，第一脉冲信号（A信号）和第四脉冲信号（D信号）生成的第一控制信号的波形可以用S4表示，可以将第一控制信号的波形S4输出至第一整流开关S4，同一样的，第二脉冲信号（B信号）和第三脉冲信号（C信号）生成的第二控制信号的波形可以用S3表示，可以将第二控制信号的波形S3输出至第二整流开关S3。
本申请实施例提供的同步整流系统，可以实现第一脉冲信号输出至第一斩波开关使得第一斩波开关关断后，对应的第一控制信号输出至第一整流开关使得第一整流开关立即开启，同样的，第二脉冲信号输出至第二斩波开关使得第二斩波开关关断后，对应的第二控制信号输出至第二整流开关使得第二整流开关立即开启，也就是说，本申请实施例提供的方法可以提前开通第一整流开关和第二整流开关，这使得在第一斩波开关和第二斩波开关的死区时间内，电流从整流二极管转移到同步整流开关中，由于整流二极管导通时的压降较大（比如，约为0.7V），而同步整流开关导通时的压降较小（比如，约为10mV），从而降低了第一斩波开关和第二斩波开关死区时间段内的损耗，进而降低整个同步整流电路的损耗；另外，该方法仅需要输出控制第一整流开关在第一斩波开关关断的时刻开启的第一控制信号，以及控制第二整流开关在第二斩波开关关断的时刻开启的第二控制信号即可降低整个同步整流电路的损耗，相比于传统通过增加芯片来降低二极管两端电压达到减少损耗目的的方法，本方法在保证减少损耗的同时还可以降低同步整流电路的成本。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-OnlyMemory，ROM）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（ReRAM）、磁变存储器（Magnetoresistive Random Access Memory，MRAM）、铁电存储器（Ferroelectric Random Access Memory，FRAM）、相变存储器（Phase Change Memory，PCM）、石墨烯存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种同步整流控制方法，其特征在于，所述同步整流控制方法应用于同步整流系统，所述同步整流系统包括同步整流电路和控制电路，所述同步整流电路中至少包括第一斩波开关、第二斩波开关、第一整流开关和第二整流开关，所述控制电路分别与所述第一斩波开关、第二斩波开关、第一整流开关和第二整流开关的输入端连接，所述方法包括：
所述控制电路在生成电平互补的第一脉冲信号和第二脉冲信号，以及电平互补的第三脉冲信号和第四脉冲信号之后，根据所述第一脉冲信号和所述第四脉冲信号生成第一触发信号，在所述第一触发信号中的下降沿时刻触发所述第四脉冲信号发生信号翻转，生成第一控制信号，以及根据所述第二脉冲信号和所述第三脉冲信号生成第二触发信号，在所述第二触发信号中的下降沿时刻触发所述第三脉冲信号发生信号翻转，生成第二控制信号；所述第一控制信号用于控制所述第一整流开关在所述第一斩波开关关断的时刻开启；所述第二控制信号用于控制所述第二整流开关在所述第二斩波开关关断的时刻开启；
将所述第一脉冲信号输出至第一斩波开关、将所述第二脉冲信号输出至所述第二斩波开关、将所述第一控制信号输出至所述第一整流开关、以及将所述第二控制信号输出至所述第二整流开关；
所述第一脉冲信号与所述第二脉冲信号之间存在重叠的低电平时间段，所述第三脉冲信号的宽度小于所述第一脉冲信号的宽度，所述第四脉冲信号的宽度小于所述第二脉冲信号的宽度。
2.根据权利要求1所述的方法，其特征在于，所述第一触发信号中的下降沿时刻是所述第一触发信号由高电平转向低电平的时刻。
3.根据权利要求1所述的方法，其特征在于，所述根据所述第一脉冲信号和所述第四脉冲信号生成第一触发信号，包括：
将所述第一脉冲信号和所述第四脉冲信号进行或逻辑运算，生成所述第一触发信号。
4.根据权利要求1所述的方法，其特征在于，所述第二触发信号中的下降沿时刻可以是所述第二触发信号由高电平转向低电平的时刻。
5.根据权利要求1所述的方法，其特征在于，所述根据所述第二脉冲信号和所述第三脉冲信号生成第二触发信号，包括：
将所述第二脉冲信号和所述第三脉冲信号进行或逻辑运算，得到所述第二触发信号。
6.一种同步整流的控制电路，其特征在于，所述控制电路用于执行如权利要求1-5任一项所述的方法，所述控制电路包括：第一信号发生器、第二信号发生器，第一或门逻辑电路、第二或门逻辑电路、第一驱动器、第二驱动器、第三驱动器、第四驱动器、第一触发器和第二触发器；
其中，所述第一信号发生器的第一输出端分别连接所述第一驱动器的输入端和所述第一或门逻辑电路的第一输入端，所述第一信号发生器的第二输出端分别连接所述第二驱动器的输入端和所述第二或门逻辑电路的第二输入端；所述第二信号发生器的第一输出端连接所述第二或门逻辑电路的第一输入端，所述第二信号发生器的第二输出端连接所述第一或门逻辑电路的第二输入端；
所述第一或门逻辑电路的输出端连接所述第一触发器的输入端，所述第一触发器的输出端连接所述第三驱动器的输入端，所述第二或门逻辑电路的输出端连接所述第二触发器的输入端，所述第二触发器的输出端连接所述第四驱动器的输入端；
所述第一驱动器连接如权利要求1-5任一项所述的第一斩波开关；所述第二驱动器连接如权利要求1-5任一项所述的第二斩波开关；所述第三驱动器连接如权利要求1-5任一项所述的第一整流开关；所述第四驱动器连接如权利要求1-5任一项所述的第二整流开关；
所述第一信号发生器用于生成电平互补的第一脉冲信号和第二脉冲信号，并将所述第一脉冲信号分别发送至所述第一驱动器的输入端和所述第一或门逻辑电路的第一输入端，以及将所述第二脉冲信号分别发送至所述第二驱动器的输入端和第二或门逻辑电路的第二输入端；所述第一脉冲信号与所述第二脉冲信号之间存在重叠的低电平时间段；
所述第二信号发生器用于生成电平互补的第三脉冲信号和第四脉冲信号，并将所述第三脉冲信号发送至所述第二或门逻辑电路的第一输入端，以及将所述第四脉冲信号发送至所述第一或门逻辑电路的第二输入端；所述第三脉冲信号的宽度小于所述第一脉冲信号的宽度，所述第四脉冲信号的宽度小于所述第二脉冲信号的宽度；
所述第一或门逻辑电路用于将所述第一脉冲信号和所述第四脉冲信号进行或逻辑运算，得到所述第一触发信号，并将所述第一触发信号发送至所述第一触发器；所述第二或门逻辑电路用于将所述第二脉冲信号和所述第三脉冲信号进行或逻辑运算，得到所述第二触发信号，并将所述第二触发信号发送至所述第二触发器；
所述第一触发器用于在所述第一触发信号中的下降沿时刻触发所述第四脉冲信号发生信号翻转，输出所述第一控制信号，并将所述第一控制信号发送至所述第三驱动器；所述第二触发器用于在所述第二触发信号中的下降沿时刻触发所述第三脉冲信号发生信号翻转，输出所述第二控制信号，并将所述第二控制信号发送至所述第四驱动器；所述第一控制信号用于控制所述第一整流开关在所述第一斩波开关关断的时刻开启；所述第二控制信号用于控制所述第二整流开关在所述第二斩波开关关断的时刻开启；
所述第一驱动器用于对所述第一脉冲信号进行处理后发送至所述第一斩波开关，以控制所述第一斩波开关开启或关断；所述第二驱动器用于对所述第二脉冲信号进行处理后发送至所述第二斩波开关，以控制所述第二斩波开关开启或关断；所述第三驱动器用于对所述第一控制信号进行处理后发送至所述第一整流开关，以控制所述第一整流开关开启或关断；所述第四驱动器用于对所述第二控制信号进行处理后发送至所述第二整流开关，以控制所述第二整流开关开启或关断。
7.根据权利要求6所述的控制电路，其特征在于，所述控制电路还包括：第一延迟器和第二延迟器，所述第一延迟器的输入端与所述第一信号发生器的第一输出端连接，所述第一延迟器的输出端与所述第一或门逻辑电路的第一输入端连接；所述第二延迟器的输入端与所述第一信号发生器的第二输出端连接，所述第二延迟器的输出端与所述第二或门逻辑电路的第二输入端连接；
所述第一延迟器用于对所述第一脉冲信号进行延迟处理，并将延迟处理后的第一脉冲信号发送至所述第一或门逻辑电路的第一输入端；所述第二延迟器用于对所述第二脉冲信号进行延迟处理，并将延迟处理后的第二脉冲信号发送至所述第二或门逻辑电路的第二输入端；
对应地，所述第一或门逻辑电路用于将所述延迟处理后的第一脉冲信号和所述第四脉冲信号进行或逻辑运算，得到所述第一触发信号，并将所述第一触发信号发送至所述第一触发器；所述第二或门逻辑电路用于将所述延迟处理后的第二脉冲信号和所述第三脉冲信号进行或逻辑运算，得到所述第二触发信号，并将所述第二触发信号发送至所述第二触发器。
8.根据权利要求6或7所述的控制电路，其特征在于，所述第一信号发生器为数字信号处理器中的脉冲信号发生器，所述第二信号发生器为数字信号处理器中的脉冲信号发生器。
9.根据权利要求6或7所述的控制电路，其特征在于，所述第一触发器为T型触发器，所述第二触发器为T型触发器。
10.一种同步整流系统，其特征在于，所述同步整流系统包括：如权利要求6-9任一项所述的控制电路和同步整流电路，所述同步整流电路至少包括第一斩波开关、第二斩波开关、第一整流开关、第二整流开关；
所述控制电路中的第一驱动器与所述第一斩波开关连接、第二驱动器与所述第二斩波开关连接、第三驱动器与所述第一整流开关连接和第四驱动器与所述第二整流开关连接；
所述控制电路用于输出第一脉冲信号至第一斩波开关，以控制所述第一斩波开关开启或关断，输出第二脉冲信号至第二斩波开关，以控制所述第二斩波开关开启或关断，输出第一控制信号至第一整流开关，以控制所述第一整流开关开启或关断，输出第二控制信号至第二整流开关，以控制所述第二整流开关开启或关断。
CN202211620819.9A 2022-12-16 2022-12-16 同步整流控制方法、控制电路和同步整流系统 Active CN115622414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211620819.9A CN115622414B (zh) 2022-12-16 2022-12-16 同步整流控制方法、控制电路和同步整流系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211620819.9A CN115622414B (zh) 2022-12-16 2022-12-16 同步整流控制方法、控制电路和同步整流系统

Publications (2)

Publication Number Publication Date
CN115622414A CN115622414A (zh) 2023-01-17
CN115622414B true CN115622414B (zh) 2023-04-07

Family

ID=84879882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211620819.9A Active CN115622414B (zh) 2022-12-16 2022-12-16 同步整流控制方法、控制电路和同步整流系统

Country Status (1)

Country Link
CN (1) CN115622414B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106487228A (zh) * 2015-08-31 2017-03-08 中兴通讯股份有限公司 用于llc谐振变换器的同步整流驱动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI314808B (en) * 2006-09-06 2009-09-11 Delta Electronics Inc Resonance converter and driving method for synchronous rectifier thereof
TWI363481B (en) * 2008-03-28 2012-05-01 Delta Electronics Inc Synchronous rectifying circuit having burst mode controller and controlling method thereof
CN103326581B (zh) * 2013-06-24 2016-04-13 成都芯源系统有限公司 Llc谐振变换器、控制电路及驱动方法
CN204615691U (zh) * 2015-05-12 2015-09-02 江苏固德威电源科技有限公司 应用于储能逆变器的双向控制驱动电路
JP6784585B2 (ja) * 2016-12-16 2020-11-11 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器
CN108306513B (zh) * 2018-02-27 2020-08-25 成都芯源系统有限公司 同步整流管的关断控制电路及同步整流控制电路
CA3044742C (en) * 2019-05-30 2023-12-19 Alpha Technologies Ltd. Synchronous rectification of llc converters based on homopolarity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106487228A (zh) * 2015-08-31 2017-03-08 中兴通讯股份有限公司 用于llc谐振变换器的同步整流驱动电路

Also Published As

Publication number Publication date
CN115622414A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US9425786B2 (en) System and method for driving a power switch
US9614447B2 (en) Control circuits and methods for active-clamp flyback power converters
JP5762241B2 (ja) 電源装置及びアーク加工用電源装置
CN103151920B (zh) 自适应死时间控制
JP2000083374A (ja) スイッチングレギュレ―タ
US9627971B2 (en) Gate driver initiated zero voltage switch turn on
JP5211644B2 (ja) Ｄｃ／ｄｃコンバータ
JP2011019358A (ja) 電力変換回路の制御装置
JP4797631B2 (ja) Ｄｃ−ｄｃコンバータ及びその制御方法
JP6333358B2 (ja) Ｒｃ−ｉｇｂｔスイッチングパルス制御
JPH10108477A (ja) インバータ回路
CN115622414B (zh) 同步整流控制方法、控制电路和同步整流系统
JP2021170934A (ja) 直流電圧変換回路
CN111082668A (zh) 变换器控制方法以及驱动控制器
JP5176922B2 (ja) Ｄｃ−ｄｃコンバータおよびその制御方法
US10305366B2 (en) Power converter, a controller and a system
US8254150B2 (en) Inverter with commutation circuit
JP2001025259A (ja) Ｐｗｍインバーター装置
JP2017208961A (ja) ダブルエンド絶縁型のスイッチング電源装置及びその制御方法
JP5009689B2 (ja) インバータ電源装置
WO2021085515A1 (ja) 電力変換装置
WO2021085514A1 (ja) 電力変換装置
JPH11191958A (ja) 同期整流方式非絶縁型ｄｃ−ｄｃコンバータ
CN107769570B (zh) 一种反激电路
WO2022166342A1 (zh) 开关电路、控制方法、控制设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant