CN115621271A - 一种半导体器件版图结构及半导体器件形成方法 - Google Patents

一种半导体器件版图结构及半导体器件形成方法 Download PDF

Info

Publication number
CN115621271A
CN115621271A CN202110782915.2A CN202110782915A CN115621271A CN 115621271 A CN115621271 A CN 115621271A CN 202110782915 A CN202110782915 A CN 202110782915A CN 115621271 A CN115621271 A CN 115621271A
Authority
CN
China
Prior art keywords
region
pattern
area
pattern region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110782915.2A
Other languages
English (en)
Inventor
陈海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110782915.2A priority Critical patent/CN115621271A/zh
Priority to PCT/CN2021/106488 priority patent/WO2023283879A1/zh
Priority to US17/453,892 priority patent/US20230009090A1/en
Publication of CN115621271A publication Critical patent/CN115621271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体领域，公开一种半导体器件版图结构及半导体器件形成方法。半导体器件版图结构包括：有源区版图层以及位于有源区版图层上的多个子器件版图层，每个子器件版图层包括栅极图形区、源极图形区和漏极图形区；至少两个子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区，栅极连接图形区与栅极测试端连接，源极连接图形区与源极测试端连接。上述半导体器件版图结构适用于同一类型器件的版图结构设计，该设计通过至少两个器件共用源极和栅极的方式将不同尺寸的MOS器件集成在一个测试单元中，漏极测试端分别单独引出，可大大节省测试单元的占用空间，同时该结构也可用于制程结构表征。

Description

一种半导体器件版图结构及半导体器件形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件版图结构及半导体器件形成方法。
背景技术
随着大规模半导体技术的发展，器件的尺寸越来越小，集成度越来越高，为了节约成本，在一片晶圆上，就要求尽可能减少切割道的面积，从而增加芯片数量。但是工艺开发的需要，又要求放入更多尺寸的器件，如图1所示为传统MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的版图结构示意图，每个器件需要四个PAD(探针接触测试端)单独引出(源极、漏极、栅极、阱区)，这大大限制了固定切割面积可放入器件的数量。
发明内容
本发明公开了一种半导体器件版图结构及半导体器件形成方法，用于节省测试单元的占用面积。
为达到上述目的，本发明提供以下技术方案：
第一方面，本发明提供一种半导体器件版图结构，包括：
有源区版图层以及位于所述有源区版图层上的多个子器件版图层，每个所述子器件版图层包括栅极图形区、源极图形区和漏极图形区；至少两个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区，所述栅极连接图形区与栅极测试端连接，所述源极连接图形区与源极测试端连接。
上述半导体器件版图结构适用于同一类型器件的版图结构设计，该设计通过至少两个器件共用源极和栅极的方式即至少两个子器件版图层的栅极图形区共连形成栅极连接图形区、并通过该栅极连接图形区与栅极测试端连接，源极图形区共连形成源极连接图形区、并通过源极连接图形区与源极测试端连接，将不同尺寸的MOS器件集成在一个测试单元中，漏极测试端分别单独引出，以5个MOS器件集成为例，传统设计需要20个PAD，采用上述版图结构可实现仅需8个PAD(包括栅极测试端、源极测试端、漏极测试端以及阱区测试端)，可大大节省测试单元的占用空间，同时该结构也可用于制程结构表征。
可选地，多个子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区。
可选地，多个所述栅极图形区沿第一方向排列，且所述栅极连接图形区沿所述第一方向延伸；
同一个所述子器件版图层中，漏极图形区与源极图形区沿所述第一方向分别位于栅极图形区两侧。
可选地，相邻两个所述栅极图形区之间设有栅极辅助图形区。
可选地，任意相邻两个所述子器件版图层中，沿所述第一方向，所述栅极辅助图形区位于前一个子器件版图层的漏极图形区与后一个子器件版图层的源极图形区之间。
可选地，所述源极连接图形区沿所述第一方向延伸。
可选地，所述栅极连接图形区和所述源极连接图形区分别位于各所述栅极图形区两侧。
可选地，所述半导体器件版图结构还包括阱区版图层，所述有源区版图层位于所述阱区版图层的区域内，且所述阱区版图层上形成有阱区连接图形区，所述阱区连接图形区与阱区测试端连接。
可选地，所述有源区版图层包括第一有源区图形区以及多个第二有源区图形区，所述第二有源区图形区与所述栅极图形区一一对应；
所述阱区连接图形区位于所述第一有源区图形区的区域内。
可选地，所述第一有源区图形区包括依次连接的第一条形区、第二条形区和第三条形区，所述第二条形区沿所述第一方向延伸，所述第一条形区以及所述第三条形区的延伸方向与所述第一方向垂直。
第二方面，本发明还提供一种半导体器件制作方法，包括：
在衬底上形成阱区版图层；
在所述阱区版图层上形成有源区版图层，所述有源区版图层包括第一有源区图形区以及多个第二有源区图形区；
在所述有源区版图层上形成与所述第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，与所述第二有源区图形区一一对应的所述栅极图形区、所述源极图形区、所述漏极图形区以及所述有源区版图层形成子器件版图层；至少两个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区；
在所述栅极连接图形区上形成栅极测试端，所述栅极测试端与所述栅极连接图形区连接；
在所述源极连接图形区上形成源极测试端，所述源极测试端与所述源极连接图形区连接。
可选地，多个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区。
可选地，所述在所述有源区版图层上形成与所述第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，包括：
在所述有源区版图层上通过构图工艺形成栅极图形区以及第一子栅极连接图形区，至少两个所述栅极图形区与所述第一子栅极连接图形区连接；
在所述栅极图形区以及所述第一子栅极连接图形区上形成第一层间介质层；
在所述第一层间介质层中形成第一接触结构，所述第一接触结构包括第一接触孔区、第二接触孔区和第三接触孔区，所述第一接触孔区与所述第一子栅极连接图形区对应，所述第二接触孔区和所述第三接触孔区均与所述第二有源区图形区一一对应，且所述第二接触孔区和所述第三接触孔区分别位于所述栅极图形区两侧；
在所述第一层间介质层以及所述第一接触结构上形成第一导电层，所述第一导电层包括第二子栅极连接图形区、源极连接图形区、源极图形区和漏极导电层；其中：所述第二子栅极连接图形区通过所述第一接触孔与所述第一子栅极连接图形区连接，并形成所述栅极连接图形区，所述源极图形区与所述第二有源区图形区一一对应，所述源极图形区通过所述第二接触孔区与所述第二有源区图形区连接，所述漏极导电层与所述第二有源区图形区一一对应，所述漏极导电层通过所述第三接触孔区与所述第二有源区图形区连接；
在所述第一导电层上形成第二层间介质层，所述第二层间介质层覆盖所述漏极导电层；
在所述第二层间介质层中形成第二接触结构；
在所述第二层间介质层以及所述第二接触结构上形成与多个所述漏极导电层一一对应的第二导电层，所述第二导电层包括漏极图形区和漏极测试端，所述漏极图形区通过所述第二接触结构与所述漏极导电层连接，且所述漏极测试端与所述漏极图形区连接。
可选地，任意相邻两个所述第二有源区图形区之间设有栅极辅助图形区。
可选地，所述第一接触结构还包括第四接触孔区，所述第四接触孔区贯穿所述第一有源区图形区；
所述第一导电层还包括与所述第四接触孔区对应的阱区连接图形区；
所述半导体器件制作方法还包括：
在所述阱区连接图形区上形成阱区测试端，所述阱区测试端与所述阱区连接图形区连接。
可选地，所述第一导电层还包括阱区连接图形区，所述阱区连接图形区通过所述第四接触孔区与所述第一有源区图形区连接。
附图说明
图1为传统MOS器件的版图结构示意图；
图2为本发明实施例提供的一种半导体器件版图结构的示意图；
图3为图2中有源区版图层的结构示意图；
图4为本发明实施例提供的另一种半导体器件版图结构的示意图；
图5为本发明实施例提供的一种半导体器件制作方法的示意图；
图6a-图6f为图4中结构的制备示意。
图标：001-源极；002-漏极；003-栅极；004-阱区；100-有源区版图层；110-第一有源区图形区；111-第一条形区；112-第二条形区；113-第三条形区；120-第二有源区图形区；200-子器件版图层；210-栅极图形区；220-源极图形区；221-第二接触孔区；230-漏极图形区；231-第三接触孔区；240-栅极辅助图形区；300-栅极连接图形区；310-栅极测试端；320-第一子栅极连接图形区；321-第一接触孔区；400-源极连接图形区；410-源极测试端；500-漏极测试端；600-漏极导电层；610-第二接触结构；700-阱区版图层；800-阱区连接图形区；810-第四接触孔区；900-阱区测试端。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，如图1至图4所示，本发明实施例提供了一种半导体器件版图结构，包括：有源区版图层100以及位于有源区版图层100上的多个子器件版图层200，每个子器件版图层200包括栅极图形区210、源极图形区220和漏极图形区230；至少两个子器件版图层200的栅极图形区210共连形成栅极连接图形区300，源极图形区220共连形成源极连接图形区400，栅极连接图形区300与栅极测试端310连接，源极连接图形区400与源极测试端410连接。
上述半导体器件版图结构适用于同一类型器件的版图结构设计，该设计通过至少两个器件共用源极和栅极的方式即至少两个子器件版图层200的栅极图形区210共连形成栅极连接图形区300、并通过该栅极连接图形区300与栅极测试端310连接，源极图形区220共连形成源极连接图形区400、并通过源极连接图形区400与源极测试端410连接，将不同尺寸的MOS器件集成在一个测试单元中，漏极测试端500分别单独引出，以5个MOS器件集成为例，传统设计需要20个PAD，采用上述版图结构可实现仅需8个PAD(包括栅极测试端310、源极测试端410、漏极测试端500以及阱区测试端900)，可大大节省测试单元的占用空间，同时该结构也可用于制程结构表征。
可选地，多个子器件版图层200的栅极图形区210共连形成栅极连接图形区300，源极图形区220共连形成源极连接图形区400。
一种可能实现的方式中，半导体器件版图结构中所有子器件版图层200的栅极图形区210共连形成栅极连接图形区300，源极图形区220共连形成源极连接图形区400，即所有的子器件版图层200共用同一个栅极连接图形区300，并通过该栅极连接图形区300与栅极连接端连接，所有的子器件版图层200共用同一个源极连接图形区400，并通过该源极连接图形区400与源极连接端连接，因此，上述半导体器件版图结构仅需设置一个栅极连接端以及一个源极连接端即可，从而因栅极连接端的数量以及源极连接端的数量减少节省了整个测试单元的占用面积。
可选地，多个栅极图形区210沿第一方向排列，且栅极连接图形区300沿第一方向延伸；同一个子器件版图层200中，漏极图形区230与源极图形区220沿第一方向分别位于栅极图形区210两侧。
一种可能实现的方式中，参照图2，该半导体器件版图结构中包括五个子器件版图层200，如五个不同尺寸的MOS器件，且五个子器件版图层200共用同一个栅极连接图形区300以及同一个源极连接图形区400，五个栅极图形区210沿第一方向(即图2中A方向)间隔设置，且五个栅极图形区210共用的栅极连接图形区300沿第一方向延伸，漏极图形区230与源极图形区220沿第一方向分别位于栅极图形区210两侧。使用这种结构沿第一方向(图2中虚线)做TEM(Transmission Electron Microscope，透射电子显微镜)切片，一次切片可同时验证五种不同器件的实际尺寸，这大大节省切片时间和成本，有效提升制程的开发效率。
可选地，相邻两个栅极图形区210之间设有栅极辅助图形区240。
可选地，任意相邻两个子器件版图层200中，沿第一方向，栅极辅助图形区240位于前一个子器件版图层200的漏极图形区230与后一个子器件版图层200的源极图形区220之间。
需要说明的是，相邻两个子器件版图层200之间设置栅极辅助图形区240，例如栅极辅助图形区与相邻的MOS器件中的一个MOS器件的源极图形区以及另一个MOS器件的漏极图形区可以形成辅助MOS器件，相当于MOS场效应管，提升了MOS器件的体效应(Bodyeffect)。
可选地，源极连接图形区400沿第一方向延伸。
可以理解的是，多个子器件版图层200的源极图形区220沿第一方向排列，源极连接图形区400沿第一方向延伸，方便源极连接图形区400与各个源极图形区220之间布线，只需将各个源极图形区220延长至与源极连接图形区400相连即可。
可选地，栅极连接图形区300和源极连接图形区400分别位于各栅极图形区210两侧。
一种可能实现的方式中，参照图2，多个子器件共用的栅极连接图形区300以及源极连接图形区400均沿第一方向延伸，且各个子器件版图层200位于栅极连接图形区300以及源极连接图形区400之间，避免了栅极图形区210及栅极连接图形区300之间的连线与源极图形区220及源极连接图形区400之间的连线干涉，进一步节省了整个半导体器件版图结构的占用面积。
可选地，半导体器件版图结构还包括阱区版图层700，有源区版图层100位于阱区版图层700的区域内，且阱区版图层700上形成有阱区连接图形区800，阱区连接图形区800与阱区测试端900连接。
一种可能实现的方式中，参照图2，各个子器件版图层200共用一个栅极测试端310、一个源极测试端410以及阱区测试端900，相比传统版图结构，节省了测试端的布置数量，从而节省了测试单元的占用面积。
可选地，有源区版图层100包括第一有源区图形区110以及多个第二有源区图形区120，第二有源区图形区120与栅极图形区210一一对应；阱区连接图形区800位于第一有源区图形区110的区域内。
一种可能实现的方式中，参照图3并结合图2，有源区版图层100包括第一有源区图形区110以及多个第二有源区图形区120，第一有源区图形区110将多个第二有源区图形区120半包围，每个第二有源区图形区120对应一个子器件版图层200，阱区连接图形区800位于第一有源区图形区110的区域内，阱区连接图形区800通过接触孔结构与所有子器件共用的阱区连接。
可选地，第一有源区图形区110包括依次连接的第一条形区111、第二条形区112和第三条形区113，第二条形区112沿第一方向延伸，第一条形区111以及第三条形区113的延伸方向与第一方向垂直。
参照图3，第一有源区图形区110中，第一条形区111和第三条形区113平行设置且均与栅极图形区210平行，第二条形区112与栅极连接图形区300平行，可以实现晶圆面积的充分利用。
需要说明的是，对于同一类器件，本领域技术人员更关注MOS器件漏极的性能，本发明实施例通过共用源极测试端410、栅极测试端310和阱区测试端900的方式，提出了一种半导体器件版图结构，参照图4，将不同尺寸的MOS器件集成在一个测试单元中，漏极测试端500分别单独引出，可大大节省测试单元占用面积，同时该版图结构也可用于制程结构表征。
第二方面，参考图5，基于同样的发明构思，本发明实施例还提供一种半导体器件制作方法，包括：
S501、在衬底上形成阱区版图层；
S502、在阱区版图层上形成有源区版图层，有源区版图层包括第一有源区图形区以及多个第二有源区图形区；
S503、在有源区版图层上形成与第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，与第二有源区图形区一一对应的栅极图形区、源极图形区、漏极图形区以及有源区版图层形成子器件版图层；至少两个子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区；
S504、在栅极连接图形区上形成栅极测试端，栅极测试端与栅极连接图形区连接；
S505、在源极连接图形区上形成源极测试端，源极测试端与源极连接图形区连接。
一种可能实现的方式中，参照图6a，在阱区版图层700上形成有源区版图层100，有源区版图层100包括第一有源区图形区110以及多个第二有源区图形区120。
可选地，多个子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区。
可选地，在有源区版图层上形成与第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，包括：
在有源区版图层上通过构图工艺形成栅极图形区以及第一子栅极连接图形区，至少两个栅极图形区与第一子栅极连接图形区连接；
在栅极图形区以及第一子栅极连接图形区上形成第一层间介质层；
在第一层间介质层中形成第一接触结构，第一接触结构包括第一接触孔区、第二接触孔区和第三接触孔区，第一接触孔区与第一子栅极连接图形区对应，第二接触孔区和第三接触孔区均与第二有源区图形区一一对应，且第二接触孔区和第三接触孔区分别位于栅极图形区两侧；
在第一层间介质层以及第一接触结构上形成第一导电层，第一导电层包括第二子栅极连接图形区、源极连接图形区、源极图形区和漏极导电层；其中：第二子栅极连接图形区通过第一接触孔与第一子栅极连接图形区连接，并形成栅极连接图形区，源极图形区与第二有源区图形区一一对应，源极图形区通过第二接触孔区与第二有源区图形区连接，漏极导电层与第二有源区图形区一一对应，漏极导电层通过第三接触孔区与第二有源区图形区连接；
在第一导电层上形成第二层间介质层，第二层间介质层覆盖漏极导电层；
在第二层间介质层中形成第二接触结构；
在第二层间介质层以及第二接触结构上形成与多个漏极导电层一一对应的第二导电层，第二导电层包括漏极图形区和漏极测试端，漏极图形区通过第二接触结构与漏极导电层连接，且漏极测试端与漏极图形区连接。
可选地，任意相邻两个第二有源区图形区之间设有栅极辅助图形区。
一种可能实现的方式中，参照图6b，在有源区版图层100上通过构图工艺形成栅极图形区210以及第一子栅极连接图形区320，栅极图形区210与第二有源区图形区120一一对应，多个栅极图形区210与第一子栅极连接图形区320连接，任意相邻两个第二有源区图形区120之间设有栅极辅助图形区240。
可选地，第一接触结构还包括第四接触孔区，第四接触孔区贯穿第一有源区图形区；
第一导电层还包括与第四接触孔区对应的阱区连接图形区；
半导体器件制作方法还包括：
在阱区连接图形区上形成阱区测试端，阱区测试端与阱区连接图形区连接。
可选地，第一导电层还包括阱区连接图形区，阱区连接图形区通过第四接触孔区与第一有源区图形区连接。
一种可能实现的方式中，参照图6c，在栅极图形区210以及第一子栅极连接图形区320对应的区域上层形成第一接触结构，第一接触结构包括第一接触孔区321、第二接触孔区221、第三接触孔区231和第四接触孔区810。其中：第一接触孔区321所在区域与第一子栅极连接图形区320所在区域对应；第二接触孔区221和第三接触孔区231均为多个，第二接触孔区221以及第三接触孔区231均与第二有源区图形区120一一对应，且每组对应的第二有源区图形区120、第二接触孔区221和第三接触孔区231中，第二接触孔区221和第三接触孔区231分别位于栅极图形区210两侧；第四接触孔区810所在区域与第一有源区图形区110所在区域对应。参照图6d，通过构图工艺，在第一接触孔区321上形成第二子栅极连接图形区320，第二子栅极连接图形区320通过第一接触孔区321与第一子栅极连接图形区320形成栅极连接图形区300，并在栅极连接图形区300远离栅极图形区210一侧形成栅极连接端；在所有第二接触孔区221上分别形成源极图形区220，并在多个源极图形区220远离栅极连接图形区300一端形成源极连接图形区400，源极连接图形区400与所有源极图形区220均连接，并在源极连接图形区400一端形成源极测试端410；在所有第三接触孔区231上分别形成漏极导电层600；在第四接触孔区810上形成阱区连接图形区800，并在阱区连接图形区800一端形成沿第一方向延伸的阱区测试端900。需要说明的是，沿第一方向，最后一个子器件版图层200中，漏极导电层600可作为该子器件版图层200中漏极图形区230，并在漏极图形区230远离栅极连接图形区300一端形成该子器件版图层200的漏极测试端500。其余子器件版图层200的漏极图形区230形成方法参照图6e和图6f，参照图6e，在其余子器件版图层200的漏极导电层600上形成第二接触结构610，第二接触结构610为多个且第二接触结构610与漏极导电层600一一对应。参照图6f，通过构图工艺，分别在第二接触结构610上形成一一对应的漏极图形区230，每个漏极图形区230的一端分别形成漏极测试端500，且相邻两个漏极图形区230的漏极测试端500分别位于第二有源区图形区120两侧。
需要说明的是，参照图6f，本发明实施例将同种类型的五个不同尺寸的子器件集成在一个测试单元中，五个子器件的源极图形区，栅极图形区和阱区版图层共用一个PAD，漏极图形区分别单独引出连接到PAD，传统设计需要二十个PAD，采用本实施例只需八个PAD，可大大节省测试单元的占用空间。但子器件的数量不仅限于五个，可根据实际需求增加和减少。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种半导体器件版图结构，其特征在于，包括：
有源区版图层以及位于所述有源区版图层上的多个子器件版图层，每个所述子器件版图层包括栅极图形区、源极图形区和漏极图形区；至少两个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区，所述栅极连接图形区与栅极测试端连接，所述源极连接图形区与源极测试端连接。
2.根据权利要求1所述的半导体器件版图结构，其特征在于，多个子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区。
3.根据权利要求1所述的半导体器件版图结构，其特征在于，多个所述栅极图形区沿第一方向排列，且所述栅极连接图形区沿所述第一方向延伸；
同一个所述子器件版图层中，漏极图形区与源极图形区沿所述第一方向分别位于栅极图形区两侧。
4.根据权利要求3所述的半导体器件版图结构，其特征在于，相邻两个所述栅极图形区之间设有栅极辅助图形区。
5.根据权利要求4所述的半导体器件版图结构，其特征在于，任意相邻两个所述子器件版图层中，沿所述第一方向，所述栅极辅助图形区位于前一个子器件版图层的漏极图形区与后一个子器件版图层的源极图形区之间。
6.根据权利要求3所述的半导体器件版图结构，其特征在于，所述源极连接图形区沿所述第一方向延伸。
7.根据权利要求6所述的半导体器件版图结构，其特征在于，所述栅极连接图形区和所述源极连接图形区分别位于各所述栅极图形区两侧。
8.根据权利要求3所述的半导体器件版图结构，其特征在于，所述半导体器件版图结构还包括阱区版图层，所述有源区版图层位于所述阱区版图层的区域内，且所述阱区版图层上形成有阱区连接图形区，所述阱区连接图形区与阱区测试端连接。
9.根据权利要求8所述的半导体器件版图结构，其特征在于，所述有源区版图层包括第一有源区图形区以及多个第二有源区图形区，所述第二有源区图形区与所述栅极图形区一一对应；
所述阱区连接图形区位于所述第一有源区图形区的区域内。
10.根据权利要求9所述的半导体器件版图结构，其特征在于，所述第一有源区图形区包括依次连接的第一条形区、第二条形区和第三条形区，所述第二条形区沿所述第一方向延伸，所述第一条形区以及所述第三条形区的延伸方向与所述第一方向垂直。
11.一种半导体器件制作方法，其特征在于，包括：
在衬底上形成阱区版图层；
在所述阱区版图层上形成有源区版图层，所述有源区版图层包括第一有源区图形区以及多个第二有源区图形区；
在所述有源区版图层上形成与所述第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，与所述第二有源区图形区一一对应的所述栅极图形区、所述源极图形区、所述漏极图形区以及所述有源区版图层形成子器件版图层；至少两个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区；
在所述栅极连接图形区上形成栅极测试端，所述栅极测试端与所述栅极连接图形区连接；
在所述源极连接图形区上形成源极测试端，所述源极测试端与所述源极连接图形区连接。
12.根据权利要求11所述的方法，其特征在于，多个所述子器件版图层的栅极图形区共连形成栅极连接图形区，源极图形区共连形成源极连接图形区。
13.根据权利要求12所述的方法，其特征在于，所述在所述有源区版图层上形成与所述第二有源区图形区一一对应的栅极图形区、源极图形区和漏极图形区，包括：
在所述有源区版图层上通过构图工艺形成栅极图形区以及第一子栅极连接图形区，至少两个所述栅极图形区与所述第一子栅极连接图形区连接；
在所述栅极图形区以及所述第一子栅极连接图形区上形成第一层间介质层；
在所述第一层间介质层中形成第一接触结构，所述第一接触结构包括第一接触孔区、第二接触孔区和第三接触孔区，所述第一接触孔区与所述第一子栅极连接图形区对应，所述第二接触孔区和所述第三接触孔区均与所述第二有源区图形区一一对应，且所述第二接触孔区和所述第三接触孔区分别位于所述栅极图形区两侧；
在所述第一层间介质层以及所述第一接触结构上形成第一导电层，所述第一导电层包括第二子栅极连接图形区、源极连接图形区、源极图形区和漏极导电层；其中：所述第二子栅极连接图形区通过所述第一接触孔与所述第一子栅极连接图形区连接，并形成所述栅极连接图形区，所述源极图形区与所述第二有源区图形区一一对应，所述源极图形区通过所述第二接触孔区与所述第二有源区图形区连接，所述漏极导电层与所述第二有源区图形区一一对应，所述漏极导电层通过所述第三接触孔区与所述第二有源区图形区连接；
在所述第一导电层上形成第二层间介质层，所述第二层间介质层覆盖所述漏极导电层；
在所述第二层间介质层中形成第二接触结构；
在所述第二层间介质层以及所述第二接触结构上形成与多个所述漏极导电层一一对应的第二导电层，所述第二导电层包括漏极图形区和漏极测试端，所述漏极图形区通过所述第二接触结构与所述漏极导电层连接，且所述漏极测试端与所述漏极图形区连接。
14.根据权利要求13所述的方法，其特征在于，任意相邻两个所述第二有源区图形区之间设有栅极辅助图形区。
15.根据权利要求13所述的方法，其特征在于，所述第一接触结构还包括第四接触孔区，所述第四接触孔区贯穿所述第一有源区图形区；
所述第一导电层还包括与所述第四接触孔区对应的阱区连接图形区；
所述半导体器件制作方法还包括：
在所述阱区连接图形区上形成阱区测试端，所述阱区测试端与所述阱区连接图形区连接。
16.根据权利要求15所述的方法，其特征在于，
所述第一导电层还包括阱区连接图形区，所述阱区连接图形区通过所述第四接触孔区与所述第一有源区图形区连接。
CN202110782915.2A 2021-07-12 2021-07-12 一种半导体器件版图结构及半导体器件形成方法 Pending CN115621271A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110782915.2A CN115621271A (zh) 2021-07-12 2021-07-12 一种半导体器件版图结构及半导体器件形成方法
PCT/CN2021/106488 WO2023283879A1 (zh) 2021-07-12 2021-07-15 一种半导体器件版图结构及半导体器件形成方法
US17/453,892 US20230009090A1 (en) 2021-07-12 2021-11-08 Semiconductor device layout structure and method of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110782915.2A CN115621271A (zh) 2021-07-12 2021-07-12 一种半导体器件版图结构及半导体器件形成方法

Publications (1)

Publication Number Publication Date
CN115621271A true CN115621271A (zh) 2023-01-17

Family

ID=84855452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110782915.2A Pending CN115621271A (zh) 2021-07-12 2021-07-12 一种半导体器件版图结构及半导体器件形成方法

Country Status (2)

Country Link
CN (1) CN115621271A (zh)
WO (1) WO2023283879A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034933B2 (ja) * 2007-12-26 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
CN103094251B (zh) * 2011-10-28 2015-08-19 上海华虹宏力半导体制造有限公司 用于评价opc效果的测试结构
CN107679261B (zh) * 2017-08-11 2021-03-02 上海集成电路研发中心有限公司 一种mos器件源漏与衬底间寄生电阻的建模方法
CN109977439A (zh) * 2017-12-28 2019-07-05 上海卓弘微系统科技有限公司 一种多个晶体管模块单元测试结构的自动化布局布线
CN111769102A (zh) * 2020-07-15 2020-10-13 杭州广立微电子有限公司 用于监控外延工艺对晶体管性能影响的测试结构及方法

Also Published As

Publication number Publication date
WO2023283879A1 (zh) 2023-01-19

Similar Documents

Publication Publication Date Title
US11024579B2 (en) Dual power structure with connection pins
US10923426B2 (en) Standard-cell layout structure with horn power and smart metal cut
KR100375753B1 (ko) 반도체 소자의 파워/그라운드 금속 경로 설정
CN102737975B (zh) 与有源区重叠的poly切口的布局
CN107452732A (zh) 集成芯片及其形成方法
US4791474A (en) Semiconductor integrated circuit device
JP5379418B2 (ja) 半導体装置のテスト構造物
CN111446236A (zh) 带状单元版图及存储器版图、带状单元结构及存储器
JP4552659B2 (ja) サイドスペーサ形成法
CN115621271A (zh) 一种半导体器件版图结构及半导体器件形成方法
KR20090108452A (ko) 반도체 소자의 제조방법
CN116454061A (zh) 一种半导体结构以及版图
CN112582404A (zh) 半导体结构及其制造方法
CN111370474A (zh) 沟槽栅器件的栅极串联电阻
CN112420699A (zh) 半导体装置
CN104934467A (zh) 半导体装置
US20230009090A1 (en) Semiconductor device layout structure and method of forming semiconductor device
CN116259614B (zh) 一种mosfet集成芯片及其制备方法
JP2001068653A (ja) 半導体集積回路
JP2002134720A (ja) 半導体装置
JPS59135744A (ja) マスタスライス方式の半導体集積回路装置
KR100576466B1 (ko) 반도체소자
CN103415922A (zh) 半导体器件和半导体器件的制造方法
KR20090077195A (ko) 반도체 소자 및 그 제조방법
JPH08279556A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination