CN115595533B - 掩膜版及显示面板 - Google Patents

掩膜版及显示面板 Download PDF

Info

Publication number
CN115595533B
CN115595533B CN202211223404.8A CN202211223404A CN115595533B CN 115595533 B CN115595533 B CN 115595533B CN 202211223404 A CN202211223404 A CN 202211223404A CN 115595533 B CN115595533 B CN 115595533B
Authority
CN
China
Prior art keywords
mask
strip
opening
pixel
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211223404.8A
Other languages
English (en)
Other versions
CN115595533A (zh
Inventor
张怡
王佳骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202211223404.8A priority Critical patent/CN115595533B/zh
Publication of CN115595533A publication Critical patent/CN115595533A/zh
Application granted granted Critical
Publication of CN115595533B publication Critical patent/CN115595533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本实施例提供的掩膜版及显示面板，涉及显示技术领域。掩膜版包括框架以及固定在框架上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条，掩膜条包括掩膜开口以及围绕掩膜开口的掩膜本体，掩膜开口沿掩膜条延伸方向间隔分布。在交叠的两个掩膜条中，掩膜开口与掩膜本体错位排布，掩膜开口未被掩膜本体遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口。在上述结构中，可以形成相比于掩膜开口的尺寸更小的子像素蒸镀开口，如此可以解决直接采用掩膜开口作为子像素蒸镀开口时因掩膜条制作工艺限制而导致无法制作高分辨率显示面板的问题。上述结构可以用于制作高分辨率的显示面板，相对于Micro LED工艺可以降低高分辨率显示面板的制作成本。

Description

掩膜版及显示面板
技术领域
本申请涉及显示技术领域，具体而言，涉及一种掩膜版及显示面板。
背景技术
随着市场对显示面板分辨率要求的提升，在虚拟现实(Virtual Reality，简称VR)场景和增强现实(Augmented Reality，简称AR)场景等很多应用场景中需要显示面板具有高分辨率，比如，每英寸分布的像素(pixels per inch，PP I)的数量需要达到800以上。目前高分辨率的显示面板大多采用Micro LED工艺制作，然由于Micro LED工艺的良率较低导致此类显示面板的制作成本居高不下。为此，降低高分辨率显示面板的制作成本成为本领域技术人员急需要解决的技术问题。
发明内容
为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种掩膜版及显示面板。
本申请的第一方面，提供一种掩膜版，包括框架以及交叠固定在所述框架上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条；
所述掩膜条包括掩膜开口以及围绕所述掩膜开口的掩膜本体；
所述掩膜开口沿所述掩膜条延伸方向间隔分布；
在所述每组掩膜条中，分别位于不同所述掩膜条的所述掩膜开口和所述掩膜本体错位排布，所述掩膜开口未被所述掩膜本体遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口。
在本申请的一种可能实施例中，在所述掩膜条的延伸方向，位于相邻所述掩膜开口之间的掩膜本体的长度小于所述掩膜开口的长度。
在本申请的一种可能实施例中，在所述掩膜条的延伸方向，所述掩膜开口的长度等于四个并列排布的子像素的宽度之和，位于相邻所述掩膜开口之间的掩膜本体的长度等于两个并列排布的子像素的宽度之和，其中，三个并列排布的不同子像素组成一个像素；
优选的，在所述掩膜条的延伸方向，所述掩膜开口的长度小于或等于42.3um，位于相邻所述掩膜开口之间的掩膜本体的长度小于或等于21.15um。
在本申请的一种可能实施例中，在所述掩膜条所在平面内且与所述掩膜条的延伸方向垂直的方向，所述掩膜开口的宽度等于所述子像素的长度。
在本申请的一种可能实施例中，所述每组掩膜条包括与所述框架固定的第一掩膜条以及固定在所述第一掩膜条上的第二掩膜条；
所述第一掩膜条的长边边缘与所述第二掩膜条的长边边缘齐平，其中，所述长边边缘与所述掩膜条的延伸方向平行。
在本申请的一种可能实施例中，在所述掩膜条的延伸方向，所述第一掩膜条和所述第二掩膜条之间错位奇数个像素尺寸后交叠固定；
优选的，在所述掩膜条的延伸方向，所述第一掩膜条和所述第二掩膜条错位一个像素的宽度后交叠固定。
在本申请的一种可能实施例中，所述掩膜条包括由分布在靠近所述掩膜条两端的掩膜本体上的焊点形成的焊点区；
所述第一掩膜条通过所述第一掩膜条中的焊点与所述框架焊接；
所述第二掩膜条通过所述第二掩膜条中的焊点与所述第一掩膜条焊接。
在本申请的一种可能实施例中，所述框架与所述第一掩膜条的焊点区所对应的焊接区为半刻区；或，
所述第一掩膜条与所述第二掩膜条的焊点区所对应的焊接区为半刻区；
优选的，所述焊接区为一凹槽。
在本申请的一种可能实施例中，所述掩膜条包括第一对位标记和第二对位标记；
所述第一掩膜条通过所述第一掩膜条上的第一对位标记与所述框架对位后焊接；
所述第二掩膜条通过所述第二掩膜条上的第二对位标记与所述第一掩膜条上的第一对位标记对位后焊接；
其中，所述第一对位标记和所述第二对位标记之间的距离等于奇数个像素尺寸。
本申请的第二方面，提供一种显示面板，所述显示面板包括像素发光层，所述像素发光层采用第一方面中任意一种可能实施例中的掩膜版蒸镀得到。
综上所述，相较于现有技术，本申请实施例提供的掩膜版及显示面板，掩膜版包括框架以及固定在框架上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条，掩膜条包括掩膜开口以及围绕掩膜开口的掩膜本体，掩膜开口沿掩膜条延伸方向间隔分布。在交叠的两个掩膜条中，掩膜开口与掩膜本体错位排布，掩膜开口未被掩膜本体遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口。在上述结构中，可以形成相比于掩膜开口的尺寸更小的子像素蒸镀开口，如此可以解决直接采用掩膜开口作为子像素蒸镀开口时因掩膜条制作工艺限制而导致无法制作高分辨率显示面板的问题。上述结构可以用于制作高分辨率的显示面板，另外成熟的掩膜版蒸镀工艺相对于Micro LED工艺可以降低高分辨率显示面板的制作成本。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示例了本实施例提供的掩膜版的结构示意图；
图2为图1中AA方向的截面示意图；
图3示例了图1中掩膜条的一种结构示意图；
图4示例了本实施例中两个掩膜条交叠设置的结构示意图；
图5示例了图1中掩膜条的另一种结构示意图；
图6示例了图1中掩膜条的又一种结构示意图。
图标：1-掩膜版；10-框架；20-掩膜条；20A-第一掩膜条；20B-第二掩膜条；210-掩膜开口；210A-第一掩膜开口；210B-第二掩膜开口；220-掩膜本体；220A-第一掩膜本体；220B-第二掩膜本体；201-第一对位标记；202-第二对位标记；2201-焊点区；22011-焊点；30-支撑条；40-蒸镀区域。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。
针对前述背景技术所提及的技术问题，发明人研究发现，现有的掩膜版蒸镀工艺在制作显示面板时具有制作成本低的优势，但采用掩膜版蒸镀工艺所能制作的显示面板的像素密度极限是643PPI，无法满足某些应用场景对显示面板高像素密度的要求，比如，在AR场景或VR场景下，显示面板的像素密度需要达到800PPI。
发明人进一步研究发现，导致掩膜版蒸镀工艺无法提高像素密度的根本原因在于掩膜版中用于形成子像素蒸镀开口的掩膜开口因受制作工艺的影响，无法做的更小，以显示面板的像素密度为800PPI为例，像素的尺寸为31.75um，对应的单个子像素的开口为10.58um，然而现有掩膜版中用于形成子像素蒸镀开口的掩膜开口的极限一般为20um以上，如此导致采用掩膜版蒸镀工艺无法制作高分辨率的显示面板。
为了解决上述技术问题。发明人创新性的设计以下技术方案，下面将结合附图对本申请的具体实现方案进行详细说明。所应说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述技术问题的发现过程以及下文中本实施例针对上述问题所提出的解决方案，都应该是发明人在发明创造过程中对本申请做出的贡献，而不应当理解为本领域技术人员所公知的技术内容。
请参照图1-图3，图1示例了本实施例提供的掩膜版的结构示意图，图2示例了图1中AA方向的截面示意图，图3示例了图1中掩膜条的一种结构示意图。在本实施例中，掩膜版1可以包括框架10以及固定在框架10上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条20，其中，两个掩膜条20的掩膜结构完全相同，掩膜条20可以包括掩膜开口210和围绕该掩膜开口210的掩膜本体220。掩膜开口210可以沿掩膜条20的延伸方向(图3中X方向)间隔分布。
在每组掩膜条中，分别位于不同掩膜条20的掩膜开口210与掩膜本体220错位排布，掩膜开口210未被掩膜本体220遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口。请参照图4，图4示例了两个掩膜条交叠设置的结构示意图，交叠的两个掩膜条20分别为第一掩膜条20A和第二掩膜条20B，其中，第一掩膜条20A包括第一掩膜开口210A和围绕该第一掩膜开口210A的第一掩膜本体220A，第二掩膜条20B包括第二掩膜开口210B和围绕该第二掩膜开口210B的第二掩膜本体220B，第一掩膜开口210A未被第二掩膜本体220B遮挡的区域形成子像素蒸镀开口，第二掩膜开口210B未被第一掩膜本体220A遮挡的区域形成子像素蒸镀开口。示例性的，子像素蒸镀开口可以为图4中在X方向的宽度为d4并且在Y方向的长度为d3的矩形开口。
在上述结构中，通过掩膜本体220遮挡掩膜开口210可以形成相比于掩膜开口210的尺寸更小的子像素蒸镀开口，如此可以解决直接采用掩膜开口210作为子像素蒸镀开口时因掩膜条制作工艺限制而导致无法制作高分辨率显示面板的问题。上述结构可以用于制作高分辨率的显示面板，另外成熟的掩膜版蒸镀工艺相对于Micro LED工艺可以降低高分辨率显示面板的制作成本。
请再次参照图1，掩膜版1还可以包括支撑框架30，支撑框架30限定出多个蒸镀区域40，每个蒸镀区域40对应一显示面板的显示区域，位于蒸镀区域40上方的掩膜条20通过子像素蒸镀开口蒸镀显示区域中子像素的发光材料层。
进一步地，请再次参照图3，在掩膜条20的延伸方向(图中X方向)，位于相邻掩膜开口210之间的掩膜本体220的长度d2小于掩膜开口210的长度d1。如此设计，在两个掩膜条20交叠错位设置时，可以使得掩膜本体220在遮挡掩膜开口210时不会将掩膜开口210完全遮挡，如此可以通过未被遮挡的掩膜开口210形成子像素蒸镀开口。
在本实施例中，上述提供的掩膜版1可以用于制作采用real RGB像素排布的显示面板，在real RGB像素排布中一个像素由三个相同尺寸且并列排布的红色子像素(R子像素)、绿色子像素(G子像素)及蓝色子像素(B子像素)组成。在掩膜条20的延伸方向(图中X方向)，掩膜开口210的长度d1可以等于四个并列排布的子像素的宽度之和，位于相邻掩膜开口210之间的掩膜本体220的长度d2可以等于两个并列排布的子像素的宽度之和，在用于制作采用real RGB像素排布的显示面板时d1＝2*d2。
示例性地，在像素密度大于或等于800PPI时，在掩膜条20的延伸方向，掩膜开口的长度d1可以小于或等于42.3um，位于相邻掩膜开口210之间的掩膜本体220的长度d2可以小于或等于21.15um。
在本实施例中，为了避免掩膜版1蒸镀发光材料层时将发光材料蒸镀到子像素区域之外的地方，请再次参照图4，在掩膜条20所在平面内且与掩膜条20的延伸方向垂直的方向(图中Y方向)，掩膜开口210的宽度d3等于子像素的长度。
在本实施例中，第一掩膜条20A与框架10固定，第二掩膜条20B固定在第一掩膜条20A上。第一掩膜条20A的长边边缘与第二掩膜条20B的长边边缘齐平(如图4所示)，其中，长边边缘与掩膜条20的延伸方向(图中X方向)平行。如此设计，可以使得第一掩膜条20A与第二掩膜条20B只在图中X方向上交叠错位，可以使得图中Y方向上第一掩膜条20A与第二掩膜条20B交叠错位后形成的子像素蒸镀开口的宽度d3和掩膜开口210的长度相同，即等于子像素的长度，如此可以确保形成的子像素蒸镀开口在Y方向上具有较大的尺寸。
进一步地，在本实施例中，在掩膜条20的延伸方向(图中X方向)，第一掩膜条20A和第二掩膜条20B之间错位奇数个像素尺寸后交叠固定，如此设计可以使得掩膜开口210未被掩膜本体220遮挡的区域刚好形成与子像素尺寸相同的蒸镀开口，且相邻的蒸镀开口之间间隔一个像素尺寸，如此，可以在蒸镀时可以通过该掩膜版1将同一颜色(比如红色)的子像素发光材料层同时进行蒸镀。
在本实施例中，优选的，在掩膜条1的延伸方向(图中X方向)，第一掩膜条20A和第二掩膜条20B错位一个像素的宽度后交叠固定。如此，可以使得第一掩膜条20A和第二掩膜条20B交叠错位后形成数量最多的子像素蒸镀开口。
进一步地，请参照图5，在本实施例中，掩膜条20可以包括由分布在靠近掩膜条20两端(夹爪区)的掩膜本体220上的焊点22011形成的焊点区2201，第一掩膜条20A通过第一掩膜条20A中的焊点22011与框架10焊接，第二掩膜条20B通过第二掩膜条20B中的焊点22011与第一掩膜条20A焊接，示例性地，焊点区2201中可以包括两个行沿X方向分布的焊点2201，每行焊点2201由多个沿Y方向离散分布的焊点22011组成。
进一步地，为了避免焊接后在焊接区形成凸起影响掩膜条的平坦度，在本申请的一种实施方式中，框架10与第一掩膜条20A的焊点区2201所对应的焊接区可以为半刻区，示例性地，该焊接区可以为一凹槽。在本申请的另一种实施方式中，第一掩膜条20A与第二掩膜条20B的焊点区2201所对应的焊接区可以也为半刻区，示例性地，该焊接区也可以为一凹槽。
请参照图6，图6示例了掩膜条20的又一种结构示意图，在本实施例中，掩膜条20可以包括第一对位标记201和第二对位标记202，第一掩膜条20A可以通过第一掩膜条20A上的第一对位标记201与框架10对位后焊接，第二掩膜条20B通过第二掩膜条20B上的第二对位标记202与第一掩膜条20A的第一对位标记201对位后焊接，其中，第一对位标记201和第二对位标记202之间的距离等于奇数个像素尺寸。第一对位标记201和第二对位标记202可以为圆形通孔标记，也可以为长条形通孔标记，第一对位标记201和第二对位标记202之间的距离为第一对位标记201和第二对位标记202在图中X方向的距离。通过上述设计的对位标记可以确保焊接时，框架10、第一掩膜条20A、第二掩膜条20B精准对位以保证焊接后得到的掩膜版1具有较高的蒸镀精度。
此外，在上述内容的基础上，本实施例还提供一种显示面板，该显示面板可以包括像素发光层，像素发光层可以采用上述掩膜版蒸镀得到。通过上述掩膜版蒸镀像素发光层得到的显示面板可以做到高分辨率，且相对于采用Micro LED工艺制作成本更低。
本实施例提供的掩膜版及显示面板，掩膜版包括框架以及固定在框架上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条，掩膜条包括掩膜开口以及围绕掩膜开口的掩膜本体，掩膜开口沿掩膜条延伸方向间隔分布。在交叠的两个掩膜条中，掩膜开口与掩膜本体错位排布，掩膜开口未被掩膜本体遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口。在上述结构中，可以形成相比于掩膜开口的尺寸更小的子像素蒸镀开口，如此可以解决直接采用掩膜开口作为子像素蒸镀开口时因掩膜条制作工艺限制而导致无法制作高分辨率显示面板的问题。上述结构可以用于制作高分辨率的显示面板，另外成熟的掩膜版蒸镀工艺相对于Micro LED工艺可以降低高分辨率显示面板的制作成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种掩膜版，其特征在于，包括框架以及固定在所述框架上的至少一组掩膜条，每组掩膜条包括交叠设置的两个掩膜条；
所述掩膜条包括掩膜开口以及围绕所述掩膜开口的掩膜本体；
所述掩膜开口沿所述掩膜条延伸方向间隔分布；
在所述每组掩膜条中，分别位于不同所述掩膜条的所述掩膜开口和所述掩膜本体错位排布，所述掩膜开口未被所述掩膜本体遮挡的区域形成形状和尺寸均相同的子像素蒸镀开口；
每组掩膜条包括交叠设置的第一掩膜条和第二掩膜条；
所述第一掩膜条包括第一掩膜开口和围绕所述第一掩膜开口的第一掩膜本体，所述第二掩膜条包括第二掩膜开口和围绕所述第二掩膜开口的第二掩膜本体，一个所述第一掩膜开口未被所述第二掩膜本体遮挡的区域形成两个子像素蒸镀开口，和/或，一个所述第二掩膜开口未被所述第一掩膜本体遮挡的区域形成两个子像素蒸镀开口。
2.如权利要求1所述的掩膜版，其特征在于，在所述掩膜条的延伸方向，位于相邻所述掩膜开口之间的掩膜本体的长度小于所述掩膜开口的长度。
3.如权利要求2所述的掩膜版，其特征在于，在所述掩膜条的延伸方向，所述掩膜开口的长度等于四个并列排布的子像素的宽度之和，位于相邻所述掩膜开口之间的掩膜本体的长度等于两个并列排布的子像素的宽度之和，其中，三个并列排布的不同子像素组成一个像素。
4.如权利要求3所述的掩膜版，其特征在于，在所述掩膜条的延伸方向，所述掩膜开口的长度小于或等于42.3um，位于相邻所述掩膜开口之间的掩膜本体的长度小于或等于21.15um。
5.如权利要求3所述的掩膜版，其特征在于，在所述掩膜条所在平面内且与所述掩膜条的延伸方向垂直的方向，所述掩膜开口的宽度等于所述子像素的长度。
6.如权利要求5所述的掩膜版，其特征在于，所述每组掩膜条包括与所述框架固定的第一掩膜条以及固定在所述第一掩膜条上的第二掩膜条；
所述第一掩膜条的长边边缘与所述第二掩膜条的长边边缘齐平，其中，所述长边边缘与所述掩膜条的延伸方向平行。
7.如权利要求6所述的掩膜版，其特征在于，在所述掩膜条的延伸方向，所述第一掩膜条和所述第二掩膜条之间错位奇数个像素尺寸后交叠固定。
8.如权利要求7所述的掩膜版，其特征在于，在所述掩膜条的延伸方向，所述第一掩膜条和所述第二掩膜条错位一个像素的宽度后交叠固定。
9.如权利要求6-8中任意一项所述的掩膜版，其特征在于，所述掩膜条包括由分布在靠近所述掩膜条两端的掩膜本体上的焊点形成的焊点区；
所述第一掩膜条通过所述第一掩膜条中的焊点与所述框架焊接；
所述第二掩膜条通过所述第二掩膜条中的焊点与所述第一掩膜条焊接。
10.如权利要求9所述的掩膜版，其特征在于，所述框架与所述第一掩膜条的焊点区所对应的焊接区为半刻区；或，
所述第一掩膜条与所述第二掩膜条的焊点区所对应的焊接区为半刻区。
11.如权利要求10所述的掩膜版，其特征在于，
所述焊接区为一凹槽。
12.如权利要求10所述的掩膜版，其特征在于，所述掩膜条包括第一对位标记和第二对位标记；
所述第一掩膜条通过所述第一掩膜条上的第一对位标记与所述框架对位后焊接；
所述第二掩膜条通过所述第二掩膜条上的第二对位标记与所述第一掩膜条上的第一对位标记对位后焊接；
其中，所述第一对位标记和所述第二对位标记之间的距离等于奇数个像素尺寸。
13.一种显示面板，其特征在于，所述显示面板包括像素发光层，所述像素发光层采用权利要求1-12中任意一项所述的掩膜版蒸镀得到。
CN202211223404.8A 2022-10-08 2022-10-08 掩膜版及显示面板 Active CN115595533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211223404.8A CN115595533B (zh) 2022-10-08 2022-10-08 掩膜版及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211223404.8A CN115595533B (zh) 2022-10-08 2022-10-08 掩膜版及显示面板

Publications (2)

Publication Number Publication Date
CN115595533A CN115595533A (zh) 2023-01-13
CN115595533B true CN115595533B (zh) 2024-08-27

Family

ID=84847515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211223404.8A Active CN115595533B (zh) 2022-10-08 2022-10-08 掩膜版及显示面板

Country Status (1)

Country Link
CN (1) CN115595533B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203451606U (zh) * 2013-08-15 2014-02-26 昆山允升吉光电科技有限公司 一种掩模组件
CN107604314A (zh) * 2017-09-18 2018-01-19 联想(北京)有限公司 一种蒸镀方法以及蒸镀系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671674B1 (ko) * 2005-05-02 2007-01-19 삼성에스디아이 주식회사 정밀도 향상을 위한 마스크 시스템 및 이를 이용한증착방법
CN106191769B (zh) * 2016-07-22 2018-08-03 京东方科技集团股份有限公司 一种掩膜版、基板、显示面板和显示装置
GB2553104B (en) * 2016-08-22 2019-12-11 De La Rue Int Ltd Image arrays for optical devices and methods of manufacture therof
JP6868211B2 (ja) * 2017-01-05 2021-05-12 大日本印刷株式会社 蒸着マスク装置及びその製造方法並びに蒸着マスク装置で用いられるマスク
CN206839498U (zh) * 2017-06-28 2018-01-05 京东方科技集团股份有限公司 一种在交互焊接工艺中使用的辅助治具和焊接固定设备
CN109487206B (zh) * 2018-12-11 2020-08-11 武汉华星光电半导体显示技术有限公司 掩膜版及采用该掩膜版的掩膜装置
CN109722630B (zh) * 2019-01-09 2020-01-14 昆山工研院新型平板显示技术中心有限公司 掩模单元及具有该掩模单元的掩模板组件
KR20200096877A (ko) * 2019-02-06 2020-08-14 다이니폰 인사츠 가부시키가이샤 증착 마스크 장치, 마스크 지지 기구 및 증착 마스크 장치의 제조 방법
CN210856314U (zh) * 2019-06-24 2020-06-26 昆山国显光电有限公司 一种掩膜版
CN210778577U (zh) * 2019-09-27 2020-06-16 福建省晋华集成电路有限公司 半导体器件及其接触垫版图、接触垫结构和掩模板组合
CN111088473B (zh) * 2020-01-02 2022-05-13 京东方科技集团股份有限公司 对位掩膜板、对位机构、对位掩膜板的制备方法
CN111244330A (zh) * 2020-01-15 2020-06-05 武汉华星光电半导体显示技术有限公司 蒸镀方法、蒸镀装置以及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203451606U (zh) * 2013-08-15 2014-02-26 昆山允升吉光电科技有限公司 一种掩模组件
CN107604314A (zh) * 2017-09-18 2018-01-19 联想(北京)有限公司 一种蒸镀方法以及蒸镀系统

Also Published As

Publication number Publication date
CN115595533A (zh) 2023-01-13

Similar Documents

Publication Publication Date Title
US20210366376A1 (en) Pixel arrangement structure for organic light emitting diode display
KR101865215B1 (ko) 픽셀 구조 및 상기 픽셀 구조를 사용한 유기 발광 디스플레이
CN109801944B (zh) 有机发光二极管显示器的像素排列结构
US6946783B2 (en) Shadow mask and flat display fabricated by using the same and method for fabricating the same
CN106773290B (zh) 一种量子点薄膜及其制作方法
CN110828534B (zh) 一种像素排列结构，显示面板及掩膜板组
CN110343999B (zh) 掩模装置及其制造方法、蒸镀方法
US20210151520A9 (en) Pixel display module and mask for manufacturing the pixel display module
CN113015821B (zh) 掩膜装置及其制造方法、蒸镀方法、显示装置
US20210359034A1 (en) Pixel structure and display panel
CN110863176A (zh) 一种掩膜版及其制作方法、显示面板
CN115595533B (zh) 掩膜版及显示面板
EP1378933A2 (en) Shadow mask for fabricating a flat display
CN110634909A (zh) 一种显示基板、显示面板及显示装置
CN109546010A (zh) 用于在基板上制作像素单元的掩膜结构以及掩膜制作方法
CN114761605B (zh) 掩膜板及其制备方法、显示面板及其制备方法、显示装置
KR102710098B1 (ko) 엘이디 디스플레이 모듈 조립체
CN111864123B (zh) 显示面板、掩膜板组以及显示装置
CN109817685B (zh) Oled像素结构及显示装置
CN111261689A (zh) 一种oled显示面板及oled显示装置
JPH0359930A (ja) カラー受像管
CN115863506B (zh) 发光器件、显示基板及显示装置
CN110600492A (zh) 集中发光元件的显示器
CN215799839U (zh) 一种掩膜板
US20230056073A1 (en) Optical device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant