发明内容
本揭示内容提出一种画素电路及其操作方法,改善先前技术的问题。
在本揭示内容的一或多个实施例中,本揭示内容所提出的具有波宽补偿的画素电路,此画素电路包含脉冲宽度调变电路以及脉冲振幅调变电路,脉冲振幅调变电路电性连接脉冲宽度调变电路。脉冲宽度调变电路包含P型波宽补偿电晶体以及第一P型控制电晶体,第一P型控制电晶体电性连接P型波宽补偿电晶体。脉冲振幅调变电路包含第二P型控制电晶体、第一电容器、P型驱动电晶体以及发光组件,第二P型控制电晶体电性连接第一P型控制电晶体,第一电容器电性连接第二P型控制电晶体,P型驱动电晶体电性连接第一电容器,发光组件电性连接P型驱动电晶体。
在本揭示内容的一或多个实施例中,第一P型控制电晶体包含控制端,P型波宽补偿电晶体包含第一端、第二端以及控制端,P型波宽补偿电晶体的第一端电性连接第一P型控制电晶体的控制端,P型波宽补偿电晶体的第二端接收扫描电压,P型波宽补偿电晶体的控制端接收发光讯号。
在本揭示内容的一或多个实施例中,第一P型控制电晶体包含控制端,脉冲宽度调变电路包含数据写入电晶体,数据写入电晶体包含第一端、第二端以及控制端。数据写入电晶体的第一端电性连接第一P型控制电晶体的控制端,数据写入电晶体的第二端接收数据电压,数据写入电晶体的控制端接收控制讯号。
在本揭示内容的一或多个实施例中,第一P型控制电晶体包含第一端、第二端以及控制端,脉冲宽度调变电路包含第一P型重置电晶体以及第二P型重置电晶体。第一P型重置电晶体包含第一端、第二端以及控制端,第一P型重置电晶体的第一端电性连接第一P型控制电晶体的第一端,第一P型重置电晶体的第二端电性连接第一P型控制电晶体的控制端,第一P型重置电晶体的控制端接收控制讯号。第二P型重置电晶体包含第一端、第二端以及控制端,第二P型重置电晶体的第一端电性连接第一P型控制电晶体的第二端,第二P型重置电晶体的第二端接收一参考电压,第二P型重置电晶体的控制端接收控制讯号。
在本揭示内容的一或多个实施例中,第一P型控制电晶体包含第一端、第二P型控制电晶体包含一控制端,脉冲宽度调变电路包含P型重置电晶体。P型重置电晶体包含第一端、第二端以及控制端,P型重置电晶体的第一端电性连接第一P型控制电晶体的第一端以及第二P型控制电晶体的控制端,P型重置电晶体的第二端接收参考电压,P型重置电晶体的控制端接收反相发光讯号。
在本揭示内容的一或多个实施例中,第二P型控制电晶体包含第一端、第二端以及控制端,第二P型控制电晶体的第二端接收驱动电压。脉冲振幅调变电路包含P型重置电晶体,P型重置电晶体包含第一端、第二端以及控制端,P型重置电晶体的第一端电性连接第二P型控制电晶体的第一端,P型重置电晶体的第二端接收参考电压,P型重置电晶体的控制端接收反相发光讯号。
在本揭示内容的一或多个实施例中,第二P型控制电晶体包含第一端,脉冲振幅调变电路包含第二电容器。第二电容器与第一电容器串接,第二电容器的一端电性连接第二P型控制电晶体的第一端以及第一电容器,第二电容器的另一端接收参考电压。
在本揭示内容的一或多个实施例中,P型驱动电晶体包含第一端、第二端以及控制端,发光组件包含阳极以及阴极,发光组件的阳极接收第一工作电压,发光组件的阴极电性连接P型驱动电晶体的第二端,P型驱动电晶体的第一端接收第二工作电压,P型驱动电晶体的控制端电性连接第一电容器,第一工作电压高于第二工作电压。
在本揭示内容的一或多个实施例中,脉冲振幅调变电路包含P型开关电晶体。P型开关电晶体包含第一端、第二端以及控制端,P型开关电晶体的第一端电性连接P型驱动电晶体的控制端,P型开关电晶体的第二端接收第一工作电压,P型开关电晶体的控制端接收控制讯号。
在本揭示内容的一或多个实施例中,脉冲振幅调变电路包含P型临界电压补偿电晶体以及P型开关电晶体。P型临界电压补偿电晶体包含第一端、第二端以及控制端,P型开关电晶体的第二端以及控制端接收参考电压。P型开关电晶体包含第一端、第二端以及控制端,P型开关电晶体的第一端电性连接第一电容器,P型开关电晶体的第二端电性连接P型临界电压补偿电晶体的第一端,P型开关电晶体的控制端接收控制讯号。
在本揭示内容的一或多个实施例中,本揭示内容所提出的具有波宽补偿的画素电路,此画素电路包含脉冲宽度调变电路以及脉冲振幅调变电路,脉冲振幅调变电路电性连接脉冲宽度调变电路。脉冲宽度调变电路包含P型波宽补偿电晶体以及第一P型控制电晶体,第一P型控制电晶体电性连接P型波宽补偿电晶体。脉冲振幅调变电路包含第二P型控制电晶体以及P型驱动电晶体,P型驱动电晶体电性连接一发光组件,第二P型控制电晶体电性连接第一P型控制电晶体,第二P型控制电晶体通过电容器电性连接P型驱动电晶体。于发光区间,P型波宽补偿电晶体导通,使第一P型控制电晶体导通以导通第二P型控制电晶体,从而导通P型驱动电晶体以驱动发光组件发光。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含第一P型重置电晶体、第二P型重置电晶体以及第三P型重置电晶体,脉冲振幅调变电路包含第四P型重置电晶体以及P型开关电晶体,第一P型控制电晶体包含第一端、第二端以及控制端,第一P型控制电晶体的第一端电性连接第一、第三P型重置电晶体,第一P型控制电晶体的第二端电性连接第二P型重置电晶体,第一P型控制电晶体的控制端电性连接于P型波宽补偿电晶体与第一P型重置电晶体之间,第四P型重置电晶体电性连接第二P型控制电晶体,P型开关电晶体电性连接P型驱动电晶体以及发光组件,于一重置区间,P型波宽补偿电晶体受发光讯号的禁能位准而关断,第三、第四P型重置电晶体受反相发光讯号的致能位准而导通,第一、第二P型重置电晶体以及P型开关电晶体受一控制讯号的致能位准而导通,使P型驱动电晶体关断。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含数据写入电晶体,脉冲振幅调变电路包含P型临界电压补偿电晶体以及P型开关电晶体,第一P型控制电晶体包含控制端,第一P型控制电晶体的控制端电性连接P型波宽补偿电晶体以及数据写入电晶体,P型开关电晶体通过节点电性连接P型驱动电晶体以及电容器,P型临界电压补偿电晶体电性连接P型开关电晶体,P型临界电压补偿电晶体接收参考电压,于补偿与数据写入区间,P型波宽补偿电晶体受发光讯号的禁能位准而关断,数据写入电晶体与P型开关电晶体受控制讯号的致能位准而导通,使数据写入电晶体将数据电压写入至第一P型控制电晶体的控制端,P型临界电压补偿电晶体将节点放电到参考电压加上P型临界电压补偿电晶体的临界电压。
在本揭示内容的一或多个实施例中,第一P型控制电晶体更包含第一端,第二P型控制电晶体包含第一端、一第二端以及控制端,P型驱动电晶体包含控制端,第一P型控制电晶体的控制端电性连接数据写入电晶体,第一P型控制电晶体的第一端电性连接第二P型控制电晶体的控制端,第二P型控制电晶体的第一端通过电容器电性连接P型驱动电晶体的控制端,于发光区间,P型波宽补偿电晶体受一发光讯号的一致能位准而导通,当数据电压大于P型波宽补偿电晶体所接收的锯齿波电压时,使第一P型控制电晶体导通以导通第二P型控制电晶体,第二P型控制电晶体的第二端接收具有致能位准的驱动电压,使P型驱动电晶体导通以驱动发光组件发光。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含P型重置电晶体,脉冲振幅调变电路包含P型重置电晶体,脉冲宽度调变电路的P型重置电晶体电性连接第一P型控制电晶体,脉冲振幅调变电路的P型重置电晶体电性连接第二P型控制电晶体,于关闭区间,P型波宽补偿电晶体受发光讯号的禁能位准而关断,脉冲宽度调变电路的P型重置电晶体以及脉冲振幅调变电路的P型重置电晶体受反相发光讯号的致能位准而导通。
在本揭示内容的一或多个实施例中,本揭示内容提出画素电路的操作方法,画素电路包含脉冲宽度调变电路以及脉冲振幅调变电路,脉冲宽度调变电路包含P型波宽补偿电晶体以及第一P型控制电晶体,脉冲振幅调变电路包含P型驱动电晶体以及第二P型控制电晶体,操作方法包含:于发光区间,导通P型波宽补偿电晶体,使第一P型控制电晶体导通以导通第二P型控制电晶体,从而导通P型驱动电晶体;当P型驱动电晶体导通时,通过P型驱动电晶体以驱动发光组件发光。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含第一P型重置电晶体、第二P型重置电晶体以及第三P型重置电晶体,脉冲振幅调变电路包含第四P型重置电晶体以及P型开关电晶体,操作方法更包含:于重置区间,提供具有禁能位准的发光讯号给P型波宽补偿电晶体,使P型波宽补偿电晶体关断;于重置区间,提供具有致能位准的反相发光讯号给第三、第四P型重置电晶体,使第三、第四P型重置电晶体导通;于重置区间,提供具有致能位准的控制讯号给第一、第二P型重置电晶体以及P型开关电晶体,使第一、第二P型重置电晶体以及P型开关电晶体导通,从而使P型驱动电晶体关断。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含数据写入电晶体,脉冲振幅调变电路包含P型临界电压补偿电晶体以及P型开关电晶体,操作方法更包含:于补偿与数据写入区间,提供具有禁能位准的发光讯号给P型波宽补偿电晶体,使P型波宽补偿电晶体关断;于补偿与数据写入区间,提供具有致能位准的控制讯号给数据写入电晶体,使数据写入电晶体导通以将数据电压写入至第一P型控制电晶体的控制端;于补偿与数据写入区间,提供具有致能位准的控制讯号给P型开关电晶体,使P型开关电晶体导通,P型临界电压补偿电晶体将节点放电到参考电压加上P型临界电压补偿电晶体的临界电压。
在本揭示内容的一或多个实施例中,操作方法更包含:于发光区间,提供具有致能位准的发光讯号给P型波宽补偿电晶体,使P型波宽补偿电晶体导通;于发光区间,当数据电压大于P型波宽补偿电晶体所接收的锯齿波电压时,导通第一P型控制电晶体以进而导通第二P型控制电晶体,并提供具有致能位准的驱动电压给第二P型控制电晶体,使P型驱动电晶体导通得以驱动发光组件发光。
在本揭示内容的一或多个实施例中,脉冲宽度调变电路包含P型重置电晶体以电性连接第一P型控制电晶体,脉冲振幅调变电路包含P型重置电晶体以电性连接第二P型控制电晶体,操作方法更包含:于关闭区间,提供具有禁能位准的发光讯号给P型波宽补偿电晶体,使P型波宽补偿电晶体关断;于关闭区间,提供具有致能位准的反相发光讯号给脉冲宽度调变电路的P型重置电晶体以及脉冲振幅调变电路的P型重置电晶体,使脉冲宽度调变电路的P型重置电晶体以及脉冲振幅调变电路的P型重置电晶体导通。
综上所述,本揭示内容之技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案,可达到相当的技术进步,并具有产业上的广泛利用价值。具体而言,本揭示内容的画素电路及其操作方法,搭配全P型电晶体(如:低温多晶硅薄膜电晶体)能达到省成本等优势之外也可以避免因为尺寸过大造成驱动能力不足的问题。
以下将以实施方式对上述之说明作详细的描述,并对本揭示内容之技术方案提供更进一步的解释。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备,下文针对了本发明的实施态样与具体实施例提出了说明性的描述;但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例,在有益的情形下可相互组合或取代,也可在一实施例中附加其他的实施例,而无须进一步的记载或说明。
在以下描述中,将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而,可在无此等特定细节之情况下实践本发明之实施例。在其他情况下,为简化附图,熟知的结构与装置仅示意性地绘示于附图中。
为了使本揭示内容之叙述更加详尽与完备,可参照所附之附图及以下所述各种实施例,附图中相同之号码代表相同或相似之组件。另一方面,众所周知的组件与步骤并未描述于实施例中,以避免对本揭示内容造成不必要的限制。
关于本文中所使用之用词,除有特别注明外,通常具有每个用词使用在此领域中、在本案之内容中与特殊内容中的平常意义。某些用以描述本案之用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本案之描述上额外的引导。
于实施方式与申请专利范围中,除非内文中对于冠词有所特别限定,否则『一』与『该』可泛指单一个或复数个。
本文中所使用之『约』、『大约』或『大致』系用以修饰任何可些微变化的数量,但这种些微变化并不会改变其本质。于实施方式中若无特别说明,则代表以『约』、『大约』或『大致』所修饰之数值的误差范围一般是容许在百分之二十以内,较佳地是于百分之十以内,而更佳地则是于百分之五以内。
至于本文中所使用之『包含』、『包括』、『具有』及相似词汇,皆认定为开放式连接词。例如,『包含』表示组件、成分或步骤之组合中不排除权利要求未记载的组件、成分或步骤。
请参照图1,本揭示内容之技术态样是一种画素电路100,其可适用于微型发光二极管显示器,或是广泛地运用在相关之技术环节。值得一提的是,本揭示内容之画素电路100能够有效提升驱动能力。因此,本技术态样之画素电路100可达到相当的技术进步,并具有产业上的广泛利用价值。以下将搭配图1来说明画素电路100之具体实施方式。
应了解到,画素电路100的多种实施方式搭配图1进行描述。于以下描述中,为了便于解释,进一步设定许多特定细节以提供一或多个实施方式的全面性阐述。然而,本揭示内容可以在没有这些特定细节的情况下实施。于其他举例中,为了有效描述这些实施方式,已知结构与装置以方块图形式显示。此处使用的「举例而言」的用语,以表示「作为例子、实例或例证」的意思。此处描述的作为「举例而言」的任何实施例,无须解读为较佳或优于其他实施例。
图1是依照本揭示内容一些实施例之一种具有波宽补偿的画素电路100的方块图。如图1所示,画素电路100可至少包含脉冲宽度调变电路120以及脉冲振幅调变电路110。在架构上,脉冲振幅调变电路110电性连接脉冲宽度调变电路120。于使用时,脉冲振幅调变电路110的操作可以补偿其中P型驱动电晶体T1临界电压的变化来稳定驱动发光组件111的电流,并且脉冲宽度调变电路120的操作让发光组件111在工作状态时维持在最佳亮度,从而最大限度的降低电路的功耗。
如图1所示,在本揭示内容的一或多个实施例中,脉冲宽度调变电路120至少包含P型波宽补偿电晶体T11以及第一P型控制电晶体T12。在架构上,第一P型控制电晶体T12电性连接P型波宽补偿电晶体T11。脉冲振幅调变电路包含第二P型控制电晶体T5以及P型驱动电晶体T1。在架构上,P型驱动电晶体T1电性连接发光组件111,第二P型控制电晶体T5电性连接第一P型控制电晶体T1,第二P型控制电晶体T5通过第一电容器C1电性连接P型驱动电晶体T1。如此,画素电路100搭配全P型电晶体(如:低温多晶硅薄膜电晶体)能达到省成本等优势之外也可以避免因为尺寸过大造成驱动能力不足的问题。于一控制实验中,若未采全P型的电晶体的电路架构,使用在微型发光二极管的超高分辨率的面板应用上,会导致尺寸过大,造成驱动能力不足的缺点。
通过上述全P型电晶体的架构,于发光区间,P型波宽补偿电晶体T11导通,使第一P型控制电晶体T12导通以导通第二P型控制电晶体T5,从而导通P型驱动电晶体T1以驱动发光组件111发光。
如图1所示,在本揭示内容的一或多个实施例中,脉冲宽度调变电路120包含第一P型重置电晶体T8、第二P型重置电晶体T9以及第三P型重置电晶体T6,脉冲振幅调变电路110包含第四P型重置电晶体T7以及P型开关电晶体T3。
在架构上,第一P型控制电晶体T12的第一端电性连接第一、第三P型重置电晶体T8、T6,第一P型控制电晶体T12的第二端电性连接第二P型重置电晶体T9,第一P型控制电晶体T12的控制端电性连接于P型波宽补偿电晶体T11与第一P型重置电晶体T8之间,第四P型重置电晶体T7电性连接第二P型控制电晶体T5,P型开关电晶体T3电性连接P型驱动电晶体T1以及发光组件111。
通过上述全P型电晶体的架构,于重置区间,P型波宽补偿电晶体T11受发光讯号EM的禁能位准而关断,第三、第四P型重置电晶体T6、T7受反相发光讯号EMB的致能位准而导通,第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3受控制讯号S1的致能位准而导通,使P型驱动电晶体T1关断;具体而言,节点A的电压约为第一工作电压VDD,把P型驱动电晶体T1关断。
如图1所示,在本揭示内容的一或多个实施例中,脉冲宽度调变电路120包含数据写入电晶体T10,脉冲振幅调变电路110包含P型临界电压补偿电晶体T2以及P型开关电晶体T4。
在架构上,第一P型控制电晶体T12的控制端电性连接P型波宽补偿电晶体T11以及数据写入电晶体T10,P型开关电晶体T4通过节点A电性连接P型驱动电晶体T1以及第一电容器C1,P型临界电压补偿电晶体T2电性连接P型开关电晶体T4,P型临界电压补偿电晶体T2接收参考电压Vref1。
通过上述全P型电晶体的架构,在上述重置区间之后,于补偿与资料写入区间,P型波宽补偿电晶体T11受发光讯号的禁能位准而关断,数据写入电晶体持T6与P型开关电晶体T4受控制讯号S2的致能位准而导通,使资料写入电晶体T10将数据电压Vdata写入至第一P型控制电晶体T12的控制端,P型临界电压补偿电晶体T2将节点A放电到参考电压加上P型临界电压补偿电晶体T2的临界电压,但是P型驱动电晶体T1的源级至闸级间的电压小于P型驱动电晶体T1的临界电压,第一P型控制电晶体T12的源级至闸级间的电压小于第一P型控制电晶体T12的临界电压,此时P型驱动电晶体T1、第一P型控制电晶体T12还未导通。
如图1所示,在本揭示内容的一或多个实施例中,在架构上,第一P型控制电晶体T12的控制端电性连接数据写入电晶体T10,第一P型控制电晶体T12的第一端电性连接第二P型控制电晶体T5的控制端,第二P型控制电晶体T5的第一端通过第一电容器C1电性连接P型驱动电晶体T1的控制端。
通过上述全P型电晶体的架构,在上述补偿与资料写入区间之后,于发光区间,P型波宽补偿电晶体T11受发光讯号EM的致能位准而导通,当数据电压Vdata大于P型波宽补偿电晶体T11所接收的扫描电压Vsweep(如:锯齿波电压)时,使第一P型控制电晶体T12导通以导通第二P型控制电晶体T5,第二P型控制电晶体T5的第二端接收具有致能位准的驱动电压V5,使P型驱动电晶体T1导通以驱动发光组件111发光。
接下来,在上述发光区间之后,于关闭区间,P型波宽补偿电晶体T11受发光讯号的禁能位准而关断,第三P型重置电晶体T6以及第四P型重置电晶体T7受反相发光讯号的致能位准而导通。藉此,P型驱动电晶体T1关断。
关于脉冲宽度调变电路120的整体电路架构方面,如图1所示,在本揭示内容的一或多个实施例中,P型波宽补偿电晶体T11、资料写入电晶体T10以及第一P型重置电晶体T8通过节点D电性连接第一P型控制电晶体T12,第三P型重置电晶体T6以及第一P型重置电晶体T8通过节点C电性连接第一P型控制电晶体T12,第二P型重置电晶体T9通过节点E电性连接第一P型控制电晶体T12。另一方面,于其他实施例中,脉冲宽度调变电路120的整体电路架构亦可视实际应用弹性调整之。
具体而言,关于P型波宽补偿电晶体T11的连接结构,如图1所示,在本揭示内容的一或多个实施例中,P型波宽补偿电晶体T11的第一端电性连接第一P型控制电晶体T12的控制端,P型波宽补偿电晶体T11的第二端接收扫描电压Vsweep,P型波宽补偿电晶体T11的控制端接收发光讯号EM。
具体而言,关于数据写入电晶体T10的连接结构,如图1所示,在本揭示内容的一或多个实施例中,数据写入电晶体T10的第一端电性连接第一P型控制电晶体T11的控制端,数据写入电晶体T10的第二端接收数据电压Vdata,数据写入电晶体T10的控制端接收控制讯号S2。
具体而言,关于第一、第二P型重置电晶体T8、T9的连接结构,如图1所示,在本揭示内容的一或多个实施例中,第一P型重置电晶体T8的第一端电性连接第一P型控制电晶体T12的第一端,第一P型重置电晶体T8的第二端电性连接第一P型控制电晶体T12的控制端,第一P型重置电晶体T8的控制端接收控制讯号S1。第二P型重置电晶体T9的第一端电性连接第一P型控制电晶体T8的第二端,第二P型重置电晶体T9的第二端接收参考电压Vref9(如:约3V),第二P型重置电晶体T9的控制端接收控制讯号S1。于其他实施例中,第一、第二P型重置电晶体T8、T9可改用其他类型电晶体取代,但不以此为限。
具体而言,关于第三P型重置电晶体T6的连接结构,第三P型重置电晶体T6的第一端电性连接第一P型控制电晶体T12的第一端以及第二P型控制电晶体T5的控制端,第三P型重置电晶体T6的第二端接收参考电压Vref6(如:约7V),第三P型重置电晶体T6的控制端接收反相发光讯号EMB。
关于脉冲振幅调变电路110的整体电路架构方面,如图1所示,在本揭示内容的一或多个实施例中,第四P型重置电晶体T7、第一电容器C1以及第二电容器C2通过节点B电性连接第二P型控制电晶体T5,P型开关电晶体T4以及第一电容器C1可通过节点A电性连接P型开关电晶体T3以及P型驱动电晶体T1,P型驱动电晶体T1电性连接发光组件111,P型临界电压补偿电晶体T2电性连接P型开关电晶体T4。实作上,举例而言,P型临界电压补偿电晶体T2的组件规格与P型驱动电晶体T1的组件规格可相同,但不以此为限。于使用时,P型临界电压补偿电晶体T2的临界电压用于补偿P型驱动电晶体T1的临界电压,避免因P型驱动电晶体T1的临界电压变动而影响发光组件111的电流。另一方面,于其他实施例中,脉冲振幅调变电路110的整体电路架构亦可视实际应用弹性调整之。
具体而言,关于第四P型重置电晶体T7的连接结构,如图1所示,在本揭示内容的一或多个实施例中,第四P型重置电晶体T7的第一端电性连接第二P型控制电晶体T5的第一端,第四P型重置电晶体T7的第二端接收参考电压Vref7(如:约7V),第四P型重置电晶体T7的控制端接收反相发光讯号EMB。
具体而言,关于第一、第二电容器C1、C2的连接结构,如图1所示,在本揭示内容的一或多个实施例中,第二电容器C2与第一电容器C1串接,第二电容器C2的一端电性连接第二P型控制电晶体T5的第一端以及第一电容器C1,第二电容器C2的另一端接收参考电压Vref7(如:约3V)。
具体而言,关于P型驱动电晶T1的连接结构,如图1所示,在本揭示内容的一或多个实施例中,发光组件111的阳极接收第一工作电压VDD,发光组件111的阴极电性连接P型驱动电晶体T1的第二端,P型驱动电晶体T1的第一端接收第二工作电压VSS,P型驱动电晶体T1的控制端电性连接第一电容器C1,第一工作电压VDD(如:约8V)高于第二工作电压VSS(如:约1V)。
具体而言,关于P型开关电晶体T3的连接结构,如图1所示,在本揭示内容的一或多个实施例中,P型开关电晶体T3的第一端电性连接P型驱动电晶体T1的控制端,P型开关电晶体T3的第二端接收第一工作电压VDD,P型开关电晶体T3的控制端接收控制讯号S1。
具体而言,关于P型临界电压补偿电晶体T2以及P型开关电晶体T4的连接结构,如图1所示,在本揭示内容的一或多个实施例中,P型开关电晶体T2的第二端以及控制端接收参考电压Vref1(如:约6.8V)。P型开关电晶体T4的第一端电性连接第一电容器C1,P型开关电晶体T4的第二端电性连接P型临界电压补偿电晶体T2的第一端,P型开关电晶体T4的控制端接收控制讯号S2。
综合以上,举例而言,参考电压Vref1可约为6.8V,参考电压Vref2与参考电压Vref9相同可约为3V,参考电压Vref6与参考电压Vref7相同可约为3V,但不以此为限,实务上,可视实际应用,弹性调整各参考电压Vref1、Vref2、Vref6、Vref7、Vref9的数值,以调整输出或切换时间。
为了对上述画素电路100的操作方法做更进一步的阐述,请同时参照第1、2图,图2是依照本发明一实施例之一种画素电路100的操作方法的时序图。如图2所示,操作方法包含重置区间T01、补偿与资料写入区间T02、发光区间T03以及关闭区间T04。在本揭示内容的一或多个实施例中,致能位准约为-3V,禁能位准约为15V,但不以此为限。
于重置区间T01,提供具有禁能位准的发光讯号EM给P型波宽补偿电晶体T11,使P型波宽补偿电晶体T11关断,提供具有致能位准的反相发光讯号EMB给第三、第四P型重置电晶体T6、T7,使第三、第四P型重置电晶体T6、T7导通,提供具有致能位准的控制讯号S1给第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3,使第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3导通,从而使P型驱动电晶体T1关断,提供具有禁能位准的控制讯号S2给数据写入电晶体T10以及P型开关电晶体T4,使数据写入电晶体T10以及P型开关电晶体T4关断。此时,第一、第二P型控制电晶体T12、T5关断,P型临界电压补偿电晶体T2导通。
于补偿与数据写入区间T02,提供具有禁能位准的发光讯号EM给P型波宽补偿电晶体T11,使P型波宽补偿电晶体T11关断,提供具有致能位准的控制讯号S2给数据写入电晶体T10,使资料写入电晶体T10导通以将数据电压Vdata写入至第一P型控制电晶体T12的控制端,但第一P型控制电晶体T12的源级至闸级间的电压小于第一P型控制电晶体T12的临界电压,此时第一P型控制电晶体T12还未导通,提供具有致能位准的控制讯号S2给P型开关电晶体T4,使P型开关电晶体T4导通,P型临界电压补偿电晶体T2将节点A放电到参考电压Vref1加上P型临界电压补偿电晶体T2的临界电压,但P型驱动电晶体T1的源级至闸级间的电压小于P型驱动电晶体T1的临界电压,P型驱动电晶体T1还未导通。另外,提供具有致能位准的反相发光讯号EMB给第三、第四P型重置电晶体T6、T7,使第三、第四P型重置电晶体T6、T7导通,提供具有禁能位准的控制讯号S1给第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3,使第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3关断。
于发光区间T03,提供具有致能位准的发光讯号EM给P型波宽补偿电晶体T11,使P型波宽补偿电晶体T11导通,当数据电压Vdata大于P型波宽补偿电晶体T11所接收的扫描电压Vsweep(如:锯齿波电压)时,导通第一P型控制电晶体T12以进而导通第二P型控制电晶体T5,并提供具有致能位准的驱动电压V5给第二P型控制电晶体T5,使P型驱动电晶体T1导通得以驱动发光组件111发光。实作上,举例而言,上述锯齿波电压可以于发光区间T03内由禁能位准线性下降至致能位准,但不以此为限。
具体而言,当数据电压Vdata大于扫描电压Vsweep时,第一P型控制电晶体T12导通,把节点C点的电压准位拉低,此时驱动电压V5在致能位准(即,低准位),第二P型控制电晶体T5源级至闸级间的电压大于第二P型控制电晶体T5的临界电压,第二P型控制电晶体T5导通把节点A电压拉低,使P型驱动电晶体T1导通。
另外,提供具有禁能位准的反相发光讯号EMB给第三、第四P型重置电晶体T6、T7,使第三、第四P型重置电晶体T6、T7关断,提供具有禁能位准的控制讯号S1给第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3,使第一、第二P型重置电晶体T8、T9以及P型开关电晶体T3关断,提供具有禁能位准的控制讯号S2给数据写入电晶体T10以及P型开关电晶体T4,使数据写入电晶体T10以及P型开关电晶体T4关断。
如此,于发光区间T03,导通P型波宽补偿电晶体T11,使第一P型控制电晶体P12导通以导通第二P型控制电晶体T5,从而导通P型驱动电晶体T1;当P型驱动电晶体T1导通时,通过P型驱动电晶体T1以驱动发光组件111发光。通过发光组件111的电流满足下列关系式:
ILED=1/2k〔(VGS-VTH)〕^2=1/2k〔(Vref1+Vth_T2+V5-Vref7-VSS-Vth_T1)〕^2=1/2k〔(Vref1+V5-Vref7-VSS)〕^2,其中k为参数(如:μCoxW/L),ILED为通过发光组件111的电流,Vth_T2为P型临界电压补偿电晶体T2的临界电压,Vth_T1为P型驱动电晶体T2的临界电压,Vth_T2用于补偿Vth_T1。
于关闭区间T04,提供具有禁能位准的发光讯号EM给P型波宽补偿电晶体T11,使P型波宽补偿电晶体关断T11,提供具有致能位准的反相发光讯号EMB给第三P型重置电晶体T6以及第四P型重置电晶体T7,使第三P型重置电晶体T6以及第四P型重置电晶体T7导通。其余讯号皆在禁能位准,此时,P型驱动电晶体T1关断。
为了对画素电路100电流的波形做具体阐述,参照图1~5,图3、图4、图5是依照本揭示内容一些实施例之电流的波形图。
如图3、图4、图5所示,于一实验例中,仿真以第一工作电压VDD直流8V、第二工作电压VSS直流1V,讯号S1、S2、EM、EMB交流讯号高电压15V、低电压-3V。仿真利用不同数据电压测试,检查通过发光组件111的电流的波宽是否有成功变化。模拟将呈现在常温下之波形结果。图3所示ILED=15.7uA,波宽约为176us。图4所示ILED=15.7uA,波宽约为153us。图5所示ILED=15.7uA,波宽约为86us。由仿真结果可知,利用不同数据电压测试,波宽有成功变化,因此,画素电路100实现波宽补偿功能。
综上所述,本揭示内容之技术方案与现有技术相比具有明显的优点和有益效果。通过上述技术方案,可达到相当的技术进步,并具有产业上的广泛利用价值。具体而言,本揭示内容的画素电路100及其操作方法,搭配全P型电晶体(如:低温多晶硅薄膜电晶体)能达到省成本等优势之外也可以避免因为尺寸过大造成驱动能力不足的问题。
虽然本揭示内容已以实施方式揭露如上,然其并非用以限定本揭示内容,任何熟习此技艺者,在不脱离本揭示内容之精神和范围内,当可作各种之更动与润饰,因此本揭示内容之保护范围当视后附之申请专利范围所界定者为准。