CN115547970A - 硅基氮化镓高压产品框架及基于其的封装结构和封装方法 - Google Patents

硅基氮化镓高压产品框架及基于其的封装结构和封装方法 Download PDF

Info

Publication number
CN115547970A
CN115547970A CN202211242503.0A CN202211242503A CN115547970A CN 115547970 A CN115547970 A CN 115547970A CN 202211242503 A CN202211242503 A CN 202211242503A CN 115547970 A CN115547970 A CN 115547970A
Authority
CN
China
Prior art keywords
frame
chip
gallium nitride
silicon
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211242503.0A
Other languages
English (en)
Inventor
王艳荣
李万霞
吕海兰
郭小伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN202211242503.0A priority Critical patent/CN115547970A/zh
Publication of CN115547970A publication Critical patent/CN115547970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了硅基氮化镓高压产品框架及基于其的封装结构和封装方法，该硅基氮化镓高压产品框架包括框架，框架上的芯片放置区放置有若干个芯片，框架上的非芯片放置区设置高可靠性结构，框架上的打线位置进行电镀处理，非打线位置不电镀。本发明中，在框架结构设计、Wafer晶圆厚度减薄设计、粘片胶类型选择等方面进行创新：在进行框架结构设计时，仅在框架引脚及框架基岛上需要打线的位置进行电镀，非打线位置不做电镀处理，在非芯片放置区增加高可靠性结构设计，提高产品的可靠性，在封装时，增加Wafer晶圆减薄厚度，避免在加工过程中出现Wafer表面有裂纹，引入高导热的粘片胶，满足GaN‑on‑Si产品对高功率的需求。

Description

硅基氮化镓高压产品框架及基于其的封装结构和封装方法
技术领域
本发明属于半导体芯片封装技术领域，具体涉及硅基氮化镓高压产品框架及基于其的封装结构和封装方法。
背景技术
近年来，半导体行业发展迅速，氮化镓(GaN)作为第三代半导体材料，具有耐高温、耐高压、高频率、大功率等优异的物理特性，在提高能效、系统小型化、提高耐压等方面给产业应用带来巨大的系统优势，应用前景非常广阔。随着规模化生产技术的成熟，GaN将成为未来功率半导体的主流，并将在消费电子、数据中心、5G基站、新能源车等多个领域大放光彩。
在半导体领域，功率半导体器件在功率与能源的分配和管理上至关重要，功率半导体器件自身性能的提高是推动功率系统在功率密度、功率效率、工作频率、可靠性等多方面性能提高的源动力。硅基氮化镓(GaN-on-Si)材料的本身特性决定了功率半导体器件具有击穿电压高、导通电流密度大、输出功率密度高、工作频率高、开关恢复特性好、功率效率高及高温工作特性优良等优点。随着对高速、高温、高压和大功率半导体的需求不断增长，GaN-on-Si产品的应用越来越广泛。但是，GaN-on-Si材质较脆，在封装过程中芯片表面容易出现裂纹，并且GaN-on-Si产品对可靠性的需求非常高，GaN-on-Si产品的热导率高，对粘片胶的热导率要求也非常高，限制了GaN-on-Si的进一步发展。
发明内容
为解决现有技术中存在的技术问题，本发明的目的在于提供硅基氮化镓高压产品框架及基于其的封装结构和封装方法。
为实现上述目的，达到上述技术效果，本发明采用的技术方案为：
一种硅基氮化镓高压产品框架，包括框架，所述框架上的芯片放置区放置有若干个芯片，所述框架上的非芯片放置区设置有高可靠性结构，所述框架上的打线位置进行电镀处理，非打线位置不电镀。
所述芯片通过粘片胶粘接于框架上，所述粘片胶的热导率≥75W/mK。
所述框架上的芯片的边缘设置有防溢胶槽，所述防溢胶槽的宽度≥0.10mm。
所述高可靠性结构包括设置于框架正面的若干个正面通孔、设置于框架引脚根部的若干个正面凹坑、设置于框架上基岛边缘的锯齿以及设置于框架正面的若干个正面半蚀刻凹坑。
所述正面通孔的尺寸不小于框架的厚度，所述正面凹坑的直径≥0.10mm，所述正面凹坑呈圆形、椭圆形或方形结构，所述锯齿的半径≥0.075mm。
一种封装结构，包括如上所述的硅基氮化镓高压产品框架，所述框架上通过不同或相同类型的粘片胶粘接有若干个芯片，所述框架和芯片被塑封于塑封体内，所述芯片之间设计防溢胶槽，所述芯片与框架之间以及芯片与芯片之间通过WB线进行电连接。
一种封装方法，包括以下步骤：
1)框架设计
在框架上的非芯片放置区进行高可靠性结构设计；
对框架上的打线位置进行电镀处理，非打线位置不电镀；
2)Wafer晶圆减薄
3)上芯
将若干个芯片通过粘片胶粘接于框架的芯片放置区；
4)压焊
在芯片与芯片之间以及芯片与框架之间通过压焊打线实现电性连接；
5)塑封及切割
将完成打线的产品进行塑封，最后进行分离切割得到单颗产品。
步骤1)中，在框架上的非芯片放置区进行高可靠性结构设计的步骤包括：
在框架正面设计有若干个正面通孔，正面通孔的尺寸不小于框架的厚度；
在框架的引脚根部设计若干个正面凹坑，正面凹坑的直径≥0.10mm，正面凹坑呈圆形、椭圆形或方形结构；
在框架的基岛边缘增加锯齿，锯齿的半径≥0.075mm；
在框架上的芯片的边缘设计防溢胶槽，防溢胶槽的宽度≥0.10mm；
在框架正面上设计若干个正面半蚀刻凹坑；
在框架设计时，将信号相同的多个引脚进行合并设计，满足打线数量的需求；
在框架设计时，根据产品的工作电压，设计爬电距离K，满足产品应用在高压领域中。
步骤2)中，所述Wafer晶圆厚度≥300μm。
步骤3)中，将若干个芯片通过粘片胶粘接于框架的芯片放置区的步骤包括：
根据高压产品具有高导热的需求，选择热导率≥75W/mK的粘片胶；
在框架上多处布置粘片胶，然后将若干个芯片粘贴于粘片胶上。
与现有技术相比，本发明的有益效果为：
本发明公开了硅基氮化镓高压产品框架及基于其的封装结构和封装方法，在框架结构设计、Wafer晶圆厚度减薄设计、粘片胶类型选择等方面进行创新，满足高压产品的使用需求；本发明在进行框架结构设计时，仅在框架引脚及框架基岛上需要打线的位置进行电镀，非打线位置不做电镀处理，在非芯片放置区增加高可靠性结构设计，提高产品的可靠性，在封装时，增加Wafer晶圆减薄厚度，避免在加工过程中出现Wafer表面有裂纹，引入高导热的粘片胶，满足GaN-on-Si产品对高功率的需求。
附图说明
图1为本发明的框架设计图；
图2为本发明的框架与芯片的安装示意图；
图3为本发明的框架的结构示意图；
图4为本发明的上芯前的示意图；
图5为本发明的上芯后的示意图；
图6为本发明的压焊打线示意图；
图7为本发明的封装结构的结构示意图。
具体实施方式
下面对本发明进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
如图1-7所示，本发明公开了一种硅基氮化镓高压产品框架，该框架12被塑封体1塑封在内，框架12背面设置有若干个散热片2和半蚀刻区3，框架12的引脚根部设计若干个正面凹坑4，正面凹坑4的直径尺寸一般≥0.10mm，正面凹坑4呈圆形、椭圆形、方形或其他结构，框架12正面设计有若干个正面通孔5，正面通孔5的尺寸不小于框架12的厚度，框架12的基岛边缘增加锯齿6，锯齿6的半径尺寸一般≥0.075mm，基岛上仅在打线区8进行电镀，位于框架12上的芯片区域7处的芯片14底部不电镀，框架12上且位于芯片14的边缘设计防溢胶槽10，防溢胶槽10的宽度尺寸一般≥0.10mm，长度和宽度根据具体的空间进行灵活调整，框架12正面上设计若干个正面半蚀刻凹坑11，以加强框架12与塑封料的结合，提高产品的可靠性。
本发明可将多个芯片14通过不同或相同类型的粘片胶13粘接于框架12上，通过设计防溢胶槽10可在增加可靠性的同时可以防止不同型号的粘片胶13相互干扰。
框架12在进行设计时，可将信号相同的多个引脚进行合并设计，形成多引脚合并接通区9，满足打线数量的需求。还可根据产品的工作电压，设计爬电距离K，满足产品应用在高压领域的需求。
本发明还公开了一种封装结构，包括框架12，框架12上通过不同或相同类型的粘片胶13安装多个芯片14，芯片14之间设计防溢胶槽10，芯片14与框架12之间通过WB线15进行电连接，框架12和芯片14被塑封于塑封体1内。
本发明还公开了一种封装方法，包括以下步骤：
1)框架设计
在框架12正面设计有若干个正面通孔5，正面通孔5的尺寸不小于框架12的厚度；
在框架12的引脚根部设计若干个正面凹坑4，正面凹坑4的直径尺寸一般≥0.10mm，正面凹坑4呈圆形、椭圆形、方形或其他结构；
在框架12的基岛边缘增加锯齿6，锯齿6的半径尺寸一般≥0.075mm；
基岛上仅在打线区8电镀银，粘接于框架12上的芯片14底部不电镀，在芯片14的边缘设计防溢胶槽10，防溢胶槽10的宽度尺寸一般≥0.10mm，长度和宽度根据具体的空间进行灵活调整；
在框架12上设计若干个正面半蚀刻凹坑11，以加强框架12与塑封料的结合；
若需要多芯片封装，多个芯片14可采用不同型号的粘片胶13，芯片14之间设计正面半蚀刻凹槽，在增加可靠性的同时也可以防止不同型号的胶水相互干扰；
通过以上设计，有利于增加框架12与塑封料的结合，提高产品的可靠性；
在框架12设计时，将信号相同的多个引脚进行合并设计，满足打线数量的需求；
在框架12设计时，根据产品的工作电压，设计爬电距离K，满足产品应用在高压领域中。
2)Wafer晶圆减薄
考虑硅基氮化镓(GaN-on-Si)的材质较脆，在Wafer晶圆减薄时，Wafer晶圆的减薄厚度较常规材质厚一些，Wafer晶圆厚度一般≥300μm，满足产品加工需求。
3)上芯
高压产品均有高导热的需求，因此在选择粘片胶13的类型时，选择热导率较高的粘片胶13，满足产品的散热需求，一般热导率≥75W/mK。先在框架12上合适位置处点上选择好的粘片胶13，如图4所示，然后将芯片14粘贴在粘片胶13上，可将若干个芯片14通过不同或相同类型的粘片胶13粘接于框架12上，如图5所示。
4)压焊
在产品上进行压焊打线，芯片14与引脚之间、芯片14之间以及芯片14与框架12之间通过压焊打WB线15实现电性连接，如图6所示。
5)塑封及切割
将完成打线的产品进行塑封，实现产品的包封过程，最后进行分离切割得到单颗产品，如图7所示。
本发明未具体描述的部分或结构采用现有技术或现有产品即可，在此不做赘述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种硅基氮化镓高压产品框架，其特征在于，包括框架，所述框架上的芯片放置区放置有若干个芯片，所述框架上的非芯片放置区设置有高可靠性结构，所述框架上的打线位置进行电镀处理，非打线位置不电镀。
2.根据权利要求1所述的硅基氮化镓高压产品框架，其特征在于，所述芯片通过粘片胶粘接于框架上，所述粘片胶的热导率≥75W/mK。
3.根据权利要求1所述的硅基氮化镓高压产品框架，其特征在于，所述框架上的芯片的边缘设置有防溢胶槽，所述防溢胶槽的宽度≥0.10mm。
4.根据权利要求1所述的硅基氮化镓高压产品框架，其特征在于，所述高可靠性结构包括设置于框架正面的若干个正面通孔、设置于框架引脚根部的若干个正面凹坑、设置于框架上基岛边缘的锯齿以及设置于框架正面的若干个正面半蚀刻凹坑。
5.根据权利要求4所述的硅基氮化镓高压产品框架，其特征在于，所述正面通孔的尺寸不小于框架的厚度，所述正面凹坑的直径≥0.10mm，所述正面凹坑呈圆形、椭圆形或方形结构，所述锯齿的半径≥0.075mm。
6.一种封装结构，其特征在于，包括权利要求1-5任一所述的硅基氮化镓高压产品框架，所述框架上通过不同或相同类型的粘片胶粘接有若干个芯片，所述框架和芯片被塑封于塑封体内，所述芯片之间设计防溢胶槽，所述芯片与框架之间以及芯片与芯片之间通过WB线进行电连接。
7.一种封装方法，其特征在于，包括以下步骤：
1)框架设计
在框架上的非芯片放置区进行高可靠性结构设计；
对框架上的打线位置进行电镀处理，非打线位置不电镀；
2)Wafer晶圆减薄
3)上芯
将若干个芯片通过粘片胶粘接于框架的芯片放置区；
4)压焊
在芯片与芯片之间以及芯片与框架之间通过压焊打线实现电性连接；
5)塑封及切割
将完成打线的产品进行塑封，最后进行分离切割得到单颗产品。
8.根据权利要求7所述的一种封装方法，其特征在于，步骤1)中，在框架上的非芯片放置区进行高可靠性结构设计的步骤包括：
在框架正面设计有若干个正面通孔，正面通孔的尺寸不小于框架的厚度；在框架的引脚根部设计若干个正面凹坑，正面凹坑的直径≥0.10mm，正面凹坑呈圆形、椭圆形或方形结构；
在框架的基岛边缘增加锯齿，锯齿的半径≥0.075mm；
在框架上的芯片的边缘设计防溢胶槽，防溢胶槽的宽度≥0.10mm；
在框架正面上设计若干个正面半蚀刻凹坑；
在框架设计时，将信号相同的多个引脚进行合并设计，满足打线数量的需求；在框架设计时，根据产品的工作电压，设计爬电距离K，满足产品应用在高压领域中。
9.根据权利要求7所述的一种封装方法，其特征在于，步骤2)中，所述Wafer晶圆厚度≥300μm。
10.根据权利要求7所述的一种封装方法，其特征在于，步骤3)中，将若干个芯片通过粘片胶粘接于框架的芯片放置区的步骤包括：
根据高压产品具有高导热的需求，选择热导率≥75W/mK的粘片胶；
在框架上多处布置粘片胶，然后将若干个芯片粘贴于粘片胶上。
CN202211242503.0A 2022-10-11 2022-10-11 硅基氮化镓高压产品框架及基于其的封装结构和封装方法 Pending CN115547970A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211242503.0A CN115547970A (zh) 2022-10-11 2022-10-11 硅基氮化镓高压产品框架及基于其的封装结构和封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211242503.0A CN115547970A (zh) 2022-10-11 2022-10-11 硅基氮化镓高压产品框架及基于其的封装结构和封装方法

Publications (1)

Publication Number Publication Date
CN115547970A true CN115547970A (zh) 2022-12-30

Family

ID=84734523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211242503.0A Pending CN115547970A (zh) 2022-10-11 2022-10-11 硅基氮化镓高压产品框架及基于其的封装结构和封装方法

Country Status (1)

Country Link
CN (1) CN115547970A (zh)

Similar Documents

Publication Publication Date Title
CN111354646A (zh) 制造半导体器件的方法与对应的半导体器件
TWI235440B (en) Method for making leadless semiconductor package
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN104934405A (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN218730911U (zh) 一种内绝缘的双面散热封装结构
CN201435388Y (zh) 一种用于mosfet封装的引线框架
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN107146777A (zh) 一种免切割封装结构及其制造工艺
CN108346587A (zh) 芯片封装器件及封装方法
CN210535661U (zh) 一种独立基岛封装结构
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
CN115547970A (zh) 硅基氮化镓高压产品框架及基于其的封装结构和封装方法
CN209000909U (zh) 一种结构紧凑的引线框架排
CN110164832A (zh) 大电流半导体功率器件
CN115312505A (zh) 一种功率器件的无引线封装结构及封装方法
CN203826369U (zh) 一种半导体引线框架
CN210272327U (zh) 一种新型功率模块
CN216015357U (zh) 一种低内阻超薄型功率器件的封装结构
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN209896055U (zh) 一种多基岛引线框架及电源转换模块的qfn封装结构
CN107978530B (zh) 一种减少ipm模块注塑溢料的方法和dbc基板
US8106489B1 (en) Integrated circuit package and packaging method
CN206639791U (zh) 芯片封装器件
CN217788385U (zh) 大功率器件的高散热封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination