CN115514592A - 一种采用双spi和io中断替换ssi多从机的通信设备 - Google Patents

一种采用双spi和io中断替换ssi多从机的通信设备 Download PDF

Info

Publication number
CN115514592A
CN115514592A CN202211280462.4A CN202211280462A CN115514592A CN 115514592 A CN115514592 A CN 115514592A CN 202211280462 A CN202211280462 A CN 202211280462A CN 115514592 A CN115514592 A CN 115514592A
Authority
CN
China
Prior art keywords
spi
interface
ssi
pin
spi1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211280462.4A
Other languages
English (en)
Other versions
CN115514592B (zh
Inventor
俞志祥
张露露
王子杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRSC Communication and Information Group Shanghai Co Ltd
Original Assignee
CRSC Communication and Information Group Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRSC Communication and Information Group Shanghai Co Ltd filed Critical CRSC Communication and Information Group Shanghai Co Ltd
Priority to CN202211280462.4A priority Critical patent/CN115514592B/zh
Publication of CN115514592A publication Critical patent/CN115514592A/zh
Application granted granted Critical
Publication of CN115514592B publication Critical patent/CN115514592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/03—Protocol definition or specification 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/26—Special purpose or proprietary protocols or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种采用双SPI和IO中断替换SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SP2、用于控制第一SPI接口和第二SPI接口传输与停止的IO中断接口和用于避免多从机发送数据冲突的三态门缓冲器；通过组合第一SPI接口SPI1、第二SPI接口SP2和IO中断接口，提供和SSI从机一模一样的对外接口，从而实现和SSI协议一样的通讯效果。与现有技术相比，本发明具有实现成本低等优点。

Description

一种采用双SPI和IO中断替换SSI多从机的通信设备
技术领域
本发明涉及一种通信设备，尤其是涉及一种采用双SPI和IO中断替换SSI多从机的通信设备。
背景技术
串行通信是现代电子通信领域中常见的一种通信方式，常用的串行通信接口有SPI(串行外设接口Serial Peripheral Interface)接口和SSI(同步串行接口SynchronousSerial Interface)接口。
SSI是一个全双工的串行接口，特点是通讯速率较快，通常可达2Mbps及以上。SSI多从机示意图如图1所示，SSI协议时序图如图2所示。
SPI也是一种全双工同步的通信总线协议，SPI多从机示意图如图3所示，SPI协议时序图如图4所示。
现有国产化的芯片大部分不支持SSI协议，并且由于通讯速率较快，通常也无法采用IO口模拟的方式进行模拟通讯。而支持SSI协议的芯片较少，如Atmel公司SAM4S系列等，并且价格也较贵。芯片的可选性较低，芯片的购买和使用也容易受到限制，不便于移植和更换使用平台。但是现有现有国产化的芯片大部分均支持SPI协议。
因此如何来实现SPI代替SSI多从机，从而解决上述价格高以及不变移植等，成为需要解决的技术问题。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种采用双SPI和IO中断替换SSI多从机的通信设备。
本发明的目的可以通过以下技术方案来实现：
根据本发明的一个方面，提供了一种采用双SPI和IO中断替换SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SP2、用于控制第一SPI接口和第二SPI接口传输与停止的IO中断接口和用于避免多从机发送数据冲突的三态门缓冲器；
通过组合第一SPI接口SPI1、第二SPI接口SP2和IO中断接口，提供和SSI从机一模一样的对外接口，从而实现和SSI协议一样的通讯效果。
作为优选的技术方案，所述的IO中断接口包括IO中断引脚IO EXIT，该IO中断引脚IO EXIT与SSI主机的帧同步信号输出接口Frame Sync连接。
作为优选的技术方案，所述的IO中断引脚IO EXIT为可捕获帧同步信号的下降沿的引脚，所述的IO中断引脚IO EXIT通过捕获帧同步信号的下降沿，使能SPI1和SPI2的传输和停止。
作为优选的技术方案，所述的第一SPI接口SPI1包括第一信号输入引脚SPI1MOSI、第一信号输出引脚SPI1 MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1 CS。
作为优选的技术方案，所述第一信号输入引脚SPI1 MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO与三态门缓冲器的输入引脚连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
作为优选的技术方案，所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2 Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2Clock与SSI主机的时钟信号输出接口SSI Clock连接。
作为优选的技术方案，所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
作为优选的技术方案，所述第一SPI接口SPI1和第二SPI接口SP2为通用的SPI，其传输数据长度可自定义。
作为优选的技术方案，所述第一SPI接口为采用DMA传输模式的SPI。
作为优选的技术方案，所述第一SPI接口为采用中断或阻塞的传输模式的SPI。
与现有技术相比，本发明具有以下优点：
1)相较于使用SSI专用芯片，本发明仅需要增加3个IO口和1个三态门器件就可以实现和SSI通讯一模一样的效果，对于绝大部分芯片来说，IO口资源较多，增加3个IO口远比更换芯片方便的多。
2)通过三态门缓冲器可以避免多从机在同时发送数据时产生冲突，并且该器件大小仅2.4mm*2.15mm左右，体积很小，价格也通常不超过2元，成本较低。同时该器件也属于通用性器件，易于购买和替代。
3)本发明中从机的传输数据长度可以自定义，无论主机发送几位长度的数据都能处理。
4)SPI协议与SSI协议部分类似，但无法直接代替，但经过本发明方案的改进后，就可以通过SPI替代SSI协议进行通讯。
5)本发明中的SPI1可以采用DMA传输模式，不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。
附图说明
图1为现有SSI多从机式硬件示意图；
图2为SSI协议信号时序图；
图3为现有SPI多从机示意图；
图4为SPI协议信号时序图；
图5为本发明的结构示意图；
图6为本发明的具体电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
如图5和图6所示，本发明一种采用双SPI和IO中断替换SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SP2、用于控制第一SPI接口和第二SPI接口传输与停止的IO中断接口和用于避免多从机发送数据冲突的三态门缓冲器；通过组合第一SPI接口SPI1、第二SPI接口SP2和IO中断接口，提供和SSI从机一模一样的对外接口，从而实现和SSI协议一样的通讯效果。本发明将2个SPI和1个IO中断进行组合，通过IO中断提供帧同步功能，通过SPI1进行数据传输，通过SPI2控制SPI1的传输，通过三态门缓冲器避免多从机发送数据冲突。实现了SPI代替SSI多从机的通讯方式。
所述的IO中断接口包括IO中断引脚IO EXIT，该IO中断引脚IO EXIT与SSI主机的帧同步信号输出接口Frame Sync连接。所述的IO中断引脚IO EXIT为可捕获帧同步信号的下降沿的引脚，所述的IO中断引脚IO EXIT通过捕获帧同步信号的下降沿，使能SPI1和SPI2的传输和停止。
所述的第一SPI接口SPI1包括第一信号输入引脚SPI1 MOSI、第一信号输出引脚SPI1 MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1 CS。所述第一信号输入引脚SPI1 MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO与三态门缓冲器的输入引脚连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2 Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2 Clock与SSI主机的时钟信号输出接口SSIClock连接。
所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1 MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
本发明数据传输过程如下：
1)SSI协议的时钟信号送给各个从机的SPI1 Clock和SPI2 Clock。
2)SSI协议的帧同步信号送给各个从机的IO EXIT(IO中断)。
3)IO中断通过捕获帧同步信号的下降沿，使能SPI1和SPI2的传输和停止。
4)SSI协议的数据输出信号送给各个从机的SPI1 MOSI，SPI1 MISO连接三态门缓冲器的输入引脚，通过SPI1进行数据通信。
5)SSI协议的数据输入信号连接各个从机的三态门缓冲器输出端。
6)各个从机的SPI2 MISO输出不同从机对应时隙的控制信号，送给SPI1 CS和三态门缓冲器的控制引脚，控制SPI1的数据发送时间，避免不同的从机的数据发送冲突。
所述第一SPI接口SPI1和第二SPI接口SP2为通用的SPI，本发明中从机的传输数据长度可以自定义，无论主机发送几位长度的数据都能处理。
本发明可选用常见的ST(意法半导体)，GD(兆易创新)，SH(中颖电子)，51单片机等支持SPI通讯的芯片，不在局限于芯片必须支持SSI通讯协议，大大降低了开发成本和移植成本，可选择性大幅增加，价格也更加便宜。
目前国际市场上芯片十分短缺，选择国产芯片更易于获取，也可以大大降低成本。
SPI协议与SSI协议部分类似，但无法直接代替，但经过本发明方案的改进后，就可以通过SPI替代SSI协议进行通讯。
本发明中的SPI1可以采用DMA传输模式，不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。
本发明中的SPI也不局限于DMA传输模式，也可以采用中断或阻塞的传输模式，DMA也可以采用单次(Normal)或者循环(Circular)模式，采用单次模式时每次中断后重新使能，采用循环模式时无需重新使能。
如图6所示，所述的通信设备还包括分别与第一SPI接口SPI1、第二SPI接口SP2和IO中断接口连接的MCU，该MCU还连接有电源电路和晶振电路等。
本发明专用名词解释如下：
SSI(同步串行接口Synchronous Serial Interface)；
SPI(串行外设接口Serial Peripheral Interface)；
DMA(直接存储器访问Direct Memory Access)；
CS(从设备选择Chip Select)；
MISO(从设备数据输出)；
MOSI(从设备数据输入)；
NSS(从设备选择Negative Slave Select)；
Frame Sync(帧同步信号)；
EXIT(外部中断引脚)；
IO(Input/Output输入输出引脚)。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SP2、用于控制第一SPI接口和第二SPI接口传输与停止的IO中断接口和用于避免多从机发送数据冲突的三态门缓冲器；
通过组合第一SPI接口SPI1、第二SPI接口SP2和IO中断接口，提供和SSI从机一模一样的对外接口，从而实现和SSI协议一样的通讯效果。
2.根据权利要求1所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述的IO中断接口包括IO中断引脚IO EXIT，该IO中断引脚IO EXIT与SSI主机的帧同步信号输出接口Frame Sync连接。
3.根据权利要求2所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述的IO中断引脚IO EXIT为可捕获帧同步信号的下降沿的引脚，所述的IO中断引脚IO EXIT通过捕获帧同步信号的下降沿，使能SPI1和SPI2的传输和停止。
4.根据权利要求1所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述的第一SPI接口SPI1包括第一信号输入引脚SPI1 MOSI、第一信号输出引脚SPI1MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1CS。
5.根据权利要求4所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述第一信号输入引脚SPI1 MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO与三态门缓冲器的输入引脚连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
6.根据权利要求4所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2 Clock与SSI主机的时钟信号输出接口SSIClock连接。
7.根据权利要求4所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1 MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
8.根据权利要求1所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述第一SPI接口SPI1和第二SPI接口SP2为通用的SPI，其传输数据长度可自定义。
9.根据权利要求1所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述第一SPI接口为采用DMA传输模式的SPI。
10.根据权利要求1所述的一种采用双SPI和IO中断替换SSI多从机的通信设备，其特征在于，所述第一SPI接口为采用中断或阻塞的传输模式的SPI。
CN202211280462.4A 2022-10-19 2022-10-19 一种采用双spi和io中断替换ssi多从机的通信设备 Active CN115514592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211280462.4A CN115514592B (zh) 2022-10-19 2022-10-19 一种采用双spi和io中断替换ssi多从机的通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211280462.4A CN115514592B (zh) 2022-10-19 2022-10-19 一种采用双spi和io中断替换ssi多从机的通信设备

Publications (2)

Publication Number Publication Date
CN115514592A true CN115514592A (zh) 2022-12-23
CN115514592B CN115514592B (zh) 2024-06-21

Family

ID=84511025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211280462.4A Active CN115514592B (zh) 2022-10-19 2022-10-19 一种采用双spi和io中断替换ssi多从机的通信设备

Country Status (1)

Country Link
CN (1) CN115514592B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
CN104809094A (zh) * 2015-05-25 2015-07-29 中国电子科技集团公司第四十七研究所 Spi控制器及其通信方法
CN106856590A (zh) * 2017-01-04 2017-06-16 浙江大学 一种多频段并行实时无线仓储物流通信系统
CN207752467U (zh) * 2017-09-29 2018-08-21 北京东土军悦科技有限公司 一种fpga芯片的加载设备
CN108877017A (zh) * 2018-07-24 2018-11-23 北京建筑大学 基于云平台的智能门锁及控制方法
CN112350795A (zh) * 2020-10-23 2021-02-09 珠海格力电器股份有限公司 数据的传输方法和装置、存储介质、电子装置
CN114895612A (zh) * 2022-07-11 2022-08-12 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统及仿真控制方法
CN114911743A (zh) * 2022-07-12 2022-08-16 杭州晶华微电子股份有限公司 Spi从机设备、spi主机设备和相关的通信方法
CN218413459U (zh) * 2022-10-19 2023-01-31 通号通信信息集团上海有限公司 采用双串行外设接口和io中断替换ssi多从机的通信装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi外围接口电路
CN104809094A (zh) * 2015-05-25 2015-07-29 中国电子科技集团公司第四十七研究所 Spi控制器及其通信方法
CN106856590A (zh) * 2017-01-04 2017-06-16 浙江大学 一种多频段并行实时无线仓储物流通信系统
CN207752467U (zh) * 2017-09-29 2018-08-21 北京东土军悦科技有限公司 一种fpga芯片的加载设备
CN108877017A (zh) * 2018-07-24 2018-11-23 北京建筑大学 基于云平台的智能门锁及控制方法
CN112350795A (zh) * 2020-10-23 2021-02-09 珠海格力电器股份有限公司 数据的传输方法和装置、存储介质、电子装置
CN114895612A (zh) * 2022-07-11 2022-08-12 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统及仿真控制方法
CN114911743A (zh) * 2022-07-12 2022-08-16 杭州晶华微电子股份有限公司 Spi从机设备、spi主机设备和相关的通信方法
CN218413459U (zh) * 2022-10-19 2023-01-31 通号通信信息集团上海有限公司 采用双串行外设接口和io中断替换ssi多从机的通信装置

Also Published As

Publication number Publication date
CN115514592B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
EP2867780B1 (en) Device disconnect detection
CN107273329B (zh) 虚拟gpio
CN102023954B (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
CN100373297C (zh) 数据传输系统及其链接电源状态改变方法
US20140006664A1 (en) Low power universal serial bus
US9563398B2 (en) Impedance-based flow control for a two-wire interface system with variable frame length
WO2016126466A1 (en) Receive clock calibration for a serial bus
CN101329663A (zh) 一种实现管脚分时复用的装置及方法
WO2014004916A1 (en) Device connect detection
CN218413459U (zh) 采用双串行外设接口和io中断替换ssi多从机的通信装置
CN101183347A (zh) 一种自适应速率匹配总线的桥接电路
CN107370651B (zh) 一种spi从机之间的通信方法
CN212647461U (zh) 一种基于pci总线的同步或异步串行通讯控制电路
CN115514592A (zh) 一种采用双spi和io中断替换ssi多从机的通信设备
CN218413458U (zh) 采用三个串行外设接口代替ssi多从机的通信装置
CN115563036A (zh) 一种采用三个spi代替ssi多从机的通信设备
CN116192624A (zh) 通信接口的配置方法和通信接口
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
CN113688082A (zh) 一种支持低功耗无感唤醒的高速spi接口电路结构及其控制方法
CN208190652U (zh) 一种全双工通用同步异步串行收发器的主板
CN218416405U (zh) 单串行外设接口与io中断实现ssi通信的从机设备
CN218416404U (zh) 一种采用双spi实现ssi的从机设备
CN115033517B (zh) 一种基于多个单线spi接口实现多线spi接口传输的装置
CN115589348A (zh) 一种单spi与io中断实现ssi通信的从机设备
CN210836077U (zh) 一种简易单总线通信电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant