CN115589348A - 一种单spi与io中断实现ssi通信的从机设备 - Google Patents

一种单spi与io中断实现ssi通信的从机设备 Download PDF

Info

Publication number
CN115589348A
CN115589348A CN202211273139.4A CN202211273139A CN115589348A CN 115589348 A CN115589348 A CN 115589348A CN 202211273139 A CN202211273139 A CN 202211273139A CN 115589348 A CN115589348 A CN 115589348A
Authority
CN
China
Prior art keywords
spi
ssi
serial peripheral
slave device
peripheral interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211273139.4A
Other languages
English (en)
Inventor
俞志祥
丁旭
顾雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRSC Communication and Information Group Shanghai Co Ltd
Original Assignee
CRSC Communication and Information Group Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRSC Communication and Information Group Shanghai Co Ltd filed Critical CRSC Communication and Information Group Shanghai Co Ltd
Priority to CN202211273139.4A priority Critical patent/CN115589348A/zh
Publication of CN115589348A publication Critical patent/CN115589348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/02—Protocol performance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种单SPI与IO中断实现SSI通信的从机设备，包括一个串行外设接口SPI以及一个IO中断接口，所述串行外设接口SPI包括信号输入引脚SPI MOSI、信号输出引脚SPI MISO和时钟信号输入引脚SPI Clock，所述IO中断接口设有一个用于接收帧同步信号的IO中断引脚IO EXIT；通过组合一个串行外设接口SPI以及一个IO中断接口，提供与SSI从机一模一样的对外接口，实现与SSI协议一样的通讯效果。与现有技术相比，本发明具有无需再额外占用引脚，节约了硬件资源等优点。

Description

一种单SPI与IO中断实现SSI通信的从机设备
技术领域
本发明涉及一种从机设备，尤其是涉及一种单SPI与IO中断实现SSI通信的从机设备。
背景技术
SSI(同步串行接口Synchronous Serial Interface)是一个全双工的串行接口，特点是通讯速率较快，通常可达2Mbps及以上。SSI从机示意图如图1所示，SSI协议时序图如图2所示。
SPI(串行外设接口Serial Peripheral Interface)也是一种全双工同步的通信总线接口，SPI从机示意图如图3所示，SPI协议时序图如图4所示。
支持SSI协议的芯片较少，如Atmel公司SAM4S系列等，并且价格也较贵。芯片的可选性较低，芯片的购买和使用也容易受到限制，不便于移植和更换使用平台。因此如何来实现一种低成本方式替代SSI通信的从机设备，成为需要解决的技术问题。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种单SPI与IO中断实现SSI通信的从机设备。
本发明的目的可以通过以下技术方案来实现：
根据本发明的一个方面，提供了一种单SPI与IO中断实现SSI通信的从机设备，包括一个串行外设接口SPI以及一个IO中断接口，所述串行外设接口SPI包括信号输入引脚SPI MOSI、信号输出引脚SPI MISO和时钟信号输入引脚SPI Clock，所述IO中断接口设有一个用于接收帧同步信号的IO中断引脚IO EXIT；
通过组合一个串行外设接口SPI以及一个IO中断接口，提供与SSI从机一模一样的对外接口，实现与SSI协议一样的通讯效果。
作为优选的技术方案，所述的时钟信号输入引脚SPI Clock与外部的SSI协议的时钟信号输出端连接，用于接收外部发送的SSI协议的时钟信号。
作为优选的技术方案，所述的信号输入引脚SPI MOSI与外部的SSI协议的数据输出端连接，用于接收外部发送的SSI协议的数据。
作为优选的技术方案，所述的信号输出引脚SPI MISO与外部的SSI协议的数据输入端连接，用于向外部发送SSI协议的数据。
作为优选的技术方案，所述的IO中断引脚IO EXIT与外部的SSI协议的帧同步信号输出端连接，用于接收外部发送的SSI协议的帧同步信号。
作为优选的技术方案，所述的IO中断引脚IO EXIT为能捕获帧同步信号的下降沿的引脚，通过捕获帧同步信号的下降沿，使能SPI的传输和停止。
作为优选的技术方案，所述的串行外设接口SPI为采用DMA传输模式的串行外设接口。
作为优选的技术方案，所述的DMA传输模式采用单次模式或者循环模式。
作为优选的技术方案，所述的串行外设接口SPI为采用中断或阻塞的传输模式的串行外设接口。
作为优选的技术方案，所述的串行外设接口SPI为传输数据长度可自定义的串行外设接口。
与现有技术相比，本发明具有以下优点：
1)相较于使用SSI专用芯片，本发明仅仅使用3个SPI硬件引脚和1个IO中断引脚就可以实现和SSI通讯一模一样的效果，无需再额外占用引脚，节约了硬件资源。
2)本发明从机设备的传输数据长度可以自定义，无论主机发送几位长度的数据都能处理。
3)SPI协议与SSI协议部分类似，但是无法直接代替，但经过本发明方案的改进后，就可以通过SPI替代SSI协议进行通讯。
4)本发明SPI可以采用DMA传输模式，不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。
5)本发明SPI也不局限于DMA传输模式，也可以采用中断或阻塞的传输模式。
附图说明
图1为现有SSI从机示意图；
图2为SSI协议信号时序图；
图3为现有SPI从机示意图；
图4为SPI协议信号时序图；
图5为本发明从机设备的示意图；
图6为本发明从机设备的具体电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
如图5和图6所示，本发明一种单SPI与IO中断实现SSI通信的从机设备，包括一个串行外设接口SPI以及一个IO中断接口，所述串行外设接口SPI包括信号输入引脚SPIMOSI、信号输出引脚SPI MISO和时钟信号输入引脚SPI Clock，所述IO中断接口设有一个用于接收帧同步信号的IO中断引脚IO EXIT；本发明将1个SPI和1个IO中断进行组合，通过IO中断提供帧同步功能，通过SPI进行数据传输，实现了SPI代替SSI从机的通讯方式。即通过组合一个串行外设接口SPI以及一个IO中断接口，提供与SSI从机一模一样的对外接口，实现与SSI协议一样的通讯效果。
所述的时钟信号输入引脚SPI Clock与外部的SSI协议的时钟信号输出端连接，用于接收外部发送的SSI协议的时钟信号。
所述的信号输入引脚SPI MOSI与外部的SSI协议的数据输出端连接，用于接收外部发送的SSI协议的数据。所述的信号输出引脚SPI MISO与外部的SSI协议的数据输入端连接，用于向外部发送SSI协议的数据。即SSI协议的数据输入、输出信号连接SPI MOSI和SPIMISO。通过SPI进行数据通信。
所述的IO中断引脚IO EXIT与外部的SSI协议的帧同步信号输出端连接，用于接收外部发送的SSI协议的帧同步信号。所述的IO中断引脚IO EXIT为能捕获帧同步信号的下降沿的引脚，通过捕获帧同步信号的下降沿，使能SPI的传输和停止。
所述的串行外设接口SPI为采用DMA传输模式的串行外设接口，不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。DMA也可以采用单次(Normal)或者循环(Circular)模式，采用单次模式时每次中断后重新使能，采用循环模式时无需重新使能。
此外本申请还提供另外一种模式，所述的串行外设接口SPI为采用中断或阻塞的传输模式的串行外设接口。
本发明中从机的传输数据长度可以自定义，无论主机发送几位长度的数据都能处理。相较于使用SSI专用芯片，本发明仅仅使用3个SPI硬件引脚和1个IO中断引脚就可以实现和SSI通讯一模一样的效果，无需再额外占用引脚，节约了硬件资源。
本发明可选用常见的ST(意法半导体)，GD(兆易创新)，SH(中颖电子)，51单片机等支持SPI通讯的芯片，不在局限于芯片必须支持SSI通讯协议，大大降低了开发成本和移植成本，可选择性大幅增加，价格也更加便宜。
目前国际市场上芯片十分短缺，选择国产芯片更易于获取，也可以大大降低成本。
如图6所示，所述的从机设备还包括分别与串行外设接口SPI和IO中断接口连接的MCU，该MCU还连接有电源电路和晶振电路等。
专用名词解释：
SSI(同步串行接口Synchronous Serial Interface)；
SPI(串行外设接口Serial Peripheral Interface)；
DMA(直接存储器访问Direct Memory Access)；
CS(从设备选择Chip Select)；
MISO(从设备数据输出)；
MOSI(从设备数据输入)；
NSS(从设备选择Negative Slave Select)；
Frame Sync(帧同步信号)；
EXIT(外部中断引脚)；
IO(Input/Output输入输出引脚)。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，包括一个串行外设接口SPI以及一个IO中断接口，所述串行外设接口SPI包括信号输入引脚SPIMOSI、信号输出引脚SPI MISO和时钟信号输入引脚SPI Clock，所述IO中断接口设有一个用于接收帧同步信号的IO中断引脚IO EXIT；
通过组合一个串行外设接口SPI以及一个IO中断接口，提供与SSI从机一模一样的对外接口，实现与SSI协议一样的通讯效果。
2.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的时钟信号输入引脚SPI Clock与外部的SSI协议的时钟信号输出端连接，用于接收外部发送的SSI协议的时钟信号。
3.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的信号输入引脚SPI MOSI与外部的SSI协议的数据输出端连接，用于接收外部发送的SSI协议的数据。
4.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的信号输出引脚SPI MISO与外部的SSI协议的数据输入端连接，用于向外部发送SSI协议的数据。
5.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的IO中断引脚IO EXIT与外部的SSI协议的帧同步信号输出端连接，用于接收外部发送的SSI协议的帧同步信号。
6.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的IO中断引脚IO EXIT为能捕获帧同步信号的下降沿的引脚，通过捕获帧同步信号的下降沿，使能SPI的传输和停止。
7.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的串行外设接口SPI为采用DMA传输模式的串行外设接口。
8.根据权利要求7所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的DMA传输模式采用单次模式或者循环模式。
9.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的串行外设接口SPI为采用中断或阻塞的传输模式的串行外设接口。
10.根据权利要求1所述的一种单SPI与IO中断实现SSI通信的从机设备，其特征在于，所述的串行外设接口SPI为传输数据长度可自定义的串行外设接口。
CN202211273139.4A 2022-10-18 2022-10-18 一种单spi与io中断实现ssi通信的从机设备 Pending CN115589348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211273139.4A CN115589348A (zh) 2022-10-18 2022-10-18 一种单spi与io中断实现ssi通信的从机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211273139.4A CN115589348A (zh) 2022-10-18 2022-10-18 一种单spi与io中断实现ssi通信的从机设备

Publications (1)

Publication Number Publication Date
CN115589348A true CN115589348A (zh) 2023-01-10

Family

ID=84780558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211273139.4A Pending CN115589348A (zh) 2022-10-18 2022-10-18 一种单spi与io中断实现ssi通信的从机设备

Country Status (1)

Country Link
CN (1) CN115589348A (zh)

Similar Documents

Publication Publication Date Title
US20150220472A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US8312299B2 (en) Method and apparatus for dynamic power management control using serial bus management protocols
KR101823315B1 (ko) 가변 프레임 길이를 갖는 2-와이어 인터페이스 시스템에 대한 임피던스-기반 플로우 제어
US9971666B2 (en) Technique of link state detection and wakeup in power state oblivious interface
JP6074052B2 (ja) 仮想ｇｐｉｏ
EP3411999A1 (en) Unidirectional clock signaling in a high-speed serial link
KR20170126904A (ko) 공유 멀티 모드 버스 상에서 레거시 및 차세대 디바이스들의 공존을 위한 페어웰 리셋 및 재시작 방법
JP2017528830A (ja) 修正型ｕａｒｔインターフェースを有する可変フレーム長仮想ｇｐｉｏ
US9535875B2 (en) Methods and apparatus for reducing power consumption within embedded systems
CN108628784B (zh) 串行通信器及串行通信系统
CN112835825A (zh) 具有多模调制的增强虚拟gpio
US20190317911A1 (en) General purpose input output triggered interface message
US20240251290A1 (en) Multi-protocol communication network
US10013380B2 (en) Method and system for address decoding in a data communications system using a serial data transfer bus
CN218413459U (zh) 采用双串行外设接口和io中断替换ssi多从机的通信装置
CN115589348A (zh) 一种单spi与io中断实现ssi通信的从机设备
CN218416405U (zh) 单串行外设接口与io中断实现ssi通信的从机设备
US8307228B2 (en) Integrated network chip and electronic device
CN219181725U (zh) Can数据帧同步结构及氛围灯光流帧同步控制系统
CN218413458U (zh) 采用三个串行外设接口代替ssi多从机的通信装置
CN218416404U (zh) 一种采用双spi实现ssi的从机设备
CN115514592B (zh) 一种采用双spi和io中断替换ssi多从机的通信设备
CN218413463U (zh) 一种采用spi替代ssi的主机设备
CN113688082A (zh) 一种支持低功耗无感唤醒的高速spi接口电路结构及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination