CN115563036A - 一种采用三个spi代替ssi多从机的通信设备 - Google Patents
一种采用三个spi代替ssi多从机的通信设备 Download PDFInfo
- Publication number
- CN115563036A CN115563036A CN202211280757.1A CN202211280757A CN115563036A CN 115563036 A CN115563036 A CN 115563036A CN 202211280757 A CN202211280757 A CN 202211280757A CN 115563036 A CN115563036 A CN 115563036A
- Authority
- CN
- China
- Prior art keywords
- spi
- clock
- ssi
- interface
- spi interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种采用三个SPI代替SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口、用于控制第一SPI接口的数据发送时间的第二SPI接口、用于控制第一SPI接口传输与停止的第三SPI接口和用于避免多从机发送数据冲突的三态门缓冲器。与现有技术相比，本发明具有实现成本低、避免多从机在同时发送数据时产生冲突等优点。
Description
技术领域
本发明涉及一种通信设备，尤其是涉及一种采用三个SPI代替SSI多从机的通信设备。
背景技术
串行通信是现代电子通信领域中常见的一种通信方式，常用的串行通信接口有SPI(串行外设接口Serial Peripheral Interface)接口和SSI(同步串行接口SynchronousSerial Interface)接口。
SSI是一个全双工的串行接口，特点是通讯速率较快，通常可达2Mbps及以上。SSI多从机示意图如图1所示，SSI协议时序图如图2所示。
SPI也是一种全双工同步的通信总线接口，SPI多从机示意图如图3所示，SPI协议时序图如图4所示。
现有的主流芯片如51系列，STM32系列及其国产化的芯片均不支持SSI协议，并且由于通讯速率较快，通常也无法采用IO口模拟的方式进行模拟通讯。而支持SSI协议的芯片较少，如Atmel公司SAM4S系列等，并且价格也较贵。芯片的可选性较低，芯片的购买和使用也容易受到限制，不便于移植和更换使用平台。
因此对于主从机设备，如何用较为便宜的SPI来替换昂贵的SSI，并实现SSI通信，成为需要解决的技术问题。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种采用三个SPI代替SSI多从机的通信设备。
本发明的目的可以通过以下技术方案来实现：
根据本发明的一个方面，提供了一种采用三个SPI代替SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口、用于控制第一SPI接口的数据发送时间的第二SPI接口、用于控制第一SPI接口传输与停止的第三SPI接口和用于避免多从机发送数据冲突的三态门缓冲器。
作为优选的技术方案，所述的第一SPI接口包括第一信号输入引脚SPI1 MOSI、第一信号输出引脚SPI1 MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1 CS。
作为优选的技术方案，所述第一信号输入引脚SPI1 MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO通过三态门缓冲器与SSI主机的信号输入接口Data In连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
作为优选的技术方案，所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2 Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
作为优选的技术方案，所述第三SPI接口包括帧同步信号接收引脚SPI3 CS和第三时钟信号输入引脚SPI1 Clock，所述帧同步信号接收引脚SPI3 CS与SSI主机的帧同步信号输出接口Frame Sync连接，所述第三时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
作为优选的技术方案，所述帧同步信号接收引脚SPI3 CS为可捕获帧同步信号中的脉冲信号的接收引脚，用于捕获帧同步信号中的脉冲信号，使第三SPI接口追踪帧同步信号，再通过第三SPI接口来控制第一SPI接口的传输和停止。
作为优选的技术方案，所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
作为优选的技术方案，所述第三SPI接口为支持TI模式的SPI，所述第一SPI接口和第二SPI接口为通用的SPI。
作为优选的技术方案，所述第一SPI接口为采用DMA传输模式的SPI。
作为优选的技术方案，所述第一SPI接口为采用中断或阻塞的传输模式的SPI。
与现有技术相比，本发明具有以下优点：
1)相较于使用SSI专用芯片，本发明仅需要增加4个接口和1个三态门器件就可以实现和SSI通讯一模一样的效果，对于绝大部分芯片来说，接口资源较多，增加4个接口远比更换芯片方便的多。
2)通过三态门缓冲器可以避免多从机在同时发送数据时产生冲突，并且该器件大小仅2.4mm*2.15mm左右，体积很小，价格也通常不超过2元，成本较低。同时该器件也属于通用性器件，易于购买和替代。
3)支持TI模式的SPI通常传输数据长度不超过32位BITS，不能支持更长数据长度的SSI协议数据，本发明通过组合1个支持TI模式的SPI和2个通用的SPI，便可以自定义数据接收长度，兼容SSI协议中的各种情况。
附图说明
图1为现有SSI多从机式硬件示意图；
图2为SSI协议信号时序图；
图3为SPI多从机示意图；
图4为SPI协议信号时序图
图5为本发明的结构示意图；
图6为本发明的具体电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
如图5和6所示，本发明一种采用三个SPI代替SSI多从机的通信设备，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口SPI1、用于控制第一SPI接口的数据发送时间的第二SPI接口SPI2、用于控制第一SPI接口传输与停止的第三SPI接口SPI3和用于避免多从机发送数据冲突的三态门缓冲器。本发明将3个SPI进行组合，通过1个支持TI(Texas Instruments)模式的SPI3提供帧同步功能，通过SPI1进行数据传输，通过SPI2控制SPI1的传输，通过三态门缓冲器避免多从机发送数据冲突。实现了SPI代替SSI多从机的通讯方式。
所述的第一SPI接口包括第一信号输入引脚SPI1 MOSI、第一信号输出引脚SPI1MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1 CS。所述第一信号输入引脚SPI1MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO通过三态门缓冲器与SSI主机的信号输入接口Data In连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2 Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2 Clock与SSI主机的时钟信号输出接口SSIClock连接。
所述第三SPI接口包括帧同步信号接收引脚SPI3 CS和第三时钟信号输入引脚SPI1 Clock，所述帧同步信号接收引脚SPI3 CS与SSI主机的帧同步信号输出接口FrameSync连接，所述第三时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSIClock连接。所述帧同步信号接收引脚SPI3 CS为可捕获帧同步信号中的脉冲信号的接收引脚，用于捕获帧同步信号中的脉冲信号，使第三SPI接口追踪帧同步信号，再通过第三SPI接口来控制第一SPI接口的传输和停止。所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1 MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
本发明的数据发送过程如下：
SSI协议的时钟信号送给各个从机的SPI1 Clock、SPI2 Clock和SPI3 Clock；SSI协议的帧同步信号送给各个从机的SPI3 CS；通过支持TI模式的SPI3来捕获帧同步信号中的脉冲信号，使SPI3可以追踪帧同步信号，再通过SPI3来控制SPI1的传输和停止，确保了从机的同步性。SSI协议的数据输出信号送给各个从机的SPI1 MOSI，SPI1 MISO连接三态门缓冲器的输入引脚，通过SPI1进行数据通信。SSI协议的数据输入信号连接各个从机的三态门缓冲器输出端。各个从机的SPI2 MISO输出不同从机对应时隙的控制信号，送给SPI1 CS和三态门缓冲器的控制引脚，控制SPI1的数据发送时间，避免不同的从机的数据发送冲突。
所述第三SPI接口为支持TI模式的SPI，所述第一SPI接口和第二SPI接口为通用的SPI。支持TI模式的SPI通常传输数据长度不超过32位BITS，不能支持更长数据长度的SSI协议数据，本发明通过组合1个支持TI模式的SPI和2个通用的SPI，便可以自定义数据接收长度，兼容SSI协议中的各种情况。
所述第一SPI接口为采用DMA传输模式的SPI。不仅可以减少芯片CPU资源的开销，还可以实现时钟的连续输出。DMA也可以采用单次(Normal)或者循环(Circular)模式，采用单次模式时每次中断后重新使能，采用循环模式时无需重新使能。
另外一种实施方式，本发明中的SPI也不局限于DMA传输模式，也可以采用中断或阻塞的传输模式。
本发明可选用常见的ST(意法半导体)，GD(兆易创新)，SH(中颖电子)，51单片机等支持SPI通讯的芯片，不在局限于芯片必须支持SSI通讯协议，大大降低了开发成本和移植成本，可选择性大幅增加，价格也更加便宜。目前国际市场上芯片十分短缺，选择国产芯片更易于获取，也可以大大降低成本。SPI协议与SSI协议部分类似，故无法直接代替，但经过本发明方案的改进后，就可以通过SPI替代SSI协议进行通讯。
如图6所示，所述的通信设备还包括分别与第一SPI接口SPI1、第二SPI接口SP2和第三SPI接口连接的MCU，该MCU还连接有电源电路和晶振电路等。
本发明专用名词解释
SSI(同步串行接口Synchronous Serial Interface)；
SPI(串行外设接口Serial Peripheral Interface)；
DMA(直接存储器访问Direct Memory Access)；
CS(从设备选择Chip Select)；
MISO(从设备数据输出)；
MOSI(从设备数据输入)；
NSS(从设备选择Negative Slave Select)；
Frame Sync(帧同步信号)；
TI(德州仪器Texas Instruments)。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种采用三个SPI代替SSI多从机的通信设备，其特征在于，包括一台SSI主机以及分别与SSI主机通信的多台SPI从机，其中每台SPI从机包括用于实现数据传输的第一SPI接口、用于控制第一SPI接口的数据发送时间的第二SPI接口、用于控制第一SPI接口传输与停止的第三SPI接口和用于避免多从机发送数据冲突的三态门缓冲器。
2.根据权利要求1所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述的第一SPI接口包括第一信号输入引脚SPI1 MOSI、第一信号输出引脚SPI1 MISO、第一时钟信号输入引脚SPI1 Clock和控制引脚SPI1 CS。
3.根据权利要求2所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第一信号输入引脚SPI1 MOSI与SSI主机的信号输出接口Data Out连接；所述第一信号输出引脚SPI1 MISO通过三态门缓冲器与SSI主机的信号输入接口Data In连接；所述第一时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
4.根据权利要求2所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第二SPI接口包括第二信号输出引脚SPI2 MISO和第二时钟信号输入引脚SPI2 Clock，所述第二信号输出引脚SPI2 MISO分别与控制引脚SPI1 CS和三态门缓冲器的控制引脚连接，所述第二时钟信号输入引脚SPI2 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
5.根据权利要求2所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第三SPI接口包括帧同步信号接收引脚SPI3 CS和第三时钟信号输入引脚SPI1 Clock，所述帧同步信号接收引脚SPI3 CS与SSI主机的帧同步信号输出接口Frame Sync连接，所述第三时钟信号输入引脚SPI1 Clock与SSI主机的时钟信号输出接口SSI Clock连接。
6.根据权利要求5所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述帧同步信号接收引脚SPI3 CS为可捕获帧同步信号中的脉冲信号的接收引脚，用于捕获帧同步信号中的脉冲信号，使第三SPI接口追踪帧同步信号，再通过第三SPI接口来控制第一SPI接口的传输和停止。
7.根据权利要求2所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述三态门缓冲器的输入引脚与第一信号输出引脚SPI1 MISO连接，所述三态门缓冲器的输出引脚与SSI主机的信号输入接口Data In连接。
8.根据权利要求1所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第三SPI接口为支持TI模式的SPI，所述第一SPI接口和第二SPI接口为通用的SPI。
9.根据权利要求1所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第一SPI接口为采用DMA传输模式的SPI。
10.根据权利要求1所述的一种采用三个SPI代替SSI多从机的通信设备，其特征在于，所述第一SPI接口为采用中断或阻塞的传输模式的SPI。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211280757.1A CN115563036A (zh) | 2022-10-19 | 2022-10-19 | 一种采用三个spi代替ssi多从机的通信设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211280757.1A CN115563036A (zh) | 2022-10-19 | 2022-10-19 | 一种采用三个spi代替ssi多从机的通信设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115563036A true CN115563036A (zh) | 2023-01-03 |
Family
ID=84747109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211280757.1A Pending CN115563036A (zh) | 2022-10-19 | 2022-10-19 | 一种采用三个spi代替ssi多从机的通信设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115563036A (zh) |
-
2022
- 2022-10-19 CN CN202211280757.1A patent/CN115563036A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2867780B1 (en) | Device disconnect detection | |
| CN101334762B (zh) | 用在计算机中的数据传输系统 | |
| CN101329663B (zh) | 一种实现片上系统管脚分时复用的装置及方法 | |
| US9239810B2 (en) | Low power universal serial bus | |
| CN103914424B (zh) | 基于gpio接口的lpc外设扩展方法及装置 | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| EP2676204B1 (en) | Serial interface | |
| US8683097B2 (en) | Device connect detection | |
| TW200820003A (en) | Low power and low pin count bi-directional dual data rate device interconnect interface | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN107682655A (zh) | 一种视频数据到AXI_Stream总线数据流的快速转换方法 | |
| CN218413459U (zh) | 采用双串行外设接口和io中断替换ssi多从机的通信装置 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN111026691B (zh) | 基于apb总线的owi通讯设备 | |
| CN218413458U (zh) | 采用三个串行外设接口代替ssi多从机的通信装置 | |
| CN104077258A (zh) | SPI与Localbus的互通方法及其应用 | |
| CN115563036A (zh) | 一种采用三个spi代替ssi多从机的通信设备 | |
| CN115514592A (zh) | 一种采用双spi和io中断替换ssi多从机的通信设备 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN212647461U (zh) | 一种基于pci总线的同步或异步串行通讯控制电路 | |
| CN218416404U (zh) | 一种采用双spi实现ssi的从机设备 | |
| CN208190652U (zh) | 一种全双工通用同步异步串行收发器的主板 | |
| CN113688082A (zh) | 一种支持低功耗无感唤醒的高速spi接口电路结构及其控制方法 | |
| CN218416405U (zh) | 单串行外设接口与io中断实现ssi通信的从机设备 | |
| CN115589348A (zh) | 一种单spi与io中断实现ssi通信的从机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |