CN115483915A - 用于限制可切换的负载电流的集成电路和方法 - Google Patents

用于限制可切换的负载电流的集成电路和方法 Download PDF

Info

Publication number
CN115483915A
CN115483915A CN202210677378.XA CN202210677378A CN115483915A CN 115483915 A CN115483915 A CN 115483915A CN 202210677378 A CN202210677378 A CN 202210677378A CN 115483915 A CN115483915 A CN 115483915A
Authority
CN
China
Prior art keywords
transistor
current
drain
main
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210677378.XA
Other languages
English (en)
Inventor
C·赫尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN115483915A publication Critical patent/CN115483915A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种用于限制可切换的负载电流的集成电路(1)。集成电路包括主晶体管(M1)，在导通状态下，负载电流流过该主晶体管，用于供给负载(RL)；和镜像晶体管(M2)，其中，所述镜像晶体管(M2)的栅极端子与所述主晶体管(M1)的栅极端子电连接，并且所述镜像晶体管(M2)的源极端子与所述主晶体管(M1)的源极端子电连接。此外，集成电路包括耦合电路(10、10')，该耦合电路设置为用于根据所述主晶体管(M1)的源极‑漏极电压(Usd1)补偿所述镜像晶体管(M2)的源极‑漏极电压(Usd2)。此外，还提供栅极控制电路(20、20')，该栅极控制电路用于基于通过所述镜像晶体管(M2)的漏极电流限制通过主开关(M1)的负载电流。

Description

用于限制可切换的负载电流的集成电路和方法
技术领域
本发明涉及一种用于限制可切换的负载电流的集成电路和方法。
背景技术
在ASIC、专用集成电路中，经常使用待切换的电负载电流用于供给负载的开关。例如，该开关可以通过MOS晶体管实现，该MOS晶体管在适当驱控时将两个负载端子低电阻地彼此连接或将它们高电阻地彼此分开。在此，根据待切换的负载设计开关。该开关在接通状态下必须具有所需的导电性，即它必须能够提供由负载所需的电流。由于有限的导电性或始终存在的串联电阻产生功率损耗，该功率损耗必须导出。构造和连接技术的载流能力如例如键合线、壳体金属化、印制导线、插头触点或线路也必须相应地设计尺寸，以便能够承载出现的最大电流。
为了满足经济方面的要求，所参与的部件的尺寸通常仅设计为直至功能区域的极限。对于故障情况，例如在短路或电阻低于所设置的负载时，因此执行电流限制。由此防止开关或与构造和连接技术相关的部件的热损坏。
为了限制电流或关断的目的，要求检测流过处于导通状态中的开关的电流。
图1示出根据现有技术的用于限制可切换的负载电流的典型的集成电路1。通过流过晶体管M1的供给源VDD产生的电流被引导通过与晶体管M1串联地布置的分流电阻器Rsh，在该分流电阻器的两个端子上，例如在触点K2和K3上出现电压降Ush。
借助欧姆定律和基于分流电阻器Rsh的知识，该电压降Ush可以转换为电流Ish，该电流流过分流电阻器Rsh并且因此也流过晶体管M1。尤其得到，Ish＝Ush/Rsh。
在下面描述集成电路1的进一步的细节。通过控制输入端28可以如此驱控晶体管M1的栅极端子，使得晶体管M1进入到导通状态中。在导通状态下，漏极端子和源极端子通过形成导电通道低电阻地相互连接。该驱控可以通过逻辑模块26和可选地通过驱动器进行，其中，后者在此未详细示出。
流过负载电阻RL的负载电流IL近似地，即在忽略流入比较器24中的电流的情况下相应于通过分流电阻器Rsh的电流Ish。因此，适用Ish≈IL。因此，电压Uin＝RshIsh-Uref≈RshIL-Uref作用于比较器24的输入端。
对于负载电流IL为零的情况，比较器24的输出在该纯粹示例性的逻辑中处于低位态(LOW)。如果负载电流IL超过值Uref/Rsh，则比较器24的输出被拉至高位态(HIGH)。然后，栅极控制器(在此例如包括逻辑模块26)可以引起，晶体管M1的栅极如此被驱控，使得晶体管M1阻断并且相应地将其漏极和源极端子高电阻地彼此分开。
然而，缺点是应检测的电流越精确，则分流电阻器Rsh就必须越精确地实施。分流电阻器可以作为在电路1外，即在ASIC外的外部结构元件安置在系统中，但或者集成在电路1内、即在ASIC中。外部的分流电阻器Rsh可以非常精确地构造，然而需要在印刷电路板上的大量空间并且导致附加成本。
然而，如果将分流电阻器集成在电路1中，则只能实现低精度，而无需费事的校准。此外，在分流电阻器Rsh上形成附加的电压降Ush，其增大了由晶体管M1和分流电阻Rsh的总电阻。由此，附加地在系统或电路(即ASIC)中产生要导出的损耗功率。
分流电阻Rsh越小地实施，则这些功率损耗就越低。然而，由此也使在分流电阻器Rsh上非常小的电压降Ush的信号分析处理更复杂。通常，这需要使用非常精确的放大器电路。此外，必须提供足够的带宽要求，以便在电流强度过高的情况下可以快速启动应对措施。尤其必须防止出现上述损坏。
发明内容
根据本发明提供一种用于限制可切换的负载电流的集成电路。在此，集成电路包括可在导通状态和非导通状态之间切换的主晶体管。在导通状态下，负载电流流过该主晶体管，用于供给负载。此外，集成电路包括镜像晶体管，其中，镜像晶体管的栅极端子与主晶体管的栅极端子电连接，并且镜像晶体管的源极端子与主晶体管的源极端子电连接。此外，集成电路包括耦合电路，该耦合电路电与主晶体管和镜像晶体管的漏极端子电连接，并且设置为用于根据镜像晶体管的源极-漏极电压补偿(Nachführen)主晶体管的源极-漏极电压。集成电路还包括栅极控制电路，该栅极控制电路与主晶体管的栅极端子电连接并且设置为用于基于通过镜像晶体管的漏极电流限制通过主开关的负载电流。
所使用的晶体管尤其可以是MOS晶体管。该原理也可以应用于JFET晶体管或双极晶体管。此外，可以使用P通道和N通道晶体管、尤其PMOS晶体管或NMOS晶体管。术语“耦合电路”应理解为使镜像晶体管的源极-漏极电压取决于主晶体管的源极-漏极电压的电路区域或单个的电路元件。换言之，“补偿”意味着适配源漏电压。这意味着将主晶体管的源极-漏极电压传递到镜像晶体管上，即尤其，主晶体管的源极-漏极电压的变化导致源极-漏极电压的相应变化。优选地，相关性通过Usd2＝Usd1+Uoffs实现，其中，Uoffs可以是正数、负数或也可以为零。主晶体管在三极管区域或线性区域中运行。换言之，镜像晶体管如上所述地连接次级晶体管。因此，镜像晶体管的电流是主晶体管电流的缩小映射或者说缩小镜像。至少在负载电流范围内，镜像晶体管的源极-漏极电流或漏极电流与负载电流成比例。尤其，当通过镜像晶体管的漏极电流达到确定阈值时，实现栅极端子的控制。该阈值对应于允许引导通过主开关的最大负载电流。
本发明的优点是可以节省外部结构元件如分流电阻，或不需要校准内部的分流电阻。由此也消除了分流电阻上的附加的电压降，使得不会通过分流而形成附加的功率损耗，并且因此不必能够实现附加的散热。开关的总电阻约降低了节省的分流电阻值。主晶体管也可以实施得更小，以实现所需的总电阻。此外，简化了分析处理电子器件。详细地，本发明能够通过漏极-源极电压的耦合或通过补偿实现连接栅极和源极端子，使得电流能够引导通过镜像晶体管，该电流与通过主开关的负载电流成正例。由此，镜像晶体管构成主晶体管的镜像版本或者说映射。因此，通过检测通过镜像晶体管的漏极电流，能够推断或者说检测通过主开关的负载电流，并且基于流过镜像晶体管的电流限制负载电流。
下面给出本发明的有利扩展方案。
优选地，主晶体管的宽度-长度比与第一次级晶体管的宽度-长度比相比大系数α>1，优选α≥10，更优选α≥100。由此产生主晶体管的缩小映射。尤其，仅非常小的电流会流过镜像晶体管，相应于与主晶体管相比的系数α。例如，在α＝1000的情况下，电流可以为1mA，而负载电流为1A。
优选地，耦合电路包括与镜像晶体管串联的第一次级晶体管。此外，耦合电路还包括第二次级晶体管，该第二次级晶体管以二极管方式连接并且与主晶体管串联，其中，第一次级晶体管的栅极端子与第二次级晶体管的栅极端子电连接。此外，耦合电路可以包括与第二次级晶体管的漏极端子连接的第一电流阱。例如，第一电流阱可以由晶体管构成。在此，电流强度是固定预设的。第二次级晶体管(其中栅极端子和漏极端子连接)始终处于饱和区域中，并且由于电流吸收而出现栅极-源极电压。这种连接引起镜像晶体管的源极-漏极电压根据主晶体管的源极-漏极电压自动地补偿，尤其，源极-漏极电压可以相同地设定，即漏极电势可以具有相同的值。替代地，源极-漏极电压也可以彼此相差一偏移量，该偏移量可以是负的或正的。所说明的借助晶体管实现电压耦合具有如下优点：仅须运行非常少量的电路费事。
在集成电路的一个优选实施方式中，第一次级晶体管的宽度-长度比与第二次级晶体管的宽度-长度比相差系数β。对于β≠1，因此得到进一步的优化参数，以便改进集成电路的设计尺寸并且调设晶体管的工作点。借助该系数实现上面描述的偏移量，参见上面的Uoffs。
优选地，耦合电路包括与镜像晶体管串联的第一次级晶体管。此外，集成电路还包括第一运算放大器，其中，第一运算放大器的输入端与主晶体管和镜像晶体管的漏极端子电连接，并且其中，输出端与第一次级晶体管的栅极端子电连接。由此可以保证，主晶体管和镜像晶体管之间出现源极-漏极电压的自动耦合。通过调节输入电压差到0V，由此可以得到源极-漏极电压相等。尤其可以通过运算放大器执行非常准确或精确地调设电势。
优选地，耦合电路设置为用于将镜像晶体管的源极-漏极电压与主晶体管的源极-漏极电压调设为相等的值。这可以分别借助两个上游的耦合电路实现，其中，在β＝1的情况下，该相关性在具有两个次级晶体管的耦合电路中实现，并且在使用运算放大器的情况下始终满足。在这种情况下，在镜像晶体管上作用相同的电势。
优选地，集成电路包括与第一次级晶体管的漏极端子串联的测量电阻，并且其中，栅极控制电路包括第二运算放大器并且设置为用于基于在测量电阻上的测量电压与参考电压的差调节主晶体管的栅极端子。借助该连接说明调节回路。在这种情况下，限制因此对应于调节，也就是说，阻止、即限制负载电流超过调节点进一步升高，即超过最大负载电流。在此，当通过镜像晶体管的漏极电流达到阈值时，就发生调节。在该阈值时，最大负载电流流过主晶体管。由此实现调节回路，在该调节回路中，借助通过镜像晶体管的电流路径，不超过通过主晶体管的最大负载电流。
优选地，集成电路包括与第一次级晶体管的漏极端子电连接的第二电流阱，并且其中，栅极控制电路包括比较器并且设置为，当通过镜像晶体管的漏极电流大于第二电流阱的电流值时，将主开关切换到非导通状态中。由此可以借助检测漏极电势来确定固定的开关点。因此，在故障情况下可以产生硬关闭。其优点是在发生过电流时可以立即保护电路，并从而减少电路部件的损坏。在此，当通过镜像晶体管的漏极电流达到阈值时，就会发生关断。在该阈值时，最大负载电流流过主晶体管。
根据本发明的用于限制可切换的负载电流的方法在此主要包括以下步骤：在第一步骤中，提供镜像晶体管和可在导通和非导通状态之间切换的主晶体管，在导通状态下，电流流过所述主晶体管，用于供给负载。在此，镜像晶体管的栅极端子与主晶体管的栅极端子电连接，并且镜像晶体管的源极端子与主晶体管的源极端子电连接。在进一步的步骤中，该方法包括根据主晶体管的源极-漏极电压补偿次级晶体管的源极-漏极电压。在进一步的步骤中，基于通过镜像晶体管的漏极电流限制通过主开关的负载电流。
在此适用与关于上述集成电路相同的优点。
优选地，用于限制可切换的负载电流的方法包括调节或关断负载电流。因此，可以以不同方式防止，过电流流过主晶体管，例如在故障情况下。
附图说明
根据附图和下面的说明更详细地阐述本发明的实施例。附图示出了：
图1根据现有技术的用于限制可切换的负载电流的集成电路，
图2根据本发明第一实施方式的用于限制可切换的负载电流的集成电路，
图3根据本发明第二实施方式的用于限制可切换的负载电流的集成电路，
图4根据本发明第三实施方式的用于限制可切换的负载电流的集成电路，
图5根据本发明第四实施方式的用于限制可切换的负载电流的集成电路，和
图6根据本发明实施方式的用于限制可切换的负载电流的示意性的方法。
具体实施方式
图2示出根据本发明第一实施方式的用于限制可切换的负载电流的集成电路1。集成电路1包括主晶体管M1。主晶体管M1用于切换负载电流以供给(外部)负载RL，外部负载在此通过电阻表示。在此，主晶体管M1的源极端子以第一触点K1和第二触点K2连接到外部电线路、尤其是供给电压Vdd上。在该示例中，第一触点K1连接到正的供给电压Vdd上。负载RL相应地与主晶体管M1串联。
主晶体管M1能够在导通状态，即低电阻状态与非导通状态，即高电阻状态之间切换。在导通状态下，负载电流IL基本上流过主晶体管M1。因此，该负载电流相应于经由主晶体管M1的源极-漏极路径的漏极-源极电流Isd1，即IL≈Isd1。
此外，集成电路1包括镜像晶体管M2。镜像晶体管M2关于其源极-漏极路径与主晶体管M1并联地连接。镜像晶体管M2的栅极端子与主晶体管M1的栅极端子电连接。此外，镜像晶体管M2的源极端子与主晶体管M1的源极端子电连接。通过该连接保证，两个晶体管M1、M2的源极-栅极电压相同，即Usg2＝Usg1。在此，主晶体管M1在线性区域中、即三极管区域中运行。在该运行状态下，其源漏电流ISD1不仅仅由源极-栅极电压USG1确定，而是决定性地也由源漏电压USD1确定。
因此，集成电路1还包括耦合电路10。图2中的虚线表示耦合电路10，与在其它附图中一样，仅用于更清楚地图示说明集成电路1。耦合电路10与主晶体管M1和镜像晶体管M2的漏极端子电连接。耦合电路10构造为，使得根据主晶体管M1的源极-漏极电压Usd1补偿或调整镜像晶体管M2的源极-漏极电压Usd2。换言之，主晶体管M1的源极-漏极电压Usd1被强制施加在镜像晶体管M2上或者说传递给该镜像晶体管。该相关性优选地(在第一近似中)如下：Usd2＝Usd1+Uoffs，其中，Uoffs可以是正的、负的或0。在一些实施方式中，Usd2＝Usd1是优选的。通过这种相关性实现，通过镜像晶体管M2的漏极电流Isd2至少在负载电流区域中与通过主晶体管M1的漏极电流Isd1成比例。因此，通过镜像晶体管M2的漏极电流Isd2代表流过主晶体管M1的电流的量度。如果通过主晶体管M1的漏极电流Isd1提高，则通过镜像晶体管M2的漏极电流Isd2也相应地提高。耦合电路的优选实施方式在进一步的附图中说明。
优选地，主晶体管M1的宽度-长度比与镜像晶体管M2的宽度-长度比相比大系数α>1、优选α≥10、更优选α≥100。也就是说，如果第一主晶体管M1具有宽度-长度比Wa/La，则优选地，镜像晶体管M2具有宽度-长度比αWa/La。在相同电压Usd2＝Usd1的情况下，这样的设计尺寸引起漏极电流Isd2比漏极电流Isd1小系数α。由此可以通过镜像晶体管M2将相应地小的比例电流引导到电流路径中。系数α≥100是特别有利的，因为仅很小的电流从主晶体管M1分流。因此，镜像晶体管M2可以相应地尺寸设计得小。
此外，集成电路1还包括栅极控制电路20。栅极控制电路20与主晶体管M1的栅极端子电连接，或与共同的栅极端子电连接。借助栅极控制电路20可以控制、尤其自动地控制主晶体管M1上的栅极电压。栅极控制电路20基于通过镜像晶体管M2的漏极电流限制通过主开关M1的负载电流。如上所述，通过镜像晶体管M2的漏极电流与负载电流成比例。由此可以借助检测该分支电流来进行限制。为此在下面更详细地描述优选的实施例。
在这里所说明的优选实施方式中，耦合电路10包括第一次级晶体管M3。第一次级晶体管M3与镜像晶体管M2串联。换言之，第一次级晶体管M3的源极端子与镜像晶体管M2的漏极端子电连接。
此外，在该优选实施例中，耦合电路10包括第二次级晶体管M4。此外，第二次级晶体管M4是以二极管方式连接的，换言之，其构造为作为二极管连接的晶体管。栅极端子和漏极端子因此相互电连接。因此，第二次级晶体管M4始终处于饱和区域中。此外，第二次级晶体管M4与主晶体管M1串联。换言之，这意味着主晶体管M1的漏极端子与第二次级晶体管M4的源极端子电连接。此外，第一次级晶体管M3的栅极端子与第二子晶体管M4的栅极端子电连接。此外，耦合电路10还包括与第二次级晶体管M4的漏极端子连接的电流阱I1。该连接电路引起，根据第一电流阱I1的确定值Is在第二次级晶体管M4上形成源极-栅极电压Usg4。例如，第一电流阱I1可以实施为另一晶体管。
耦合电路10能够实现漏极电势的电压耦合。尤其，镜像晶体管M2可以通过电压耦合如此运行，使得镜像晶体管M2的源极-漏极电压Usd2根据主晶体管M1的源极-漏极Usd1适配。尤其在次级晶体管M3、M4的尺寸设计相同的情况下，源极-漏极电压Usd2和Usd1可以被相等设定。该连接的电路复杂性是有利地小的。
与第二次级晶体管M4的宽度-长度比相比，第一次级晶体管M3的宽度-长度比也可以具有系数β，尤其，β可以≠1。也就是说，如果第一次级晶体管M3具有宽度-长度比Wb/Lb，则第二次级晶体管M4可以具有宽度-长度比βWb/Lb。例如，β可以是一个略微的校正值，例如在0.1至10的范围内，并且可以用于校正或优化工作点。因此，电路具有更大的尺寸设计自由度。因此，通过β系数可以实现偏移、即偏移电压Uoffs。总体上，镜像晶体管M2的源极-栅极电压Usg3和从而源极-漏极电压Usd2可以取决于镜像晶体管Isd2的漏极电流。
此外，集成电路1还包括与第一次级晶体管M3的漏极端子串联的测量电阻Rm。相应于漏极电流Isd2并因此与通过镜像晶体管M2的负载电流成比例的测量电流Im因此流过测量电阻Rm。
在该实施例中，栅极控制电路20包括运算放大器22。在此，运算放大器22的正输入端可以与第二次级晶体管M4的漏极端子连接。因此，测量电压UM通过测量电阻Rm作用在该输入端上。负输入端可以设定到参考电压Vref上，例如借助电压源V。运算放大器22的输出端也可以与第一主晶体管M1的栅极端子电连接。因此，调节电路基于通过镜像晶体管M2的漏极电流Isd2实现。在本发明的其它实施方式中设置一种定时电路，该定时电路在最大负载电流流动一定时间之后实现完全关断。由此避免在持久的故障情况下运行。
此外，运算放大器22设置为用于基于在测量电阻Rm上的测量电压Um与参考电压Uref的差来调节主晶体管M1的栅极端子，使得测量电压调设为Um＝Uref。由此，在该实施方式中确定了最大负载电流ILmax。该最大负载电流ILmax因此可以基于Uref、Rm、系数α和β以及电流阱I1的电流IS确定。
在下面将根据图示说明的示例进一步说明所述的实施例，但本发明不限于这些示例。
通过测量电阻RM的测量电流IM与负载电流IL成比例。通过确定系数α和β以及通过确定电流I1来确定比例系数。例如，对于β＝1和I1＝IL/α，适用ISD2＝ISD1/α或IM＝IL/α。
例如，电流阱I1的电流可以调设为最大负载电流ILmax：IS＝ILmax/α。然后，借助系数β可以根据众所周知的MOS晶体管的漏极-源极电流或源极-漏极电流与其漏极-源极电压或源极-漏极电压在三极管区域中或在线性区域中的相关性比α更大或更小地选择比例IL/IM。这在设计电路尺寸时提供了附加的自由度。
因此，电压源V的参考电压UREF与测量电阻RM的选择一起确定系数α和β并且与电流I1的选择一起确定可以流过作为开关工作的主晶体管M1的最大负载电流ILmax。例如，对于β＝1，IS＝ILmax/α和RM＝UREF/IS，适用ILmax/α＝UREF/RM。
在图3中示出根据本发明第二实施方式的集成电路1。该实施方式也说明了如在图2中已经描述地那样的调节电路。在下面将仅更详细地说明与图2的不同之处。对于相同之处参见图2中的描述。
在该实施方式中，耦合电路10'还包括与镜像晶体管M2串联的第一次级晶体管M3。此外，耦合电路10'包括第一运算放大器12，其中，第一运算放大器12的输入端与主晶体管M1和镜像晶体管M2的漏极端子电连接。在该具体的示例中，第一运算放大器12的正输入端与主晶体管M1的漏极端子电连接，而负输入端与镜像晶体管M2的漏极端子连接。输出端与第一次级晶体管M3的栅极端子电连接。该实施方式具有如下优点：可以非常精确地调设在镜像晶体管M2上的漏极-源极电压或者说漏电势。
第一运算放大器12如此驱控第一次级晶体管M3的栅极端子，使得对于镜像晶体管M2产生与用于主晶体管M1相同的源极-漏极电压Usd2。这通过以下方式实现：第一运算放大器12将其正输入端与负输入端之间的差值输入电压UD＝Usd2-Usd1调节到UD＝0V。因此，在该实施方式中，始终适用Usd2＝Usd1。通过选择测量电阻RM、系数α以及第一次级晶体管M3的宽度-长度比W/L再次将最大负载电流ILmax调设为调节点。对于进一步的细节，参考图2的描述，在此也适用。
在图4中示出根据本发明第三实施方式的集成电路1。在该实施方式中，不发生负载电流的调节，而是电路技术上实现负载电流的关断。在此，耦合电路10类似于图2中所描述的实施方式实施。因此，仅说明与图2的不同之处并且对于相同之处参考图2。然而，这些相同之处也可以应用于本发明的当前实施方式。
集成电路还包括第二电流阱I2。该第二电流阱I2在此与第一次级晶体管M3的漏极端子电连接。在该实施例中，栅极控制电路20'包括比较器24。在这种情况下，当通过镜像晶体管M2的漏极电流Isd2大于第二电流阱I2的电流值(在图中例如以γIS标明)时，具有比较器24的栅极控制电路20'将栅极端子切换到非导通状态中，其中，本发明不限于γ的确定值。
在此，比较器24的正输入端与第一次级晶体管M3的漏极端子连接。负输入端调节到参考电压Uref。这可以借助附加的电压源V来实现。因此，当漏极端子上的电压高于参考电压Uref时，比较器24切换。在当前实施方式中，这发生在通过镜像晶体管M2的漏极电流Isd2(该电流通过耦合电路与通过主晶体管M1的负载电流IL成比例)大于第二电流阱I2的电流值时，然后，栅极控制电路20'可以将栅极端子切换到非导通状态中。因此，电流阱用于基于电流、尤其基于通过镜像晶体管M2的缩放电流Isd2确定切换点。因此，利用漏极电流Isd2与负载电流的比例来定义关断点。
为了图示说明，这将在下面进一步描述。次级晶体管M3、M4的栅极端子相互电连接。由此，在合适地选择主要晶体管M1的宽度-长度比Wa/La和第二次级晶体管M4的宽度-长度比Wb/Lb以及系数α，β和γ的情况下可以非常精确地设定，在哪个负载电流时，次级晶体管M3和M4具有相同的源极-栅极电压Usg3和Usg4。然后，次级晶体管M3和M4可以采用相同的工作点。由此，两个次级晶体管M3和M4的源极-源极电压Usd3和Usd4也可以是相同的。然而，在此要强调的是，本发明不依赖于特殊的参数选择，其中，可以精确地设计电路1的尺寸。
第二电流阱I2的含义在下面更详细地描述。电流阱I2例如可以导出电流I2＝γIS，例如当β≠1时。在该实施例中，γ也可以具有值1。在合适地选择宽度-长度比Wa/La或Wb/Lb以及系数α，β和γ的情况下，镜像晶体管M2可以根据M1和M2的宽度-长度比α在比较器24的切换点附近提供电流ILmax/α。在此，ILmax相应于借助电路参数可调设的通过主晶体管M1的最大允许负载电流。
在负载电流IL<ILmax的情况下，相当于Isd2<γIS，第一次级晶体管M2不能提供电流阱I2可以导出的电流。因此，得到USG3＜USG4，并且比较器24的正输入端从电流阱I2接地。在这种情况下，比较器12的输出端例如对于IL<ILmax或对于Isd2<γIS为低位(LOW)。
当负载电流IL>ILmax时，相当于Isd2>γIS，第一次级晶体管M2可以提供比电流阱I2可以导出的更多的电流。因此得到USG3>USG4并且比较器24的正输入端被镜像晶体管M2和第一次级晶体管M3通过电压源V1的参考电压UREF连接至正的供给电压VDD。由此，在适当地选择参考电压Uref时，比较器24的输出端可以相应地变为高位(HIGH)。因此，在过电流的情况下可以借助通过镜像晶体管M2的电流路径实现有利的关断。
前面的解释仅用于图示说明本发明，并且本发明既不限制于PMOS逻辑上，因为该电路也可以以NMOS晶体管实施，也不限于特定的参数选择。在此，尺寸设计参数可用于优化电路并且用于精确调设ILmax。在图5中示出根据本发明第四实施方式的集成电路1。该实施方式也描述了如在图4中那样在负载电流过高时关断主晶体管M1。然而，与图4不同地，耦合电路20'类似于图3来描述。因此，参考前述附图的公开内容。
除去与镜像晶体管M2串联的第一次级晶体管M3外，耦合电路10'还包括第一运算放大器12，其中，第一运算放大器12的输入端与主晶体管M1和镜像晶体管M2的漏极端子电连接。在该具体的示例中，第一运算放大器12的正输入端与主晶体管M1的漏极端子电连接，而负输入端与镜像晶体管M2的漏极端子连接。输出端与第一次级晶体管M3的栅极端子电连接。这种实施方式具有的优点是可以省去电流阱I1。
栅极控制电路与图4的相同，并且参见上面图4描述的内容。
在图6中还示意性地说明一种用于限制可切换的负载电流的方法。在第一步骤S1中，该方法包括提供镜像晶体管M2和可在导通与非导通状态之间切换的主晶体管M1，并且在导通状态下，负载电流IL流过该主晶体管，用于供给负载RL。镜像晶体管M2的栅极端子与主晶体管M1的栅极端子电连接，并且镜像晶体管M2的源极端子与主晶体管M1的源极端子电连接。
在第二步骤S2中，与主晶体管M1的源极-漏极电压Usd1成比例地补偿镜像晶体管M2的源极-漏极电压Usd2。
在第三步骤S3中，基于通过镜像晶体管M2的漏极电流限制通过主开关M1的负载电流。
限制可以是调节或关断，为此也参见对图1-4的描述。该方法的优点在此由上述说明内容得到。该方法的另外的步骤可以从对集成电路1的说明的上述部分得出。
总之，在本发明中描述了电流限制、尤其是电流调节或电流关断，其中在没有分流的情况下，以比例电流的形式实现对电流所需的检测。这通过以下方式实现：镜像晶体管M2优选地构成主晶体管M1的缩放版本或缩小映射，其以与主晶体管M1本身相同的方式驱控。在主开关上的电压降借助耦合电路10、10'检测并且电路技术上强制施加在缩小的镜像晶体管M2上。由此产生不但对于主晶体管M1而且对于镜像晶体管M2、不但在驱动方面而且关于在这些晶体管的端子上的电势或关于在开关上的电压降的相同关系，即正比。在此省去分流电阻，但仍然能够精确地检测流过主开关M1的电流。此外，简化了用于限制或关断负载电流的分析处理电子器件。
尽管已经通过优选实施例详细地图示说明和描述本发明，但本发明不受所公开的示例限制，并且本领域技术人员可以在不脱离本发明的保护范围的情况下从中导出其它变型。

Claims (10)

1.一种用于限制可切换的负载电流的集成电路(1)，包括：
-能够在导通状态和非导通状态之间切换的主晶体管(M1)，在导通状态下，负载电流流过该主晶体管，用于供给负载(RL)；
-镜像晶体管(M2)，其中，所述镜像晶体管(M2)的栅极端子与所述主晶体管(M1)的栅极端子电连接，并且所述镜像晶体管(M2)的源极端子与所述主晶体管(M1)的源极端子电连接；
-耦合电路(10、10')，该耦合电路与所述主晶体管(M1)的漏极端子和所述镜像晶体管(M2)的漏极端子电连接并且设置为用于根据所述主晶体管(M1)的源极-漏极电压(Usd1)补偿所述镜像晶体管(M2)的源极-漏极电压(Usd2)；
-栅极控制电路(20、20')，该栅极控制电路与所述主晶体管(M1)的栅极端子电连接并且设置为用于基于通过所述镜像晶体管(M2)的漏极电流限制通过主开关(M1)的负载电流。
2.根据权利要求1所述的集成电路(1)，其中，所述主晶体管(M1)的宽度-长度比与所述镜像晶体管(M2)的宽度-长度比相比大系数α>1，优选α≥10，更优选α≥100。
3.根据权利要求1或2所述的集成电路(1)，其中，所述耦合电路(10)包括：
-第一次级晶体管(M3)，该第一次级晶体管与所述镜像晶体管(M2)串联连接；和
-第二次级晶体管(M4)，第二次级晶体管以二极管方式连接并且与所述主晶体管(M1)串联连接，其中，所述第一次级晶体管(M3)的栅极端子与所述第二次级晶体管(M4)的栅极端子电连接，
-第一电流阱(I1)，该第一电流阱与所述第二次级晶体管(M4)的漏极端子连接。
4.根据权利要求3所述的集成电路(1)，其中，所述第一次级晶体管(M3)的宽度-长度比与所述第二次级晶体管(M4)的宽度-长度比相差系数β。
5.根据权利要求1或2所述的集成电路(1)，其中，所述耦合电路(10')包括：
-第一次级晶体管(M3)，该第一次级晶体管与所述镜像晶体管(M2)串联连接；和
-第一运算放大器(12)，其中，所述第一运算放大器(12)的输入端与所述主晶体管(M1)的漏极端子和所述镜像晶体管(M2)的漏极端子电连接，并且其中，所述第一运算放大器(12)的输出端与所述第一次级晶体管(M3)的栅极端子电连接。
6.根据权利要求1至3或5中任一项所述的集成电路(1)，其中，所述耦合电路(10、10')设置为用于将所述镜像晶体管(M2)的源极-漏极电压(Usd2)与所述主晶体管(M1)的源极-漏极电压(Usd1)调设为相等的值。
7.根据权利要求1至6中任一项所述的集成电路(1)，其特征在于，还包括测量电阻(Rm)，该测量电阻与所述第一次级晶体管(M3)的漏极端子串联连接，并且其中，所述栅极控制电路(20)包括第二运算放大器(22)，该第二运算放大器设置为用于基于在所述测量电阻(Rm)上的测量电压(Um)与参考电压(Uref)之间的差调节所述主晶体管(M1)的栅极端子。
8.根据权利要求1至6中任一项所述的集成电路(1)，其特征在于，还包括第二电流阱(I2)，该第二电流阱与所述第一次级晶体管(M3)的漏极端子电连接，并且其中，所述栅极控制电路(20')包括比较器(24)并且设置为，当通过所述第二镜像晶体管(M1)的漏极电流大于所述第二电流阱(I2)的电流值时，将所述主晶体管(M1)切换到非导通状态中。
9.一种用于限制可切换的负载电流的方法，包括：
-提供镜像晶体管(M2)和能够在导通状态和非导通状态之间切换的主晶体管(M1)，在导通状态下，负载电流(IL)流过该主晶体管，用于供给负载(RL)，其中，所述镜像晶体管(M2)的栅极端子与所述主晶体管(M1)的栅极端子电连接，并且所述镜像晶体管(M2)的源极端子与所述主晶体管(M1)的源极端子电连接；
-根据所述主晶体管(M1)的源极-漏极电压(Usd1)补偿所述镜像晶体管(M2)的源极-漏极电压(Usd2)；
-基于通过所述镜像晶体管(M2)的漏极电流限制通过主开关(M1)的负载电流。
10.根据权利要求9所述的用于限制可切换的负载电流的方法，其特征在于，所述限制包括调节或关断。
CN202210677378.XA 2021-06-15 2022-06-15 用于限制可切换的负载电流的集成电路和方法 Pending CN115483915A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021206080.3A DE102021206080A1 (de) 2021-06-15 2021-06-15 Integrierte Schaltung und Verfahren zum Begrenzen eines schaltbaren Laststroms
DE102021206080.3 2021-06-15

Publications (1)

Publication Number Publication Date
CN115483915A true CN115483915A (zh) 2022-12-16

Family

ID=84192319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210677378.XA Pending CN115483915A (zh) 2021-06-15 2022-06-15 用于限制可切换的负载电流的集成电路和方法

Country Status (3)

Country Link
US (1) US11829179B2 (zh)
CN (1) CN115483915A (zh)
DE (1) DE102021206080A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11838010B2 (en) * 2021-07-14 2023-12-05 Shanghai Yaohuo Microelectronics Co., Ltd. Power supply circuit with adjustable channel switch impedance and electronic device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220207A (en) 1991-09-03 1993-06-15 Allegro Microsystems, Inc. Load current monitor for MOS driver
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
WO1998007038A1 (de) * 1996-08-14 1998-02-19 Siemens Aktiengesellschaft Schaltungsanordnung zum erfassen des laststroms eines leistungs-halbleiterbauelements mit sourceseitiger last
US6323703B1 (en) * 2000-05-04 2001-11-27 Exar Corporation Indirect output current sensing
US6600362B1 (en) 2002-02-08 2003-07-29 Toko, Inc. Method and circuits for parallel sensing of current in a field effect transistor (FET)
DE10258766B4 (de) 2002-12-16 2005-08-25 Infineon Technologies Ag Schaltungsanordnung zur Steuerung und Erfassung des Laststroms durch eine Last
JP3739361B2 (ja) 2003-02-26 2006-01-25 ローム株式会社 半導体集積回路装置
US7202711B2 (en) * 2005-09-07 2007-04-10 Delphi Technologies, Inc. Technique for determining a load current
KR101221799B1 (ko) 2005-11-21 2013-01-14 페어차일드코리아반도체 주식회사 전류감지 회로 및 이를 구비한 부스트 컨버터
US8598859B2 (en) * 2006-05-29 2013-12-03 Autonetworks Technologies, Limited Power supply controller
JP5044448B2 (ja) * 2008-03-03 2012-10-10 ルネサスエレクトロニクス株式会社 電源スイッチ回路
JP5823798B2 (ja) * 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
DE102014202634A1 (de) 2014-02-13 2015-08-13 Robert Bosch Gmbh Stromdetektionseinrichtung und Verfahren zum Erfassen eines elektrischen Stroms
US9360879B2 (en) * 2014-04-28 2016-06-07 Microsemi Corp.-Analog Mixed Signal Group, Ltd. Sense current generation apparatus and method
US9541932B2 (en) 2014-09-09 2017-01-10 Infineon Technologies Ag Monitoring current in power switch devices
JP2017069412A (ja) 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US11829179B2 (en) 2023-11-28
DE102021206080A1 (de) 2022-12-15
US20220397928A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
JP7488438B2 (ja) トランジスタ電力スイッチのための電流感知及び制御
US6294941B1 (en) Semiconductor integrated circuit including voltage follower circuit
US6600362B1 (en) Method and circuits for parallel sensing of current in a field effect transistor (FET)
JP2000293248A (ja) フィードバック制御低電圧電流シンク／ソース
CN106066419B (zh) 电流检测电路
WO2012157118A1 (ja) 電圧駆動型素子を駆動する駆動装置
JP2004118411A (ja) ボルテージ・レギュレータ
JP3831894B2 (ja) 半導体集積回路
WO2007049597A1 (ja) 電流検出回路
CN112701663A (zh) 用于功率mos管的过流检测和保护电路、以及功率mos管组件
CN111435144B (zh) 电流检测电路
KR930006728B1 (ko) 반도체 집적회로
CN115483915A (zh) 用于限制可切换的负载电流的集成电路和方法
CN109638773B (zh) 温度保护电路以及应用温度保护电路的设备
JP2020030179A (ja) 電流検出回路
US9831665B2 (en) Overcurrent protection circuit
US7301745B2 (en) Temperature dependent switching circuit
CN115865009A (zh) 带有过压保护的放大器
KR101247219B1 (ko) 전류제한회로
CN113341192B (zh) 电流检测电路
JP3959924B2 (ja) 負荷駆動回路
JP6302639B2 (ja) 電流監視回路
EP1125180A1 (en) Load device
KR102658159B1 (ko) 과열 보호 회로 및 이것을 구비한 반도체 장치
US6958872B1 (en) Method and apparatus for measuring an output signal of a floating transducer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination