CN115865009A - 带有过压保护的放大器 - Google Patents

Abstract

本申请涉及带有过压保护的放大器。在所描述的示例中，电路(100)包括参考电压(102)、具有驱动输入和驱动输出的驱动电路(148)、输出晶体管(136)以及具有钳位输入和钳位输出的钳位电路(162)。输出晶体管(136)包括源极、漏极和栅极；源极被耦合以接收参考电压(102)。钳位输入耦合到驱动输出和栅极。钳位输出耦合到驱动输入或者耦合到驱动输出、栅极和钳位输入。钳位电路(162)被配置为检测输出晶体管(136)的操作区域，并在输出晶体管(136)进入三极管区域后生成钳位电流。钳位电流被选择成防止输出晶体管(136)的源栅电压的绝对值等于或超过输出晶体管(136)的栅极氧化物隧穿电压。

Description

带有过压保护的放大器

交叉引用

本申请是2021年9月23日提交的美国临时专利申请第63/247,343号的非临时申请并要求其优先权，该申请通过引用并入本文。

技术领域

本申请总体上涉及放大器，并且更具体地涉及带有过压保护的放大器。

背景技术

当在MOSFET的栅极和其源极之间施加大于阈值电压的电压时，金属氧化物半导体场效应晶体管(MOSFET)变得导电(被激活或导通)。然而，在一些示例中，诸如在具有相对薄的栅极氧化物的相对小的MOSFET器件中，足够高的栅源(或源栅，取决于沟道类型)电压可以感应出足够强的电场以使栅极氧化物导电，这可能对MOSFET造成永久性损坏。这被称为栅极氧化物隧穿。这是一种与雪崩倍增不同的MOSFET击穿形式，雪崩倍增是由MOSFET的漏源(或源漏，取决于沟道类型)电压超过最大值引起的。

放大器可以使用MOSFET，例如，以确定放大器增益并控制放大器输出。在一些示例中，放大器使用的MOSFET的击穿电压低于相对高电压轨(诸如放大器的电源的输出)和相对低电压轨(诸如接地)之间的电压差。

发明内容

在所描述的示例中，一种电路包括参考电压、具有驱动输入和驱动输出的驱动电路、输出晶体管以及具有钳位输入和钳位输出的钳位电路。输出晶体管包括源极、漏极和栅极；源极被耦合以接收参考电压。钳位输入耦合到驱动输出和栅极。钳位输出耦合到驱动输入，或者耦合到驱动输出、栅极和钳位输入。钳位电路被配置为检测输出晶体管的操作区域，并在输出晶体管进入三极管区域后生成钳位电流。钳位电流被选择成防止输出晶体管的源栅电压的绝对值等于或超过输出晶体管的栅极氧化物隧穿电压。

附图说明

图1示出了示例放大器的电路图。

图2示出了在图1的放大器中随着输入电压变化的各种信号的示例开环行为的图表。

图3示出了在图1的放大器中随着输入电压变化的各种信号的示例闭环行为的图表。

图4示出了示例放大器的电路图。

图5示出了附加示例放大器的电路图。

具体实施方式

在一些示例中，放大器100(图1)接收与放大器的理想(目标)输出电压V_{OUT_IDEAL}相对应的控制信号V_IN，而实际上放大器输出提供实际输出电压V_OUT。放大器使用依赖于V_OUT的反馈电压V_FB进行自我调节，并使用输出控制MOSFET(MPout 136)来控制V_OUT。在一些示例中，MPout 136的栅极具有小于可以施加到该栅极的最大可用电压的过电压限制V_EVL，该最大值由放大器100的(相对)高的参考电压V_DD减去(在图1的放大器100中)MPshift148的阈值电压V_T来设置。这里，V_EVL用于指MOSFET的过电压限制，其是源栅或栅源电压(取决于MOSFET是p沟道还是n沟道型MOSFET)，高于该电压将发生栅极氧化物隧穿。V_BREAKDOWN用于指源漏电压(在p沟道MOSFET中；在n沟道MOSFET中为漏源电压)，高于该电压将发生雪崩倍增。如果控制信号V_IN指定大于V_DD的V_{OUT_IDEAL}，则放大器100的调节反馈回路致使控制MPout 136的偏置电压的驱动器MOSFET(例如，图1中的MPshift 148，以及图5中一起作用的放大器级129的各个MOSFET)试图增加MPout 136的源栅电压V_SG不仅越过MPout 136完全导通时的源栅电压，而且还越过V_EVL。

为了保护放大器100免受这种潜在的破坏性反馈回路结果的影响，其包括感测过驱动MPout 136栅极的可能性的钳位电路162，其中检测的条件是MPout 136的操作区域。特别是，当MPout 136处于其饱和区域时，V_SG-V_T<V_SD，并且V_SD到系统最高电压电平(V_DD)的限制充当V_SG的上限。相反，当MPout 136处于三极管区域(也称为线性区域)时，使得V_SG>V_T且V_SG-V_T>V_SD(其中V_SD是源漏电压)，则V_SG可以被驱动大于V_SD并且到破坏性的程度。钳位电路162操作以检测MPout 136在三极管区域中并且给予将V_SG限制在过高电平以下的安全控制响应。MPout 136在三极管区域达到完全导电(最小电阻)。钳位电路162生成钳位电流I_CLAMP，其修改MPshift 148的偏置电压以限制MPout 136的源栅电压增加超过V_SG＝V_SD+V_T。这防止MPshift 148将MPout 136的源栅电压增加到V_EVL。

图1示出了示例放大器100的电路图。提供参考电压V_DD的(相对)高电压参考102连接到第一电流源104的输入端子。(MOSFET将被编号为M[编号][沟道类型]，其中编号增加而与沟道类型无关。)第一电流源104的输出端子连接到第一p沟道MOSFET M1P 106的源极，并且连接到第二p沟道MOSFET M2P 108的源极。M1P 106和M2P 108一起形成差分对输入。M1P106的栅极被连接以接收控制电压V_IN。M1P 106的漏极连接到第三n沟道MOSFET M3N 110的漏极，并连接到第四漏极扩展的n沟道MOSFET M4N 112的源极。在一些示例中，扩展MOSFET的漏极增加MOSFET的击穿电压。漏极扩展的MOSFET可以实施为n沟道器件或p沟道器件。在图中，用表示漏极的两条平行线绘制的MOSFET是漏极扩展的MOSFET。M3N 110的源极连接到地114。在一些示例中，地114是除了地之外的(相对)低电压参考。

M2P 108的栅极连接到反馈电压节点142以接收反馈电压V_FB。M2P 108的漏极连接到第五n沟道MOSFET M5N 116的漏极，并连接到第六漏极扩展的n沟道MOSFET M6N 118的源极。M3N 110的栅极连接到M5N 116的栅极。M4N 112的栅极连接到M6N 118的栅极。

M6N 118的漏极连接到第七漏极扩展的p沟道MOSFET M7P 120的漏极、第八p沟道MOSFET M8P 122的栅极和第九p沟道MOSFET M9P 124的栅极。M7P 120的源极连接到M8P122的漏极。M8P 122的源极和M9P 124的源极连接到高电压参考102。M7P 120的栅极连接到第十漏极扩展的p沟道MOSFET M10P 126的栅极。M9P 124的漏极连接到M10P 126的源极。从M10P 126的漏极连接到M4N 112的M1P 106、M2P 108、M3N 110、M4N 112、M5N 116、M6N 118、M7P 120、M8P 122、M9P 124、M10P 126和第二电流源128一起包括放大器100的放大器级129。(放大器级129使用折叠级联放大器拓扑。)驱动相应二极管接法的器件(未示出)的电流源的一个或多个布置用于为以下连接的MOSFET对中的每一个建立偏置电压：M3N 110和M5N 116、M4N 112和M6N 118，以及M7P 120和M10P 126。放大器级129响应于V_IN和V_FB之间的差生成电压以调整n沟道晶体管栅极偏置V_Nshift。

M4N 112的漏极连接到第十一n沟道漏极扩展的MOSFET M11N 130的栅极。M11N130被称为MNshift 130，因为它使V_Ndrive移位等于V_Nshift减去MNshift 130的阈值电压。此外，MNshift 130被配置为源极跟随器。MNshift 130的栅极处的电压称为V_Nshift。MNshift130的漏极连接到高电压参考102。MNshift 130的源极连接到第三电流源132的输入端子，并连接到第十二漏极扩展的n沟道MOSFET M12N 134的栅极。第三电流源132输出固定电流，其对应于MNshift 130以大致恒定的源栅电压保持导通。(在此，大致或大致相同是指在设计规范和制造公差范围内等于或相同。)

MNshift 130的源极处的电压被称为V_Ndrive，因为它驱动(偏置)n沟道晶体管M12N134的栅极。M12N 134可以充当开路、电压控制的电流放大器、具有可变电阻的电阻元件，或短路，具体取决于MNout 134的栅极处的V_Ndrive电压。开路行为通常对应于截止区域，电压控制的电流放大对应于饱和区域，并且电阻和短路行为对应三极管区域(也称为线性区域)。因此，M12N 134也被称为MNout 134，因为MNout 134取决于MNout 134的激活状态通过将输出端子135连接到地114或与地114断开来控制放大器100的输出端子135处的电压V_OUT。

第三电流源132的输出端子连接到地114。MNout 134的源极连接到地114。MNout134的漏极连接到第十三漏极扩展的p沟道MOSFET M13P 136的漏极、第一电阻器R1 138的第一端子和第二电阻器R2 140的第一端子。

M13P 136也被称为MPout 136，因为MPout 136取决于MPout 136的激活状态，通过将输出端子135连接到高电压参考102或将输出端子135从高电压参考102断开来控制V_OUT。MPout 136可以充当开路、电压控制的电流放大器、具有可变电阻的电阻元件，或充当短路——分别对应于截止、饱和以及三极管区域，如上所述——具体取决于MPout 136地栅极处的电压V_Pdrive。

R1 138的第二端子连接到具有反馈电压V_FB的反馈电压节点142。反馈电压节点142连接到第三电阻器R3 144的第一端子。R3 144的第二端子连接到地114。R2 140的第二端子连接到开关146的极(pole)。开关146的第一掷端子连接到高电压参考102，并且开关146的第二掷端子连接到地114。在图1中，开关146被示为将V_OUT135耦合到地114，使得V_OUT135主要是响应于通过MPout 136的电流。R1 138和R3 144一起形成电阻分压器，使得V_FB由等式1给出：

MPout 136的栅极连接到第十四漏极扩展的p沟道MOSFET M14P 148的源极、第四电流源150的输出端子和第十五漏极扩展的p沟道MOSFET M15P 152的栅极。第四电流源150输出固定电流，其对应于MPshift 148以等于MPshift 148的阈值电压的大致恒定的源栅电压保持导通。

M15P 152被称为MPsense 152，因为它用于生成电流I_SENSE，其用于感测MPout 136正在操作的区域——因此，感测MPout 136是在饱和区域还是三极管区域操作。MPout 136和MPsense 152是匹配的器件，这意味着它们在相同区域操作时(例如，当两者都在饱和区域操作时)响应于接收相同的偏置电压而具有近似成比例的源漏电流。因此，当MPout 136和MPsense 152在相同区域中操作时，I_SENSE＝a×I_OUT，其中a是标量，并且I_OUT是MPout 136的源漏电流。M14P 148被称为MPshift 148，因为它将V_Pdrive移位为等于V_Pshift减去MPshift148的阈值电压。此外，MPshift 148被配置为源极跟随器。MPshift 148的源极处的电压称为V_Pdrive，因为它驱动p沟道晶体管(偏置)MPout 136的栅极。MPshift 148的栅极处的电压称为V_Pshift。第四电流源150的输入端子连接到高电压参考102。MPshift 148的漏极连接到地114。MPshift 148的栅极连接到M10P 126的漏极、第二电流源128的输入端子以及十八漏极扩展的p沟道MOSFET M18P 160的漏极。M18P 160被称为MPclamp 160，因为它用于生成I_CLAMP。放大器级129响应于V_IN和V_FB之间的差生成电压以调整p沟道晶体管栅极偏置V_Pshift。

MPsense 152的源极连接到高电压参考102。MPsense 152的漏极连接到第十六漏极扩展的n沟道MOSFET M16N 154的漏极和栅极，并且连接到第十七漏极扩展的n沟道MOSFET M17N 156的栅极。M16N 154和M17N 156一起充当电流镜。M16N 154的源极连接到地114。M17N 156的源极连接到地114。M17N 156的漏极连接到第四电阻器R4 158的第一端子和MPclamp 160的栅极。R4 158的第二端子和MPclamp 160的源极连接到高电压参考102。MPsense 152、M16N 154、M17N 156、R4 158和MPclamp 160一起被称为钳位电路162。

放大器100被配置为输出电压V_OUT，其取决于控制电压V_IN和由R1 138和R3 144形成的电阻分压器缓和(moderated)的反馈回路。这种关系由等式2描述：

因此，放大器100被配置为生成具有相对于控制电压V_IN的固定闭环增益的输出电压V_OUT。此外，V_OUT受电压参考V_DD的限制，对应于MPout 136完全导通。对于MPout 136，V_SG＝V_DD-V_Pdrive。随着V_IN的增加，V_Pshift降低，从而降低了V_Pdrive，从而增加了MPout 136的V_SG。当MPout 136保持在饱和区域时，增加V_SG导致I_OUT和V_OUT的相对大的增加，以及MPout 136的源漏电压V_SD的相对大的降低。当MPout 136处于三极管区域时，增加V_SG导致I_OUT和V_OUT的增加相对小得多，以及MPout 136的源漏电压V_SD的对应的降低相对小得多；V_OUT＝V_DD-V_SD。因此，V_Pshift降低对应于放大器100的反馈回路试图使MPout 136更导电以增加V_OUT。将致使MPout136进入三极管区域的V_Pdrive电平在本文中被称为V_TRIODE。

最初将在没有钳位电路162和钳位电流I_CLAMP的情况下考虑放大器100行为。当MPout 136完全激活时(在三极管区域)，V_OUT≈V_DD并且对应的控制电压由等式3描述：

如果V_IN增加到等式3所描述的电平(由V_DD、R1和R3确定)以上，则V_FB停止增加，因为V_FB与V_OUT成比例(如等式1中所述)，并且V_OUT被限制为V_DD。这致使V_Pshift和V_Pdrive降低以试图使MPout 136更导电以尝试使V_FB等于V_IN，即使在MPout 136完全激活之后也是如此。然而，V_IN和V_FB之间的不相等仍未解决。因此，到MPout 136的V_Pdrive降低直到V_SG>V_EVL，这可能导致对MPout 136的栅极氧化物损坏。

在一些示例中，这种情况可能发生在电源波动或其他标称电路行为偏移期间，诸如当V_DD低于标称的设计的V_DD或V_IN超过设计的V_IN范围时。例如，标称上，V_IN介于0和2伏之间，V_DD为4伏，并且1+R1/R3＝2。如果在放大器100操作期间，V_IN等于2.1伏且V_DD等于3.8伏，则V_{OUT_IDEAL}等于4.2伏。因为4.2伏的V_{OUT_IDEAL}大于3.8伏的可实现V_OUT，所以当放大器100试图将输出电压拉至电源电压以上时，MPout 136的V_SG将超过V_EVL。

现在描述放大器100行为，包括钳位电路162和钳位电流I_CLAMP。如上所述，MPsense152与MPout 136匹配。这使得钳位电路162能够感测MPout 136的操作区域；具体而言，其使钳位电路162能够感测MPout 136何时在三极管区域操作。当V_SG>V_T且V_SG-V_T>V_SD时，MPout136进入三极管区域。如上所述，MPsense 152具有源漏电流I_SENSE，其被电流镜(M16N 154和M17N 156)镜像，使得M17N 156也具有源漏电流I_SENSE。MPclamp 160具有响应于MPclamp 160的偏置电压(其等于V_DD–I_SENSE×R4)而生成的源漏电流I_CLAMP。

V_Pdrive驱动MPout 136和MPsense 152，并且电压V_DD–I_SENSE×R4驱动MPclamp 160。钳位电路162的部件的各个相关属性(诸如影响I_OUT和I_SENSE之间的标量关系的电流响应，R4158的电阻和MPclamp 160的阈值电压)被选择成使得MPclamp 160在MPout 136进入三极管区域之后并且充分地在V_Pdrive达到V_EVL之前激活以导电，使I_CLAMP能够将V_Pshift和V_Pdrive钳位以防止V_SG达到V_EVL。响应于制造可变性来选择这些属性，以防止MPclamp 160的V_SG在V_Pdrive达到V_TRIODE之前达到其阈值电压，并防止MPclamp 160的V_SG达到其阈值电压太晚而使I_CLAMP无法将V_Pshift和V_Pdrive钳位来防止V_SG达到V_EVL。这避免了在MPout 136保持在饱和区域时激活MPclamp 160和将V_Pshift和V_Pdrive钳位，这可能影响放大器100的正常操作，并且还防止MPout136经历栅极氧化物隧穿。因为当V_Pdrive大于V_TRIODE时MPclamp 160截止，所以当MPout 136不处于三极管区域时(当MPout 136处于饱和区域或截止区域时)，I_CLAMP是涓流电流(小到不会影响放大器级129的操作，或为零)。

虽然当V_Pdrive＝V_TRIODE时MPout 136进入三极管区域，但MPsense 152并没有也进入三极管区域，而是由于M16N 154而留在饱和区域。M16N 154是二极管接法的，意味着它的栅极和漏极短接，从而通过在MPsense 152的漏极和地之间施加阈值电压降来维持跨MPsense152的相对高的源漏电压。这致使M16N 154对于大多数电流处于饱和区域。此外，M16N 154的有效电阻随着V_Pdrive降低和I_SENSE增加而降低，因为M16N 154随着I_SENSE增加而变得越来越导电。随着M16N 154变得越来越导电，MPsense 152和M16N 154的漏极之间的节点变得更紧密地耦合到地114，使得MPsense 152的漏极电压保持大致恒定或可忽略不计地增加。这意味着随着MPsense 152的源栅电压增加，MPsense 152的源漏电压的降低是有限的，使得对于MPsense 152，V_SG–V_T≤V_SD且MPsense 152保持在饱和区域。因此，并且如稍后详述的，当MPout 136和MPsense 152在不同操作区域中操作时，匹配的晶体管MPout 136和MPsense152在相同源栅电压下的特性响应不同。这种不同的响应有助于使用MPsense 152来激活MPclamp 160，使得当MPout 136在三极管区域中操作时，可以生成I_CLAMP以防止MPout 136的失控过驱动。

保持在饱和区域的MPsense 152能够在钳位电路152中节省功率并减少漏电流对放大器100操作的影响。此外，MPout 136和MPsense 152之间的紧密匹配使得钳位电路162能够在某种程度上对制造变化进行自我补偿。对于处于三极管区域(如上所述，也称为线性区域)中的p沟道型MOSFET，源漏电流与源栅电压成线性比例，并且相对强烈地依赖于源漏电压，如等式4所示：

在等式4(和下面的等式5)中，μ_p是电荷载流子有效迁移率，C_OX是每单位面积的栅极氧化物电容，L和W是栅极的长度和宽度，并且λ是沟道长度调制参数。对于处于饱和区域的p沟道型MOSFET，源漏电流与源栅电压的平方成比例，并且相对弱地依赖于源漏电压，如等式4所示：

因为源漏电流与源栅电压的平方成比例，所以将I_OUT与I_SENSE相关的标量可以相对小(或非常小)。这使得I_SENSE(并且因此钳位电路162消耗的功率)相对小，直到V_Pdrive达到V_TRIODE。随着V_Pshift降低，V_Pdrive降低越过V_TRIODE，I_SENSE与MPsense 152(和MPout 136)的V_SG之间的I_SD∝V_SG ²关系致使电压V_DD–I_SENSE×R4达到MPclamp 160的阈值电压，其中V_Pdrive的进一步变化相对小。这种二次关系还减小了MPclamp 160几乎导通或几乎不导通所处的电压范围，使MPclamp 160具有更明确的激活，并因此改善了钳位电路162对制造可变性的容限。

在MPclamp 160激活后，I_CLAMP与V_SG ⁴成比例增加，以增加第二电流源128的电阻两端的电压降。I_CLAMP与V_SG ⁴成比例增加，因为MP16N 154使MPsense 152保持在饱和区域，如上所述，并且MPclamp 160在饱和区域激活。(回顾，当偏置电压在阈值之下时，p沟道MOSFET激活，而当偏置电压在阈值之上时，n沟道MOSFET激活。)如下面关于等式5所示和描述的，源漏电流与在饱和区域操作的p沟道MOSFET的源栅电压的平方成比例。I_SENSE∝V_SG ²，且I_CLAMP∝(I_SENSE×R4)²，使得I_CLAMP∝V_SG ⁴。一旦MPclamp 160导通，四次方关系致使I_CLAMP迅速增加。

在MPclamp 160激活后，I_CLAMP与MPsense 152(和MPout 136)的V_SG之间的I_SD∝V_SG ⁴关系使I_CLAMP能够快速缩放以将V_Psense和V_Pdrive钳位。因此，I_CLAMP将V_Pshift钳位，使得V_Pdrive不会下降到(或接近)使得V_SG≥V_EVL的电平。该过程将参考图2和图3进一步描述。在一些示例中，I_CLAMP可以高达第二电流源128的电流。

根据放大器级129的电流分析，也可以考虑导致输出晶体管栅极氧化物隧穿的失控反馈回路行为。当V_OUT≤V_DD时，通过M3N 110的电流近似等于通过M5N 116的电流(放大器级129的每个“臂”中的电流近似相等)。在一些示例中，当V_OUT≤V_DD时，通过第一电流源104的电流等于I_B，通过M1P 106、M2P 108、M8P 122和M9P 124的电流等于I_B/2，并且通过M3N 110和M5N 116的电流等于I_B。当V_IN增加到越过理想V_OUT>V_DD时，第二电流源128的正常功能受到损害(例如，第二电流源128内的晶体管可能不再被适当偏置)，使得通过M1P 106、M3N 110、M8P 122和M9P 124的电流接近零，而通过M2P 108的电流接近I_B并且通过M5N 116的电流保持为I_B。随着V_SG增加到V_EVL，这导致MPout 136上的过应力。钳位电流I_CLAMP的引入维持了第二电流源128的正常功能(诸如第二电流源128晶体管的适当偏置)，使得尽管M1P 106和M2P108之间的电流不平衡，但电流在放大器级129的臂之间保持平衡，并防止MPout 136上的过应力。

图2示出了在图1的放大器100中随着控制电压V_IN变化的各种信号的示例开环行为的图表200。因此，图表200中表示的信号表现得好像MPclamp 160的漏极连接到接地114，使得I_CLAMP 206响应于V_Pdrive和MPout 136的操作区域而生成，但不阻止MPout 136的V_SG增加到V_EVL 208。水平轴线对应于控制电压V_IN。对于MPout 136曲线202的V_SG，竖直轴线是电压。对于输出电流I_OUT曲线204(示出通过输出端子135的电流)和钳位电流I_CLAMP曲线206，竖直轴线是电流。水平虚线示出V_EVL 208。

在V_IN<V_IN1的值下，V_SG随着V_IN的增加而相对小地变化。这是因为MPout 136处于饱和区域，使得I_OUT204与V_SG ²成比例，这意味着放大器级129可以根据V_FB调解(mediated)的反馈回路来控制MPshift 148，使得V_SG 202相对小的变化致使I_OUT204和V_OUT的相对大的变化。如上所述，V_OUT与I_OUT204、R1、R2和R3相关。在第一控制电压电平V_IN1处，V_SG 202致使MPout136进入三极管区域。在第二电压电平V_IN2处，MPclamp 160激活(导通)以导电，使得I_CLAMP206由MPclamp 160的源漏路径传导。在V_IN>V_IN1的值下，MPout 136处于三极管区域，并且V_SG202相对快速地增加。在V_IN>V_IN2的值下，I_CLAMP204相对快速地增加，与V_SG ⁴成比例。在一些示例中，MOSFET在很好地处于相应操作区域内时相对较好地符合等式4和5，但在操作区域之间的转变附近相对差地符合等式4和5描述的行为。在第三控制电压电平V_IN3处，MPout 136完全导电，并且在较高的控制电压(V_IN)下，I_OUT204不会进一步变化。控制电压电平从V_IN3到V_IN4的相对小的进一步增加导致放大器100的反馈回路将V_SG 202推到V_EVL(I_CLAMP不会阻止这个过程，因为图表200示出了开环行为)。

图3示出了在图1的放大器中随着输入电压变化时各种信号的示例闭环行为的图表300。水平轴线对应于控制电压V_IN。对于MPout 136曲线302的V_SG，竖直轴线是电压。对于输出电流I_OUT曲线304(示出通过输出端子135的电流)和钳位电流I_CLAMP曲线306，竖直轴线是电流。在V_IN<V_IN1的值下，V_SG随V_IN增加而相对小地变化。这是因为MPout 136处于饱和区域。在第一控制电压电平V_IN1下，V_SG致使MPout 136进入三极管区域。在第二电压电平V_IN2下，MPclamp 160激活(导通)以导电，使得I_CLAMP 306通过MPclamp 160的源漏路径传导。I_CLAMP306防止在图2的开环行为图表200中所示的V_SG 202的快速增加。在第三控制电压电平V_IN3下，I_OUT304(以及相应地，V_OUT)达到最大电平。然而，即使在V_IN>V_IN3之后，I_CLAMP 306也使放大器100能够避免失控反馈回路，对V_Pshift进行钳位，并因此防止MPshift 148将V_Pdrive增加到V_SG 302达到V_EVL 308的点。

图4示出了示例放大器400的电路图。图4和图5的放大器400和500(分别)中的与图1的放大器100中的部件相似并且定位相似的部件被赋予相同的附图标记。放大器400不包括钳位电路162。相反，第十五n沟道MOSFET M15N 402的栅极连接到MNshift 130的源极、第三电流源132的输入端子和MNout 134的栅极，使得M15N 402的栅极被V_Ndrive偏置。M15N 402的源极连接到地114。M15N 402被称为MNsense 402，因为它用于生成电流I_SENSE，该电流用于感测MNout 134正在操作的区域——因此，感测MNout 134是在饱和区域还是在三极管区域操作。M15N 402的漏极连接到第十六p沟道MOSFET M16P 404的漏极和栅极，并连接到第十七p沟道MOSFET M17P 406的栅极。M16P 404的源极和M17P 406的源极连接到高电压参考102。M17P的漏极连接到第四电阻器R4的第一端子和第十八n沟道MOSFET M18N 410的栅极。M18N 410被称为MNclamp 410，因为它用于生成I_CLAMP。MNsense 402、M16P 404、M17P 406、R4408和MNclamp 410一起被称为钳位电路412。钳位电路412的功能类似于图1的放大器的钳位电路162。

图5示出了示例放大器500的电路图。放大器500使用与图1的放大器100相同的部件，具有相同的编号，除了以下内容。MNshift 130、MPshift 148以及第三电流源132和第四电流源150被移除。MPout 136的栅极耦合到M10P 126的漏极、第二电流源128的输入端子、MPsense 152的栅极和MPclamp 160的漏极。MNout 134的栅极耦合到M4N 112的源极和第二电流源128的输出端子。因此，I_CLAMP通过跨第二电流源128增加附加电压降来增加V_Pdrive，防止V_DD减去V_Pdrive(其等于V_SG)超过V_EVL。

在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。

在一些示例中，I_CLAMP与I_SENSE成比例但不相同。在某些示例中，I_CLAMP响应于I_SENSE，但与I_SENSE不同。

在一些示例中，钳位电路162或412在接近且大于V_TRIODE的电压下激活，使得钳位电路162或412在MPout 136的V_SG或MNout 134的V_GS(分别)超过V_EVL之前激活，并且输出足够的I_CLAMP以防止MPout 136的V_SG或MNout 134的V_GS超过V_EVL。

在一些示例中，使用除电阻器之外的电阻元件(实际阻抗)。

在一些示例中，晶体管的源漏路径或漏源路径被称为晶体管的导电路径。

在一些示例中，使用除MOSFET之外的晶体管。

上述示例是针对特定拓扑结构和特定类型的MOSFET器件描述的。在一些示例中，使用了不同的拓扑。在一些示例中，使用n沟道型MOSFET代替一些p沟道型MOSFET。在一些示例中，使用p沟道型MOSFET代替一些n沟道型MOSFET。

在一些示例中，过电压限制也称为栅极氧化物隧穿电压。

在一些示例中，当V_SG>V_T且V_SG–V_T>V_SD时，MPout 136进入三极管区域，使得V_Pdrive≤V_OUT-V_T。

在一些示例中，放大器(诸如图1的放大器100或图4的放大器400)包括图1的钳位电路162和图4的钳位电路412两者。

在一些示例中，如本文所用(包括但不限于，关于权利要求)，栅源电压对于n沟道型MOSFET是指栅源电压，并且对于p沟道型MOSFET是指源栅电压，视情况而定。此外，漏源电压对于n沟道型MOSFET是指漏源电压，并且对于p沟道型MOSFET是指源漏电压，视情况而定。在一些示例中，如本文所用(包括但不限于，关于权利要求)，源栅电压对于n沟道型MOSFET是指栅源电压，并且对于p沟道型MOSFET是指源栅电压，视情况而定。此外，源漏电压对于n沟道型MOSFET是指漏源电压，并且对于p沟道型MOSFET是指源漏电压，视情况而定。

在一些示例中，高电压参考102被称为高参考电压端子102。在一些示例中，地114或低电压参考114被称为低参考电压端子114。

在一些示例中，MNout 134和MPout 136被称为输出晶体管。在一些示例中，输出晶体管是诸如MOSFET的晶体管，其通过将输出端子135连接到高电压参考102或低电压参考114或将输出端子135与高电压参考102或低电压参考114断开来控制V_OUT，这取决于输出晶体管的激活状态。

在一些示例中，诸如图1的放大器100，MPshift 148被称为MPout 136的驱动电路，V_Pshift被称为驱动输入，并且V_Pdrive被称为驱动输出。在一些示例中，诸如图4的放大器400，MNshift被称为MNout 134的驱动电路，V_Nshift被称为驱动输入，并且V_Ndrive被称为驱动输出。在一些示例中，诸如图5的放大器500，放大器级129被称为MPout 136的驱动电路，V_IN被称为驱动输入，并且V_Pdrive被称为驱动输出。因此，在一些示例中，提供电压以驱动输出晶体管的电路被称为驱动电路，由驱动电路提供以驱动输出晶体管的电压被称为驱动输出，并且控制驱动电路以提供驱动输出的驱动电路的输入被称为驱动输入。

在一些示例中，提供电压(电阻分压器对该电压进行分压)的节点被称为电阻分压器输入。在一些示例中，提供与电阻分压器输入处的电压相对应的由电阻分压器分压的电压的节点被称为电阻分压器输出。

Claims (20)

1.一种电路，其包括：

参考电压端子，其适用于接收参考电压；

驱动电路，其包括驱动输入和驱动输出；

输出晶体管，其包括源极、漏极和栅极，所述源极耦合到所述参考电压端子；以及

钳位电路，其包括钳位输入和钳位输出，所述钳位输入耦合到所述驱动输出和所述栅极，所述钳位输出耦合到所述驱动输入或者耦合到所述驱动输出、所述栅极和所述钳位输入，所述钳位电路被配置为检测所述输出晶体管的操作区域并在所述输出晶体管进入三极管区域后生成钳位电流，所述钳位电流被选择成防止所述输出晶体管的源栅电压的绝对值大于或等于所述输出晶体管的栅极氧化物隧穿电压。

2.根据权利要求1所述的电路，还包括：

输出端子，其具有输出电压，所述输出端子耦合到所述漏极；以及

控制输入端子，其适用于接收控制电压，所述驱动电路被配置为通过响应于所述控制电压和所述输出电压生成所述输出晶体管的所述偏置电压来控制所述输出电压；

其中所述输出电压响应于所述参考电压而受到限制。

3.根据权利要求2所述的电路，还包括放大器，所述放大器包括放大器输入和放大器输出并具有增益，所述放大器输入被耦合以接收响应于所述控制电压的电压，所述放大器输出耦合到所述驱动输入和所述钳位电路输出。

4.根据权利要求3所述的电路，

还包括电阻分压器，所述电阻分压器包括电阻分压器输入和电阻分压器输出，所述电阻分压器输入耦合到所述输出端子，所述电阻分压器输出耦合到具有反馈电压的反馈节点；

其中所述放大器输入是第一放大器输入，所述放大器包括第二放大器输入，所述第二放大器输入被耦合以接收响应于所述反馈电压的电压，所述放大器被配置为响应于所述第一放大器输入处的电压和所述第二放大器输入处的电压之间的差而生成放大的电压。

5.根据权利要求3所述的电路，

所述放大器包括第一放大器晶体管和第二放大器晶体管；

其中所述放大器被配置并且所述钳位电流被选择成使得通过所述第一放大器晶体管的导电路径的电流和通过所述第二放大器晶体管的导电路径的电流响应于所述钳位电流而彼此平衡。

6.根据权利要求1的所述电路，

其中所述源极为第一源极，所述栅极为第一栅极，并且所述漏极为第一漏极；

其中所述钳位电路包括匹配晶体管，所述匹配晶体管包括第二源极、第二栅极和第二漏极，如果所述匹配晶体管和所述输出晶体管在相同的操作区域中，则通过所述匹配晶体管的源漏路径的电流被配置为与通过所述输出晶体管的源漏路径的电流成比例；并且

其中所述第二源极耦合到所述参考电压端子，并且所述第二栅极耦合到所述钳位输入。

7.根据权利要求1所述的电路，

其中所述源极为第一源极，所述栅极为第一栅极，并且所述漏极为第一漏极。

其中所述钳位电路包括第一钳位晶体管、第二钳位晶体管和电流镜，所述电流镜包括第一侧和第二侧；

其中所述第一钳位晶体管包括第二源极、第二栅极和第二漏极，所述第二源极耦合到所述参考电压，所述第二栅极耦合到所述钳位电路输入，并且所述第二漏极耦合到所述第一侧的电流路径；并且

其中所述第二钳位晶体管包括第三源极、第三栅极和第三漏极，所述第三源极耦合到所述参考电压，所述第三栅极耦合到所述第二侧的电流路径，并且所述第三漏极耦合到所述钳位电路输出。

8.根据权利要求7所述的电路，其中所述第二钳位晶体管的阈值电压被选择成使得所述第二钳位晶体管响应于通过所述第二侧的一电流电平而被激活，所述电流电平对应于致使所述输出晶体管处于所述三极管区域的所述第一栅极处的电压。

9.根据权利要求8所述的电路，其中在所述第二钳位晶体管被激活后，通过所述第二钳位晶体管的电流电平被选择成防止所述输出晶体管的源栅电压的绝对值大于或等于所述输出晶体管的栅极氧化物隧穿电压。

10.根据权利要求7所述的电路，其中所述第一侧被配置为防止所述第一钳位晶体管进入所述三极管区域。

11.一种电路，其包括：

参考电压端子，其适用于接收参考电压；

驱动电路，其包括驱动输入和驱动输出；

输出晶体管，其包括第一源极、第一漏极和第一栅极，所述源极耦合到所述参考电压端子；以及

钳位电路，其包括第一钳位晶体管、第二钳位晶体管、包括第一侧和第二侧的电流镜，以及包括第一电阻器端子和第二电阻器端子的电阻元件；

其中所述第一钳位晶体管包括第二源极、第二栅极和第二漏极，所述第二源极耦合到所述参考电压，所述第二栅极耦合到所述驱动输出和所述第一栅极，并且所述第二漏极耦合到所述第一侧的电流路径，所述第一钳位晶体管的偏置响应被配置为匹配所述输出晶体管的偏置响应；

其中所述第一电阻器端子耦合到所述参考电压；并且

其中所述第二钳位晶体管包括第三源极、第三栅极和第三漏极，所述第三源极耦合到所述参考电压，所述第三栅极耦合到所述第二电阻器端子和所述第二侧的电流路径，并且所述第三漏极耦合到所述驱动输入或者耦合到所述第一栅极和所述驱动输出。

12.根据权利要求11所述的电路，其中所述第二钳位晶体管的阈值电压被选择成使得所述第二钳位晶体管响应于通过所述第二侧的一电流电平而被激活，所述电流电平对应于致使所述输出晶体管处于三极管区域的所述第一栅极处的电压。

13.根据权利要求12所述的电路，其中在所述第二钳位晶体管被激活后，通过所述第二钳位晶体管的电流电平被选择成防止所述输出晶体管的源栅电压的绝对值大于或等于所述输出晶体管的栅极氧化物隧穿电压。

14.根据权利要求11所述的电路，其中所述第一侧被配置为防止所述第一钳位晶体管进入三极管区域。

15.根据权利要求11所述的电路，还包括：

输出端子，其具有输出电压，所述输出端子耦合到所述第一漏极；以及

控制输入端子，其适用于接收控制电压，所述驱动电路被配置为通过响应于所述控制电压和所述输出电压生成所述输出晶体管的偏置电压来控制所述输出电压；

其中所述输出电压响应于所述参考电压而受到限制。

16.根据权利要求15所述的电路，还包括放大器，所述放大器包括放大器输入和放大器输出并具有增益，所述放大器输入被耦合以接收响应于所述控制电压的电压，所述放大器输出耦合到所述驱动输入和所述第三漏极。

17.根据权利要求16所述的电路，

所述放大器包括第一放大器晶体管和第二放大器晶体管；

其中所述第一钳位晶体管被配置为响应于所述输出晶体管的偏置电压生成感测电流；

其中所述第二钳位晶体管被配置为响应于所述感测电流的电平对应于所述输出晶体管的三极管区域而生成钳位电流；并且

其中所述放大器被配置并且所述钳位电流被选择成使得通过所述第一放大器晶体管的导电路径的电流和通过所述第二放大器晶体管的导电路径的电流响应于所述钳位电流而彼此平衡。

18.一种电路，其包括：

参考电压端子，其适用于接收参考电压；

控制输入端子，其适用于接收控制电压；

驱动电路，其包括驱动输入和驱动输出；

输出晶体管，其包括第一源极、第一漏极和第一栅极，所述源极耦合到所述参考电压端子；

钳位电路，其包括第一钳位晶体管、第二钳位晶体管、包括第一侧和第二侧的电流镜，以及包括第一电阻器端子和第二电阻器端子的电阻元件；以及

放大器，其包括放大器输入和放大器输出并具有增益，所述放大器输入被耦合以接收响应于所述控制电压的电压；

其中所述第一钳位晶体管包括第二源极、第二栅极和第二漏极，所述第二源极耦合到所述参考电压，所述第二栅极耦合到所述驱动输出和所述第一栅极，并且所述第二漏极耦合到所述第一侧的电流路径，所述第一钳位晶体管的偏置响应被配置为匹配所述输出晶体管的偏置响应；

其中所述第一电阻器端子耦合到所述参考电压；并且

其中所述第二钳位晶体管包括第三源极、第三栅极和第三漏极，所述第三源极耦合到所述参考电压，所述第三栅极耦合到所述第二电阻器端子和所述第二侧的电流路径，并且所述第三漏极耦合到所述驱动输入和所述放大器输出，或者耦合到所述第一栅极和所述驱动输出。

19.根据权利要求18所述的电路，其中所述第二钳位晶体管的阈值电压被选择成使得所述第二钳位晶体管响应于通过所述第二侧的一电流电平而被激活，所述电流电平对应于致使所述输出晶体管处于三极管区域的所述第一栅极处的电压。

20.根据权利要求19所述的电路，其中在所述第二钳位晶体管被激活之后，通过所述第二钳位晶体管的电流电平被选择成防止所述输出晶体管的源栅电压的绝对值大于或等于所述输出晶体管的栅极氧化物隧穿电压。

Images