CN115482769A - 像素驱动电路及其驱动方法、显示基板 - Google Patents

像素驱动电路及其驱动方法、显示基板 Download PDF

Info

Publication number
CN115482769A
CN115482769A CN202110605113.4A CN202110605113A CN115482769A CN 115482769 A CN115482769 A CN 115482769A CN 202110605113 A CN202110605113 A CN 202110605113A CN 115482769 A CN115482769 A CN 115482769A
Authority
CN
China
Prior art keywords
light emitting
electrically connected
transistor
electrode
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110605113.4A
Other languages
English (en)
Inventor
刘伟星
彭宽军
秦斌
董学
张方振
滕万鹏
王铁石
陈婉芝
郭凯
张春芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110605113.4A priority Critical patent/CN115482769A/zh
Priority to US18/014,254 priority patent/US12008960B2/en
Priority to PCT/CN2021/132151 priority patent/WO2022252508A1/zh
Priority to DE112021004176.2T priority patent/DE112021004176T5/de
Priority to JP2023534624A priority patent/JP2024526002A/ja
Publication of CN115482769A publication Critical patent/CN115482769A/zh
Priority to US18/650,738 priority patent/US20240282263A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素驱动电路，包括：数据写入电路，发光控制电路及发光二极管芯片。数据写入电路与第一扫描信号端、数据信号端及第一节点电连接。发光控制电路与第一节点、使能信号端、第一电压信号端及第二节点电连接。发光控制电路被配置为，将在第一电压信号端处接收的第一电压信号传输至第二节点。发光二极管芯片与第二节点及第二电压信号端电连接。其中，发光二极管芯片包括多个发光部。发光二极管芯片被配置为，在来自第二节点的第一电压信号和在第二电压信号端处接收的第二电压信号的配合下，驱动所述多个发光部分别在不同的时间段内发光，或驱动至少两个发光部在同一时间段内发光。

Description

像素驱动电路及其驱动方法、显示基板
技术领域
本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示基板。
背景技术
发光二极管(Light Emitting Diode，简称LED)因具有高效率、高亮度、高可靠度、节能及反应速度快等诸多优点，被较为广泛的应用至传统显示、近眼显示、3D(3Dimension)显示以及透明显示等领域中。
发明内容
一方面，提供一种像素驱动电路。所述像素驱动电路包括：数据写入电路，发光控制电路，以及发光二极管芯片。所述数据写入电路与第一扫描信号端、数据信号端及第一节点电连接。所述数据写入电路被配置为，响应于在所述第一扫描信号端处接收的第一扫描信号，将在所述数据信号端处接收的数据信号传输至所述第一节点。所述发光控制电路，与所述第一节点、使能信号端、第一电压信号端及第二节点电连接。所述发光控制电路被配置为，在所述第一节点的电压及所述使能信号端所传输的使能信号的控制下，将在所述第一电压信号端处接收的第一电压信号传输至所述第二节点。所述发光二极管芯片，与所述第二节点及第二电压信号端电连接。其中，所述发光二极管芯片包括基底及设置在所述基底一侧的多个发光部。所述发光二极管芯片被配置为，在来自所述第二节点的第一电压信号和在所述第二电压信号端处接收的第二电压信号的配合下，驱动所述多个发光部分别在不同的时间段内发光，或驱动至少两个发光部在同一时间段内发光。
在一些实施例中，所述多个发光部包括：至少一个第一发光部和至少一个第二发光部。其中，所述第一发光部的第一绑定电极与所述第二节点电连接，所述第一发光部的第二绑定电极与所述第二电压信号端电连接。所述第二发光部的第一绑定电极与所述第二电压信号端电连接，所述第二发光部的第二绑定电极与所述第二节点电连接。
在一些实施例中，所述发光控制电路包括：第一晶体管和第二晶体管。所述第一晶体管的控制极与所述使能信号端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与第三节点电连接。所述第二晶体管的控制极与所述第一节点电连接，所述第二晶体管的第一极与所述第三节点电连接，所述第二晶体管的第二极与所述第二节点电连接。
在一些实施例中，所述像素驱动电路还包括：第一复位补偿电路。所述第一复位补偿电路与所述第一扫描信号端、第二扫描信号端、所述第一节点、所述第二节点、所述第三节点及所述第二电压信号端电连接；所述第一复位补偿电路被配置为，在所述第一扫描信号和在所述第二扫描信号端处接收的第二扫描信号的控制下，对所述像素驱动电路进行复位，对所述第二晶体管进行阈值电压补偿。
在一些实施例中，所述第一复位补偿电路包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管和第一电容器。所述第三晶体管的控制极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述第二电压信号端电连接，所述第三晶体管的第二极与第四节点电连接。所述第四晶体管的控制极与所述第二扫描信号端电连接，所述第四晶体管的第一极与所述第三节点电连接，所述第四晶体管的第二极与第五节点电连接。所述第五晶体管的控制极与所述第二扫描信号端电连接，所述第五晶体管的第一极与所述第二节点电连接，所述第五晶体管的第二极与所述第五节点电连接。所述第六晶体管的控制极与所述第一扫描信号端电连接，所述第六晶体管的第一极与所述第四节点电连接，所述第六晶体管的第二极与所述第一节点电连接。所述第一电容器的第一端与所述第四节点电连接，所述第一电容器的第二端与所述第五节点电连接。
在一些实施例中，所述像素驱动电路还包括：多个开关晶体管。所述发光部的第一绑定电极通过至少一个开关晶体管与所述第二节点电连接。和/或，所述发光部的第二绑定电极通过至少一个开关晶体管与所述第二电压信号端电连接。
在一些实施例中，所述发光部的数量与所述多个开关晶体管的数量相等。所述发光部的第一绑定电极与所述第二节点电连接，所述发光部的第二绑定电极通过一个开关晶体管与所述第二电压信号端电连接。
在一些实施例中，所述发光部的数量小于所述多个开关晶体管的数量。一个所述发光部的第一绑定电极与所述第二节点电连接，并通过至少一个开关晶体管与另一个所述发光部的第一绑定电极电连接。一个所述发光部的第二绑定电极通过至少一个开关晶体管与所述第二电压信号端电连接，并通过至少一个开关晶体管与另一个所述发光部的第一绑定电极电连接。另一个所述发光部的第二绑定电极与第二电压信号端电连接。
在一些实施例中，所述发光控制电路包括：第七晶体管和第八晶体管。所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述第一电压信号端电连接，所述第七晶体管的第二极与第六节点电连接。所述第八晶体管的控制极与所述使能信号端电连接，所述第八晶体管的第一极与所述第六节点电连接，所述第八晶体管的第二极与所述第二节点电连接。
在一些实施例中，所述像素驱动电路，还包括：第二复位补偿电路。所述第二复位补偿电路与所述第一扫描信号端、所述第一节点及所述第六节点电连接；所述第二复位补偿电路被配置为，响应于所述第一扫描信号，对所述第七晶体管进行阈值电压补偿。所述第二复位补偿电路还与初始信号端及第三扫描信号端和第四扫描信号端中的至少一者电连接，所述第二复位补偿电路还被配置为，响应于在所述第三扫描信号端处接收的第三扫描信号或在所述第四扫描信号端处接收的第四扫描信号，将在所述初始信号端处接收的初始信号传输至所述第一节点，对所述第一节点进行复位。
在一些实施例中，所述第二复位补偿电路包括：第十一晶体管和第二电容器。所述第十一晶体管的控制极与所述第一扫描信号端电连接，所述第十一晶体管的第一极与第七节点电连接，所述第十一晶体管的第二极与所述第六节点电连接。所述第二电容器的第一端与所述第一节点电连接，所述第二电容器的第二端与所述第七节点电连接。其中，所述第七晶体管的控制极通过所述第二电容器与所述第一节点电连接。在所述第二复位补偿电路还与第三扫描信号端电连接的情况下，所述第二复位补偿电路还包括：第九晶体管。所述第九晶体管的控制极与所述第三扫描信号端电连接，所述第九晶体管的第一极与所述初始信号端电连接，所述第九晶体管的第二极与所述第一节点电连接。在所述第二复位补偿电路还与第四扫描信号端电连接的情况下，所述第二复位补偿电路还包括：第十晶体管。所述第十晶体管的控制极与所述第四扫描信号端电连接，所述第十晶体管的第一极与所述初始信号端电连接，所述第十晶体管的第二极与所述第一节点电连接。
在一些实施例中，所述数据写入电路包括：第十二晶体管。所述第十二晶体管的控制极与所述第一扫描信号端电连接，所述第十二晶体管的第一极与所述数据信号端电连接，所述第十二晶体管的第二极与所述第一节点电连接。
另一方面，提供一种如上述任一项所述的像素驱动电路的驱动方法。所述驱动方法包括：数据写入阶段和发光阶段。在所述数据写入阶段中，响应于在第一扫描信号端处接收的第一扫描信号，数据写入电路开启，将在数据信号端处接收的数据信号传输至第一节点。在所述发光阶段，在所述第一节点的电压和在使能信号端处接收的使能信号的控制下，发光控制电路开启，将在第一电压信号端处接收的第一电压信号传输至第二节点；在来自所述第二节点的第一电压信号和在第二电压信号端处接收的第二电压信号的配合下，发光二极管芯片中的多个发光部分别在不同的时间段内发光，或至少两个发光部在同一时间段内发光。
又一方面，提供一种显示基板。所述显示基板包括：衬底；以及，多个如上述任一实施例所述的像素驱动电路。多个所述像素驱动电路设置在所述衬底的一侧。所述像素驱动电路中发光二极管芯片所包括的多个发光部中，每个发光部包括依次层叠的第一半导体层、量子阱层和第二半导体层；所述第一半导体层和所述第二半导体层掺杂类型不同。其中，所述发光部还包括：第一绑定电极和第二绑定电极中的至少一者。所述第一绑定电极与所述发光部的第一半导体层电连接。所述第二绑定电极与所述发光部的第二半导体层电连接。
在一些实施例中，所述发光二极管芯片还包括基底。所述发光二极管芯片所包括的多个发光部位于所述基底的同一侧。
在一些实施例中，所述发光部包括所述第一绑定电极和所述第二绑定电极。不同所述发光部所包括的第一绑定电极不同，不同所述发光部所包括的第二绑定电极不同。
在一些实施例中，所述发光部包括串联设置的多个子发光部。每个子发光部包括依次层叠的第一子半导体层、第一子量子阱层和第二子半导体层。一个所述子发光部的第一子半导体层与所述发光部的第一绑定电极电连接。另一个所述子发光部的第二子半导体层与所述发光部的第二绑定电极电连接。
在一些实施例中，在所述多个发光部包括至少一个第一发光部和至少一个第二发光部的情况下，所述第一发光部的第一半导体层和所述第二发光部的第二半导体层，与一个第二绑定电极电连接；所述第一发光部的第二半导体层和所述第二发光部的第一半导体层，与另一个第二绑定电极电连接。
在一些实施例中，所述发光二极管芯片还包括：多个连接部。所述第一发光部的第一半导体层，通过一个连接部与所述第二发光部的第二半导体层电连接。所述第二发光部的第一半导体层，通过一个连接部与所述第一发光部的第二半导体层电连接。
在一些实施例中，所述第一发光部包括串联设置的多个第一子发光部，所述第二发光部包括串联设置的多个第二子发光部。每个第一子发光部包括依次层叠的第三子半导体层、第二子量子阱层和第四子半导体层；每个第二子发光部包括依次层叠的第五子半导体层、第三子量子阱层和第六子半导体层。一个第一子发光部的第三子半导体层与所述一个第二绑定电极电连接，且与一个第二子发光部的第六子半导体层电连接。一个第二子发光部的第五子半导体层与所述另一个第二绑定电极电连接，且与一个第一子发光部的第四子半导体层电连接。
在一些实施例中，至少两个所述发光部的第一半导体层呈一体结构，并与同一个第一绑定电极电连接。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一种实现方式中LED的电流密度和发光效率的关系图；
图2为根据本公开一些实施例中的一种显示基板的结构图；
图3为根据本公开一些实施例中的一种像素驱动电路的结构图；
图4为根据本公开一些实施例中的另一种像素驱动电路的结构图；
图5为根据本公开一些实施例中的又一种像素驱动电路的电路图；
图6为图5所示像素驱动电路在发光情况下的一种等效电路图；
图7为图5所示像素驱动电路在发光情况下的另一种等效电路图；
图8为根据本公开一些实施例中的一种对应于图5所示的像素驱动电路的时序控制图；
图9为根据本公开一些实施例中的又一种像素驱动电路的结构图；
图10为根据本公开一些实施例中的又一种像素驱动电路的电路图；
图11为根据本公开一些实施例中的又一种像素驱动电路的电路图；
图12为根据本公开一些实施例中的又一种像素驱动电路的电路图；
图13为根据本公开一些实施例中的一种对应于图10～图11所示的像素驱动电路的时序控制图；
图14为根据本公开一些实施例中的一种发光二极管芯片的结构图；
图15为根据本公开一些实施例中的另一种发光二极管芯片的结构图；
图16为图15所示发光二极管芯片沿A-A＇向的一种剖视图；
图17为根据本公开一些实施例中的又一种发光二极管芯片的结构图；
图18为图17所示发光二极管芯片沿B-B＇向的一种剖视图；
图19为根据本公开一些实施例中的又一种发光二极管芯片的结构图；
图20为图19所示发光二极管芯片沿C-C＇向的一种剖视图；
图21为根据本公开一些实施例中的又一种发光二极管芯片的结构图；
图22为根据本公开一些实施例中的又一种发光二极管芯片的结构图；
图23为图22所示发光二极管芯片沿D-D＇向的一种剖视图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本公开的实施例提供的电路中所采用的晶体管可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。
在一些实施例中，像素驱动电路所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。
在本公开的实施例提供的电路中，“节点”并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。
在一种实现方式中，LED的发光效率和流经该LED的电流密度的关系如图1所示。由图1可知，在较低电流密度下，例如为J1～J2的电流密度下，流经该LED的电流密度较小，LED的发光效率较低。在较高电流密度下，例如为J2～J3的电流密度下，LED的发光效率较高。
在相关技术中，LED具有较大的发光面积，这样容易降低流经该LED的电流密度，进而降低LED的发光效率。然而，在提高电流密度以提高LED的发光效率的情况下，又容易增加功耗。并且，如果LED长时间保持较高的发光效率，就会长时间工作在较高电流密度的条件下，这样会导致LED的温度升高，出现热量聚集的现象，进而会影响LED结构的稳定性，降低LED的发光效率。
基于此，本公开的一些实施例提供了一种显示基板1000，如图2所示，该显示基板1000包括：衬底200以及设置在衬底200一侧的多个像素驱动电路100。该多个像素驱动电路100相互配合，可以使得显示基板1000进行画面显示。
上述衬底200的类型包括多种，可以根据实际需要选择设置。
示例性的，衬底200可以为刚性衬底。该刚性衬底例如可以为玻璃衬底或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底等。
示例性的，衬底200可以为柔性衬底。该柔性衬底例如可以为PET(Polyethyleneterephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylene naphthalate twoformic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底等。此时，显示基板1000可以为柔性显示基板。
在一些示例中，如图2所示，显示基板1000还可以包括：设置在衬底200一侧的多条栅线GL、多条数据线DL和多条发光控制信号线EL。其中，该多条栅线GL可以沿第一方向X延伸，该多条数据线DL可以沿第一方向X延伸，该多条发光控制信号线EL可以沿第一方向X延伸。
此处，第一方向X和第二方向Y相互交叉。第一方向X和第二方向Y之间的夹角可以根据实际需要选择设置。示例性的，第一方向X和第二方向Y之间的夹角可以为85°、89°或90°等。
上述多个像素驱动电路100例如可以沿第一方向X排列为多行，沿第二方向Y排列为多列。
示例性的，可以将沿第一方向X排列成一行的像素驱动电路100称为同一行像素驱动电路100，将沿第二方向Y排列成一列的像素驱动电路100称为同一列像素驱动电路100。同一行像素驱动电路100例如可以与至少一条栅线GL电连接且与至少一条发光控制信号线EL电连接，同一列像素驱动电路100例如可以与一条数据线DL电连接。其中，与像素驱动电路100电连接的栅线GL的数量及发光控制信号线EL的数量，可以根据像素驱动电路100的结构而定。
像素驱动电路100能够接收来自栅线GL的扫描信号、来自数据线DL的数据信号及来自发光控制信号线EL的使能信号，进行发光。
在一些示例中，如图3～图5及图9～图12所示，像素驱动电路100包括：数据写入电路1、发光控制电路2和发光二极管芯片3。其中，数据写入电路1和发光控制电路2电连接，发光控制电路2和发光二极管芯片3电连接。
示例性的，如图5及图14～图23所示，发光二极管芯片3包括：多个发光部32。
示例性的，如图5及图14～图23所示，发光二极管芯片3还可以包括：基底31。其中，发光二极管芯片3所包括的多个发光部32可以位于该基底31的同一侧。也即，上述多个发光部32属于同一个发光二极管芯片3。
需要说明的是，上述发光控制电路2能够将第一电压信号传输至第二节点N2。上述发光二极管芯片32能够在来自第二节点N2的第一电压信号和在第二电压信号端VSS处接收的第二电压信号的配合下，驱动上述多个发光部32分别在不同的时间段内发光，或驱动至少两个发光部32在同一时间段内发光。
关于数据写入电路1、发光控制电路2和发光二极管芯片3之间的电连接关系，以及数据写入电路1和发光控制电路2的结构可以参照下文中的相关说明，此处不再赘述。
上述发光二极管芯片3的结构类型包括多种。例如，发光二极管芯片3的结构类型可以为正装结构、垂直结构或者倒装结构。
下面以发光二极管芯片3的结构为倒装结构为例，结合图14～图23对上述发光二极管芯片3的结构进行示意性说明。
上述发光二极管芯片3的类型包括多种，可以根据实际需要选择设置。
示例性的，该发光二极管芯片3可以为次毫米发光二极管(Mini Light EmittingDiode，简称Mini LED)芯片，或者，可以为微型发光二极管(Micro Light Emitting Diode，简称Micro LED)芯片。
上述基底31的类型包括多种，可以根据实际需要选择设置。
示例性的，该基底31例如可以为磷化镓(GaP)基底、砷化镓(GaAs)基底、硅基底、碳化硅基底或蓝宝石基底等。
可选的，在将发光二极管芯片3与像素驱动电路100中的发光控制电路2进行绑定之后，可以对发光二极管芯片3中的基底31进行剥离，使得像素驱动电路100中的发光二极管芯片3仅包括多个发光部32。当然，在将发光二极管芯片3与像素驱动电路100中的发光控制电路2进行绑定之后，也可以保留基底31。具体可以根据实际需要选择设置。
示例性的，如图14～图16所示，每个发光部32包括依次层叠的第一半导体层321、量子阱(Multiple Quantum Well，简称MQW)层322和第二半导体层323。其中，第一半导体层321相比于量子阱层322更靠近基底31。第一半导体层321和量子阱层322例如可以直接接触，量子阱层322和第二半导体层323例如可以直接接触。
例如，量子阱层322的材料可以为氮化镓(GaN)。
可选的，第一半导体层321和第二半导体层323掺杂类型不同。
例如，第一半导体层321的材料可以为P型半导体材料，相应的，第二半导体层323的材料可以为N型半导体材料。或者，第一半导体层321的材料可以为N型半导体材料，相应的，第二半导体层323的材料可以为P型半导体材料。
第一半导体层321和第二半导体层323的材料包括多种，可以根据实际需要选择设置。示例性的，第一半导体层321和第二半导体层323中的本征半导体材料相同，该本征半导体材料可以为GaN、GaP、砷化铝镓(AlGaAs)和磷化铝镓铟(AlGaInP)中的任一种。
需要说明的是，发光二极管芯片3中基底31的类型，可以根据上述发光部32中第一半导体层321和第二半导体层323的材料而定。
其中，在向第一半导体层321和第二半导体层323分别施加不同电压，以在两者之间形成电场的情况下，如果第一半导体层321和第二半导体层323的本征半导体材料均为GaN，则发光部32可以发射出绿色光线或蓝色光线；如果第一半导体层321和第二半导体层323的本征半导体材料均为GaP、AlGaAs或AlGaInP，则发光部32可以发射出红色光线。
需要说明的是，在向第一半导体层321和第二半导体层323分别施加不同电压，以在两者之间形成电场的情况下，即在第一半导体层321和第二半导体层323之间形成具有势垒的PN结的情况下，少数载流子与多数载流子在第一半导体层321、量子阱层322和第二半导体层323的沿层叠方向的重叠区域复合时，会把多余的能量以光的形式释放出来，从而把电能直接转换为光能。因此，该三者的层叠方向的重叠区域基本上就是发光部32的发光区域，该三者的层叠方向的重叠区域的面积基本上就是发光部32的发光面积。
示例性的，如图14～图23所示，上述多个发光部32中，任意相邻的两个发光部32中的量子阱层322相互独立设置，任意相邻的两个发光部32中的第二半导体层323相互独立设置。这也就意味着，每个发光部32可以对应具有一个发光区域。发光二极管芯片3包括多个发光部32，则对应具有多个独立的发光区域。
示例性的，如图14～图23所示，每个发光部32还包括：第一绑定电极324和第二绑定电极325中的至少一者。也即，发光部32可以仅包括第一绑定电极324。或者，发光部32可以仅包括第二绑定电极325。或者，发光部32可以包括第一绑定电极324和第二绑定电极325。
例如，第一绑定电极324在基底31上的正投影形状可以呈条状或块状等，且正投影面积较大。第二绑定电极325在基底31上的正投影形状可以呈条状或块状等，且正投影面积较大。可选的，第一绑定电极324在基底31上的正投影面积和第二绑定电极325在基底31上的正投影面积，均大于第二半导体层323在基底31上的正投影面积，以便于后续将发光二极管芯片3与其他电路结构进行绑定及电连接。
可选的，如图14～图23所示，第一绑定电极324可以与相应发光部32的第一半导体层321电连接，第二绑定电极325可以与相应发光部32的第二半导体层323电连接。
例如，在发光部32仅包括第一绑定电极324的情况下，该发光部32可以与其他发光部32共用第二绑定电极325。在发光部32仅包括第二绑定电极325的情况下，该发光部32可以与其他发光部32共用第一绑定电极324。
例如，如图14～图23所示，第二半导体层323在基底31上的正投影位于第一半导体层321在基底31上的正投影范围内，量子阱层322在基底31上的正投影位于第一半导体层321在基底31上的正投影范围内。这样便于将第一绑定电极324与第一半导体层321进行电连接。
在各发光部32利用第一绑定电极324和第二绑定电极325中的一者与第二节点N2电连接，另一者与第二电压信号端VSS电连接后，便可以在第一电压信号和第二电压信号的配合下，驱动上述多个发光部32中的至少两个发光部32同时发光，或者，在某一时间段内驱动其中一个发光部32发光，在下一时间段内驱动另一个发光部32发光。
由于发光二极管芯片3包括多个发光部32，因此，每个发光部32所对应的发光区域的面积小于发光二极管芯片3的整体面积。这样在采用与相关技术中相同的电压信号驱动发光部32发光的情况下，可以提高流经发光部32的电流密度，提高发光部32及发光二极管芯片3的发光效率。
在此基础上，在发光二极管芯片3需要显示较低灰阶(例如为0nit～500nit)的情况下，可以驱动上述多个发光部32分别在不同的时间段内发光，也即，分别驱动该多个发光部32轮流发光。这样可以避免因某个发光部32发光时间较长而导致发光二极管芯片3的温度升高的情况，有利于改善热量聚集的现象，进而避免出现因热量聚集而导致发光二极管芯片3发光效率降低的情况。
在发光二极管芯片3需要显示较高灰阶(例如为500nit以上)的情况下，可以驱动上述多个发光部32中的至少两个发光部32同时发光。此时，流经该至少两个发光部32的电流密度可以为较低的电流密度，例如为如图1所示的J1～J2的电流密度，该至少两个发光部32整体上可实现较高灰阶的显示。这样可以降低流经每个发光部32的电流密度，即使该至少两个发光部32需要保持较长时间的发光，也可以避免产生较多的热量，避免出现发光二极管芯片3的温度升高的情况，有利于改善热量聚集的现象，进而避免出现因热量聚集而导致发光二极管芯片3发光效率降低的情况。
由此，本公开的一些实施例所提供的的显示基板1000，通过对像素驱动电路100中的发光二极管芯片3的结构进行设计，使得发光二极管芯片3包括多个可以独立进行发光的发光部32，可以使得每个发光部32具有较小的发光面积，这样有利于提高流经发光部32的电流密度，提高发光二极管芯片3的发光效率。
此外，在显示基板100进行显示的过程中，可以根据所需显示的画面，驱动发光二极管芯片3中的多个发光部32轮流发光，或者驱动发光二极管芯片3中的至少两个发光部32同时发光，这样在流经发光部32的电流密度较大时，可以避免出现该发光部32发光时间较长的情况，在发光部32发光时间较长时，可以避免出现流经该发光部32的电流密度较大的情况，进而可以避免出现发光二极管芯片3的温度升高的情况，有利于改善热量聚集的现象，进而可以避免出现因热量聚集而导致发光二极管芯片3发光效率降低的情况。
此处，发光二极管芯片3所包括的多个发光部32的设置方式包括多种，可以根据实际需要选择设置。
在一些实施例中，如图14～图21所示，任意相邻两个发光部32中的第一半导体层321之间具有间隙，任意相邻两个发光部32中的量子阱层322之间具有间隙，且任意相邻两个发光部32中的第二半导体层323之间具有间隙。也即，该多个发光部32相互独立设置，便于对不同发光部32的发光状态的灵活控制。
基于此，各发光部32的第一半导体层321与第一绑定电极324之间的连接关系，及各发光部32的第二半导体层323与第二绑定电极325之间的连接关系，包括多种，可以根据实际需要选择设置。
在一些示例中，如图14～图16所示，每个发光部32均包括第一绑定电极324和第二绑定电极325。并且，不同发光部32所包括的第一绑定电极324不同，不同发光部32所包括的第二绑定电极325不同。
也就是说，发光二极管芯片3所包括的多个发光部32中，不同发光部32未共用第一绑定电极324，也未共用第二绑定电极325。不同发光部32所包括的第一绑定电极324之间相互独立设置，不同发光部32所包括的第二绑定电极325之间相互独立设置。
示例性的，如图14～图16所示，每个发光部32还包括：换层电极326。发光二极管芯片3还包括设置在换层电极326远离基底31一侧的封装层33。其中，该换层电极326和第二半导体层323之间设置有钝化层；各发光部32的第一半导体层321在基底31上的正投影例如位于钝化层在基底31上的正投影范围内。第一绑定电极324和第二绑定电极325设置在封装层33远离基底31的一侧。各发光部32的第一半导体层321在基底31上的正投影例如位于封装层33在基底31上的正投影范围内。
例如，如图16所示，换层电极326穿过钝化层与第二半导体层323直接接触，实现电连接。由于换层电极326在基底31上的正投影与第二半导体层323在基底31上的正投影部分未重叠，这样便可以利用换层电极326将第二半导体层323进行换层并引到其他区域，便于后续与第二绑定电极325进行电连接。
例如，如图16所示，第一绑定电极324穿过封装层33及钝化层与第一半导体层321直接接触，实现电连接。第二绑定电极325穿过封装层33与换层电极326直接接触，第二绑定电极325通过该换层电极326实现与第二半导体层323的电连接。
可选的，换层电极326的材料为具有较高光线透过率的材料。例如，换层电极326的材料为氧化铟锡(Indium Tin Oxide，简称ITO)。
通过将上述多个发光部32相互独立设置，并将不同发光部32所包括的第一绑定电极324和第二绑定电极325相互独立设置，便于实现对每个发光部32的发光状态的独立控制。
在本示例中，如图17和图18所示，上述发光部32中，至少一个发光部32例如可以包括串联设置的多个子发光部32a。此时，发光部32可以称为高压发光部，该发光部32的第一绑定电极324和第二绑定电极325之间的电压差可以为，其余发光部32的第一绑定电极324和第二绑定电极325之间的电压差的多倍。其中，该其余发光部32的结构不包括多个子发光部32a。在发光二极管芯片3所包括的多个发光部32中，各发光部32均包括串联设置的多个子发光部32a的情况下，该发光二极管芯片3可以称为高压芯片。
例如，如图17和图18所示，每个子发光部32a包括依次层叠的第一子半导体层321a、第一子量子阱层322a和第二子半导体层323a。其中，任意相邻两个子发光部32a中的第一子半导体层321a之间具有间隙，任意相邻两个子发光部32a中的第一子量子阱层322a之间具有间隙，且任意相邻两个子发光部32a中的第二子半导体层323a之间具有间隙。也即，该多个子发光部32a相互独立设置。
可选的，如图17和图18所示，一个子发光部32a的第一子半导体层321a与其所属的发光部32的第一绑定电极324电连接。另一个子发光部32a的第二子半导体层323a与其所属的发光部32的第二绑定电极325电连接。
上述一个子发光部32a和上述另一个子发光部32a之间的关系，与发光部32所包括的子发光部32a的数量相关。
需要说明的是，如图17和图18所示，各子发光部32a例如还可以包括：与第二子半导体层323a电连接的子换层电极326a。
例如，如图17和图18所示，发光部32包括两个子发光部32a。此时，发光部32可以包括一个桥接电极327。
上述桥接电极327的一端可以与上述一个子发光部32a的子换层电极326a电连接，进而可以通过该子换层电极326a与该一个发光子部32a的第二子半导体层323a实现电连接。该桥接电极327的另一端可以与穿过钝化层与上述另一个子发光部32a的第一子半导体层321a电连接。
这样，上述一个子发光部32a和上述另一个子发光部32a便可以通过该桥接电极327实现换层连接，进而实现串联设置。在驱动该发光部32发光的过程中，电信号便可以依次通过该发光部32的第一绑定电极324、上述一个子发光部32a的第一子半导体层321a、上述一个子发光部32a的子换层电极326a、桥接电极327、上述另一个子发光部32a的第一子半导体层321a、上述另一个子发光部32a的子换层电极326a和该发光部32的第二绑定电极325，驱动该两个两个子发光部32a同时发光。
又如，发光部32包括三个子发光部32a。此时，发光部32可以包括两个桥接电极327。上述一个子发光部32a可以通过一个桥接电极327与第三个子发光部32a串联设置，该第三个子发光部32a可以通过另一个桥接电极327与上述另一个子发光部32a串联设置。其中，相邻两个子发光部32a之间的电连接方式，可以参照上述示例中的说明，此处不再赘述。
上述桥接电极327在基底31上的正投影形状包括多种，可以根据子发光部32a的设置位置而设置。
例如，桥接电极327在基底31上的正投影形状包括条形、U型或H型等。
在另一些示例中，如图19～图21所示，发光二极管芯片3所包括的多个发光部32包括至少一个第一发光部32b和至少一个第二发光部32c。也即，第一发光部32b的数量可以为一个或多个，第二发光部32c的数量可以为一个或多个。
示例性的，如图19和图20所示，第一发光部32b的第一半导体层321和第二发光部32c的第二半导体层323，与一个第二绑定电极325c电连接。也即，第一发光部32b的第一半导体层321和第二发光部32c的第二半导体层323共用一个第二绑定电极325c。
如图19和图20所示，本示例中的第二绑定电极325c例如为第二发光部32c的第二绑定电极325c。当然，由于上述第二绑定电极325c还与第一发光部32b的第一半导体层321电连接，因此，该第二绑定电极325c也可以认为是第一发光部32b的第一绑定电极324。本公开仅是为了清楚地描述发光二极管芯片3的结构，将上述第二绑定电极325c划分给第二发光部32c。
示例性的，如图19和图20所示，第一发光部32b的第二半导体层323和第二发光部32c的第一半导体层321，与另一个第二绑定电极325b电连接。也即，第一发光部32b的第二半导体层323和第二发光部32c的第一半导体层321共用另一个第二绑定电极325b。
如图19和图20所示，本示例中的第二绑定电极325b例如为第一发光部32b的第二绑定电极325b。当然，由于上述第二绑定电极325b还与第二发光部32c的第一半导体层321电连接，因此，该第二绑定电极325b也可以认为是第二发光部32c的第一绑定电极324。本公开仅是为了清楚地描述发光二极管芯片3的结构，将上述第二绑定电极325b划分给第一发光部32b。
在进行电信号的传输过程中，电信号可以从上述第二发光部32c的第二绑定电极325c依次经第一发光部32b的第一半导体层321和第一发光部32b的第二半导体层323传输至第一发光部32b的第二绑定电极325b，这样可以驱动第一发光部32b发光。或者，电信号可以从第一发光部32b的第二绑定电极325b依次经第二发光部32c的第一半导体层321和第二发光部32c的第二半导体层323传输至第二发光部32c的第二绑定电极325c，这样可以驱动第二发光部32c发光。
上述第一发光部32b和第二发光部32c之间的设置方式，可以称为反向偏置设置。通过调整电信号的传输方向，便可以使得第一发光部32b和第二发光部32c轮流发光。
在上述多个发光部32包括多个第一发光部32b和多个第二发光部32c的情况下，该多个第一发光部32b和多个第二发光部32c可以分为多组，每组包括一个第一发光部32b和一个第二发光部32c，且该第一发光部32b和第二发光部32c反向偏置。
当然，上述第一发光部32b和第二发光部32c之间还可以有其他的设置方式，能够实现将第一发光部32b和第二发光部32c反向偏置设置即可。
在本示例中，如图19和图20所示，发光二极管芯片3例如还包括：多个连接部34。
例如，如图19所示，反向偏置的第一发光部32b和第二发光部32c中，第一发光部32b的第一半导体层321，通过一个连接部34与第二发光部32c的第二半导体层323电连接。
可选的，如图20所示，该连接部34的一端穿过钝化层与第一发光部32b的第一半导体层321直接接触，实现电连接。该连接部34的另一端与第二发光部32c的换层电极326电连接，进而可以通过该换层电极326与第二发光部32c的第二半导体层323电连接。
这样也便实现了第一发光部32b的第一半导体层321与第二发光部32c的第二半导体层323之间的电连接，以及第一发光部32b的第一半导体层321与相应的第二绑定电极325c之间的电连接。
例如，如图19和图20所示，反向偏置的第一发光部32b和第二发光部32c中，第二发光部32c的第一半导体层321，通过一个连接部34与第一发光部32b的第二半导体层323电连接。
可选的，如图19和图20所示，该连接部34的一端穿过钝化层与第二发光部32c的第一半导体层321直接接触，实现电连接。该连接部34的另一端与第一发光部32b的换层电极326电连接，进而可以通过该换层电极326与第一发光部32b的第二半导体层323电连接。
这样也便实现了第二发光部32c的第一半导体层321与第一发光部32b的第二半导体层323之间的电连接，以及第二发光部32c的第一半导体层321与相应的第二绑定电极325b之间的电连接。
上述连接部34的材料包括多种，可以根据实际需要选择设置。示例性的，连接部34的材料可以为铬(Cr)、钛(Ti)等。例如，连接部34的材料和上述一些示例中的桥接电极327的材料相同。
上述连接部34在基底31上的正投影形状包括多种，可以根据第一发光部32b和第二发光部32c之间的相对位置关系而定。
例如，连接部34在基底31上的正投影形状包括条形、U型或H型等。
在本示例中，如图21所示，上述第一发光部32b例如包括串联设置的多个第一子发光部32bb。其中，每个第一子发光部32bb包括依次层叠的第三子半导体层321b、第二子量子阱层322b和第四子半导体层323b。该多个第一子发光部32bb之间例如相互独立设置。
如图21所示，上述第二发光部32c例如包括串联设置的多个第二子发光部32cc。其中，每个第二子发光部32cc包括依次层叠的第五子半导体层321c、第三子量子阱层322c和第六子半导体层323c。该多个第二发光部32c之间例如相互独立设置。
例如，如图21所示，上述多个第一子发光部32bb中的一个第一子发光部32bb的第三子半导体层321b，与相应的第二绑定电极325c电连接，且与上述多个第二子发光部32cc中的一个第二子发光部32cc的第六子半导体层323c电连接。
此处，该第一子发光部32bb为上述多个第一子发光部32bb中首先接收电信号的第一子发光部32bb。也即，在进行电信号传输的过程中，电信号在经过上述相应的第二绑定电极325b后，会首先传输至该第一子发光部32bb，然后传输至其余的第一子发光部32bb。该第二子发光部32cc为上述多个第二子发光部32cc中最后接收电信号的第二子发光部32cc。也即，在进行电信号传输的过程中，电信号会先经过其他的第二子发光部32cc，然后经过该第二子发光部32cc，传输至上述相应的第二绑定电极325b。
需要说明的是，本示例中的第二绑定电极325c例如为第二子发光部32cc的第二绑定电极325。当然，由于上述第二绑定电极325c还与第一子发光部32bb的第三子半导体层321b电连接，因此，该第二绑定电极325c也可以认为是第一子发光部32bb的第一绑定电极324。本公开仅是为了清楚地描述发光二极管芯片3的结构，将上述第二绑定电极325c划分给第二子发光部32cc。
例如，如图21所示，上述多个第二子发光部32cc中的一个第二子发光部32cc的第五子半导体层321c与相应的另一个第二绑定电极325b电连接，且与上述多个第一子发光部32bb中的一个第一子发光部32bb的第四子半导体层323b电连接。
此处，该第二子发光部32cc为上述多个第二子发光部32cc中首先接收电信号的第二子发光部32cc。也即，在进行电信号传输的过程中，电信号在经过上述相应的另一个第二绑定电极325b后，会首先传输至该第二子发光部32cc，然后传输至其余的第二子发光部32cc。该第一子发光部32bb为上述多个第一子发光部32bb中最后接收电信号的第一子发光部32bb。也即，在进行电信号传输的过程中，电信号会先经过其他的第一子发光部32bb，然后经过该第一子发光部32bb，传输至上述相应的第二绑定电极325b。
需要说明的是，本示例中的第二绑定电极325b例如为第一子发光部32bb的第二绑定电极325b。当然，由于上述第二绑定电极325b还与第二子发光部32cc的第五子半导体层321c电连接，因此，该第二绑定电极325b也可以认为是第二子发光部32cc的第一绑定电极324。本公开仅是为了清楚地描述发光二极管芯片3的结构，将上述第二绑定电极325b划分给第一子发光部32bb。
可选的，上述多个第一子发光部32bb中，任意相邻的两个第一子发光部32bb之间的连接方式，可以参照上述一些实施例中任意相邻的两个子发光部32a之间的连接方式。上述多个第二子发光部32cc中，任意相邻的两个第二子发光部32cc之间的连接方式，可以参照上述一些实施例中任意相邻的两个子发光部32a之间的连接方式。此处不再赘述。
在另一些实施例中，如图22和图23所示，各发光部32中的量子阱层322独立设置，且发光部32中的第二半导体层323独立设置。至少两个发光部32中的第一半导体层321呈一体结构。
基于此，如图22和图23所示，上述至少两个发光部32的第一半导体层321可以与同一个第一绑定电极324电连接。也即，该至少两个发光部32共用一个第一绑定电极324。
在进行电信号传输的过程中，电信号可以通过上述第一绑定电极324，同时传输至上述至少两个发光部32的第一半导体层321。通过控制上述至少两个发光部32的第二绑定电极325与第二节点N2或第二电压信号端VSS之间的连接关系，便可以同时驱动该至少两个发光部32发光，或驱动该至少两个发光部32分别在不同的时间段内发光。
通过将至少两个发光部32中的第一半导体层321设置为一体结构，既可以避免对第一半导体层321进行图案化处理，简化发光二极管芯片3的制备形成工艺，又可以减小第一绑定电极324的设置数量，简化发光二极管芯片3的结构。
例如，如图22和图23所示，发光二极管芯片3所包括的多个发光部32中的第一半导体层321呈一体结构。这样在基底31的一侧形成第一半导体层321的材料后，便可以形成多个发光部32的第一半导体层321，进一步减少了图案化处理的工艺，有利于进一步简化发光二极管芯片3的制备形成工艺。
下面结合图3～图5及图9～图12，对上述像素驱动电路100的结构进行示意性说明。
在一些示例中，如图3～图5及图9～图12所示，上述像素驱动电路100所包括的数据写入电路1，与第一扫描信号端Gate1、数据信号端Data及第一节点N1电连接。其中，数据写入电路1被配置为，响应于在第一扫描信号端Gate1处接收的第一扫描信号，将在数据信号端Data处接收的数据信号传输至第一节点N1。
示例性的，在第一扫描信号的电平为数据写入电路1导通所需的电平的情况下，数据写入电路1可以在该第一扫描信号的控制下导通，接收并传输数据信号至第一节点N1，对第一节点N1进行充电。
在一些示例中，如图3～图5及图9～图12所示，上述像素驱动电路100所包括的发光控制电路2，与第一节点N1、使能信号端EM、第一电压信号端VDD及第二节点N2电连接。其中，发光控制电路2被配置为，在第一节点N1的电压及使能信号端EM所传输的使能信号的控制下，将在第一电压信号端VDD处接收的第一电压信号传输至第二节点N2。
示例性的，在第一节点N1的电压为发光控制电路2导通所需的电压、且使能信号的电平为发光控制电路2导通所需的电平的情况下，发光控制电路2可以在第一节点N1的电压及使能信号的控制下导通，接收并传输第一电压信号至第二节点N2。
在一些示例中，如图3～图5及图9～图12所示，上述像素驱动电路100所包括的发光二极管芯片3，与第二节点N2及第二电压信号端VSS电连接。其中，该发光二极管芯片3包括多个发光部32。发光二极管芯片3被配置为，在来自第二节点N2的第一电压信号和在第二电压信号端VSS处接收的第二电压信号的配合下，驱动其所包括的多个发光部32分别在不同的时间段内发光，或驱动至少两个发光部32在同一时间段内发光。
示例性的，在同一时间段内，第一电压信号为高电平，第二电压信号的电平为低电平；或者，第一电压信号为低电平，第二电压信号的电平为高电平。也即，在同一时间段内，第一电压信号和第二电压信号之间具有压差。在第一电压信号和第二电压信号之间配合下，可以在第二节点N2和第二电压信号端VSS之间产生驱动发光部32发光的电信号。该电信号可以在不同的时间段内分别驱动不同的发光部32发光，或者在同一时间段内驱动至少两个发光部32同时发光。
本公开的一些实施例所提供的像素驱动电路100所能实现的有益效果，与上述一些实施例中所提供的显示基板1000所能实现的有益效果相同，此处不再赘述。
需要说明的是，本文中提及的“电连接”，可以为直接电连接，也可以为间接电连接，具体可以根据实际需要选择设置。
在一些实施例中，如图5所示，上述多个发光部32包括：至少一个第一发光部32b和至少一个第二发光部32c。
在一些示例中，如图5所示，第一发光部32b的第一绑定电极324与上述第二节点N2电连接，第一发光部32b的第二绑定电极325与第二电压信号端VSS电连接。第二发光部32c的第一绑定电极324与第二电压信号端VSS电连接，第二发光部32c的第二绑定电极325与第二节点N2电连接。
此处，在结构上，第一发光部32b的第一绑定电极324和第二发光部32c的第二绑定电极325可以为同一个绑定电极，第一发光部32b的第二绑定电极325和第二发光部32c的第一绑定电极324可以为同一个绑定电极。具体可以参照上述一些实施例中的说明，此处不再赘述。
由上可知，第一发光部32b和第二发光部32c反向偏置设置。这样在第一电压信号为高电平，第二电压信号的电平为低电平的情况下，第一发光部32b可以在第一电压信号和第二电压信号之间的作用下发光。在第一电压信号为低电平，第二电压信号的电平为高电平的情况下，第二发光部32c可以在第一电压信号和第二电压信号之间的作用下发光。也就是说，在发光二极管芯片3进行显示的过程中，第一发光部32b和第二发光部32c可以轮流发光。
这样在发光二极管芯片3需要显示较低灰阶的情况下，可以驱动第一发光部32b和第二发光部32c分别在不同的时间段内发光。这样可以避免因第一发光部32b或第二发光部32c发光时间较长而导致发光二极管芯片3的温度升高的情况，有利于改善热量聚集的现象，进而避免出现因热量聚集而导致发光二极管芯片3发光效率降低的情况。
此外，通过将第一发光部32b和第二发光部32c反向偏置设置，有利于提高发光二极管芯片3的显示寿命。
示例性的，如图5所示，第一发光部32b的第一绑定电极324和第二节点N2之间的电连接为直接电连接。第一发光部32b的第二绑定电极325与第二电压信号端VSS之间的电连接为直接电连接。第二发光部32c的第一绑定电极324与第二电压信号端VSS之间的电连接为直接电连接。第二发光部32c的第二绑定电极325与第二节点N2之间的电连接为直接电连接。
基于发光二极管芯片3中发光部32的设置方式，在一些示例中，如图5所示，发光控制电路2可以包括：第一晶体管T1和第二晶体管T2。其中，第一晶体管T1例如为N型晶体管，第二晶体管T2例如为P型晶体管。
示例性的，如图5所示，第一晶体管T1的控制极与使能信号端EM电连接，第一晶体管T1的第一极与第一电压信号端VDD电连接，第一晶体管T1的第二极与第三节点N3电连接。
例如，在使能信号端EM所传输的使能信号的电平为高电平的情况下，第一晶体管T1可以在使能信号的控制下导通，接收并传输第一电压信号至第三节点N3。
示例性的，如图5所示，第二晶体管T2的控制极与第一节点N1电连接，第二晶体管T2的第一极与第三节点N3电连接，第二晶体管T2的第二极与第二节点N2电连接。
例如，在第一节点N1的电压为低电平的情况下，第二晶体管T2可以在第一节点N1的电压的控制下导通，将来自第三节点N3的第一电压信号传输至第二节点N2。
在一些示例中，如图5所示，数据写入电路1可以包括：第十二晶体管T12。其中，第十二晶体管T12例如为N型晶体管。
示例性的，如图5所示，第十二晶体管T12的控制极与第一扫描信号端Gate1电连接，第十二晶体管T12的第一极与数据信号端Data电连接，第十二晶体管T12的第二极与第一节点N1电连接。
例如，在第一扫描信号端Gate1所传输的第一扫描信号的电平为高电平的情况下，第十二晶体管T12可以在第一扫描信号的控制下导通，接收并传输数据信号至第一节点N1，对第一节点N1进行充电。
此外，在一些示例中，如图4和图5所示，像素驱动电路100还可以包括：第一复位补偿电路4。该第一复位补偿电路4与第一扫描信号端Gate1、第二扫描信号端Gate2、第一节点N1、第二节点N2、第三节点N3及第二电压信号端VSS电连接。其中，第一复位补偿电路4被配置为，在第一扫描信号和在第二扫描信号端Gate2处接收的第二扫描信号的控制下，对像素驱动电路100进行复位，对第二晶体管T2进行阈值电压补偿。
通过对像素驱动电路100进行复位，对第二晶体管T2进行阈值电压补偿，有利于使得发光控制电路2中的第二晶体管T2能够在相应的时间段内良好导通，有利于使得第二晶体管T2无损传输第一电压信号，从而有利于准确地控制第一发光部32b或第二发光部32c的发光状态。
在一些示例中，如图5所示，第一复位补偿电路4可以包括：第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第一电容器C1。其中，第三晶体管T3和第四晶体管T4例如均为N型晶体管，第五晶体管T5和第六晶体管T6例如均为P型晶体管。
示例性的，如图5所示，第三晶体管T3的控制极与第一扫描信号端Gate1电连接，第三晶体管T3的第一极与第二电压信号端VSS电连接，第三晶体管T3的第二极与第四节点N4电连接。
例如，在第一扫描信号的电平为高电平、且第二电压信号的电平为低电平的情况下，第三晶体管T3可以在第一扫描信号的控制下导通，接收并传输第二电压信号至第四节点N4，对第四节点N4进行放电复位。
示例性的，如图5所示，第四晶体管T4的控制极与第二扫描信号端Gate2电连接，第四晶体管T4的第一极与第三节点N3电连接，第四晶体管T4的第二极与第五节点N5电连接。
例如，在第二扫描信号的电平为高电平的情况下，第四晶体管T4可以在第二扫描信号的控制下导通，将来自第三节点N3的信号传输至第五节点N5。
示例性的，如图5所示，第五晶体管T5的控制极与第二扫描信号端Gate2电连接，第五晶体管T5的第一极与第二节点N2电连接，第五晶体管T5的第二极与第五节点N5电连接。
例如，在第二扫描信号的电平为低电平的情况下，第五晶体管T5可以在第二扫描信号的控制下导通，将来自第二节点N2的信号传输至第五节点N5。
示例性的，如图5所示，第六晶体管T6的控制极与第一扫描信号端Gate1电连接，第六晶体管T6的第一极与第四节点N4电连接，第六晶体管T6的第二极与第一节点N1电连接。
例如，在第一扫描信号的电平为低电平的情况下，第六晶体管T6可以在第一扫描信号的控制下导通，将来自第四节点N4的信号传输至第一节点N1。
示例性的，如图5所示，第一电容器C1的第一端与第四节点N4电连接，第一电容器C1的第二端与第五节点N5电连接。在对第四节点N4进行复位后，第四节点N4和第五节点N5之间的压差基本保持不变。
下面结合图5所示的像素驱动电路的结构和图8所示的时序图，对像素驱动电路的驱动方法进行示意性说明。
在一些示例中，在一帧的显示阶段中，像素驱动电路的驱动方法包括：数据写入阶段S1、补偿阶段S2和发光阶段S3。其中，发光阶段S3例如包括第一发光阶段S31和第二发光阶段S32。
在数据写入阶段S1中，第一扫描信号的电平为高电平、第二扫描信号的电平为高电平、使能信号的电平为高电平、数据信号的电平为高电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
响应于在第一扫描信号端Gate1处接收的第一扫描信号，数据写入电路1中的第十二晶体管T12开启，将在数据信号端Data处接收的数据信号传输至第一节点N1。由于数据信号的电平为高电平，此时，可以利用数据信号对第一节点N1进行充电，使得第一节点N1的电压为高电平。
此外，在此阶段中，第一复位补偿电路4中的第三晶体管T3会在第一扫描信号的控制下导通，接收并传输低电平的第二电压信号至第四节点N4，对第四节点N4进行复位。第一复位补偿电路4中的第四晶体管T4会在第二扫描信号的控制下导通，发光控制电路2中的第一晶体管T1会在使能信号的控制下导通，第一晶体管T1可以接收并传输高电平的第一电压信号至第三节点N3，第四晶体管T4可以将来自第三节点N3的第一电压信号传输至第五节点N5，对第五节点N5进行复位。也即，在此阶段中还会对第一电容器C1进行复位。
在补偿阶段S2中，第一扫描信号的电平为高电平、第二扫描信号的电平为高电平、使能信号的电平为低电平、数据信号的电平为高电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
第一复位补偿电路4中的第三晶体管T3和第四晶体管T4保持导通状态，第五节点N5进行漏电，由第一电压信号的电压值下降为VData-Vth_tft2。其中，VData表示为数据信号的电压值，Vth_tft2表示为第二晶体管T2的阈值电压。
在发光阶段S3中的第一发光阶段S31中，第一扫描信号的电平为低电平、第二扫描信号的电平为高电平、使能信号的电平为高电平、数据信号的电平为低电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
第一复位补偿电路4中的第四晶体管T4保持导通状态，第一复位补偿电路4中的第六晶体管T6在第一扫描信号的控制下导通。
发光控制电路2中的第一晶体管T1在使能信号的控制下导通，此时，发光控制电路2中的第二晶体管T2的控制极和第一极之间的压差Vgs为第四节点N4的电压和第五节点N5的电压之差，也即，Vgs＝VSS-(VData-Vth_tft2)。此时，发光控制电路2中的第二晶体管T2开启。发光控制电路2将在第一电压信号端VDD处接收的第一电压信号传输至第二节点N2。
由于第一电压信号的电平为高电平，且第二电压信号的电平为低电平，因此，在第一电压信号和第二电压信号的配合下，发光二极管芯片3中的第一发光部32b可以发光，第二发光部32c可以处于关断状态。
在第一发光部32b的数量为一个的情况下，则可以驱动该一个第一发光部32b发光，在第一发光部32b的数量为至少两个的情况下，则可以驱动该至少两个第一发光部32b同时发光。
以第一发光部32b的数量为一个为例，像素驱动电路100的等效电路图可以如图6所示，流经该第一发光部32b的电流I为:
Figure BDA0003094017340000171
在发光阶段S3中的第二发光阶段S32中，第一扫描信号的电平为低电平、第二扫描信号的电平为低电平、使能信号的电平为高电平、数据信号的电平为低电平、第一电压信号的电平为低电平、第二电压信号的电平为高电平。
第一复位补偿电路4中的第六晶体管T6保持导通状态，第一复位补偿电路4中的第五晶体管T5在第二扫描信号的控制下导通。
发光控制电路2中的第一晶体管T1保持导通状态。由于发光控制电路2中第二晶体管T2的控制极和第一极之间的压差Vgs不变，因此，第二晶体管T2保持开启状态。
由于第一电压信号的电平为低电平，且第二电压信号的电平为高电平，因此，在第一电压信号和第二电压信号的配合下，发光二极管芯片3中的第二发光部32c可以发光，第一发光部32b可以处于关断状态。
在第二发光部32c的数量为一个的情况下，则可以驱动该一个第二发光部32c发光，在第二发光部32c的数量为至少两个的情况下，则可以驱动该至少两个第二发光部32c同时发光。
以第二发光部32c的数量为一个为例，像素驱动电路100的等效电路图可以如图7所示，流经该第二发光部32c的电流I仍为：
Figure BDA0003094017340000181
在发光阶段S3中，流经第一发光部32b或第二发光部32c的电流，与第二晶体管T2的阈值电压无关，也即，通过设置第一复位补偿电路4，可以对第二晶体管T2的阈值电压进行补偿，避免影响第一发光部32b或第二发光部32c的发光状态，提高发光二极管芯片3的显示稳定性，避免出现显示亮度不均和/或不稳定的问题。
由上可知，在像素驱动电路100进行显示的过程中，可以驱动发光二极管芯片3中的多个发光部32分别在不同的时间段内发光，或至少两个发光部32在同一时间段内发光。
在一些实施例中，如图10～图12所示，像素驱动电路100还包括：多个开关晶体管SW。其中，发光二极管芯片3所包括的多个发光部32中，发光部32的第一绑定电极324通过至少一个开关晶体管SW与第二节点N2电连接；和/或，发光部32的第二绑定电极325通过至少一个开关晶体管SW与第二电压信号端VSS电连接。
示例性的，发光部32的第一绑定电极324可以通过一个或多个开关晶体管SW与第二节点N2实现电连接，发光部32的第二绑定电极325可以直接与第二电压信号端VSS电连接。或者，发光部32的第一绑定电极324可以直接与第二节点N2实现电连接，发光部32的第二绑定电极325可以通过一个或多个开关晶体管SW与第二电压信号端VSS实现电连接。或者，发光部32的第一绑定电极324可以通过一个或多个开关晶体管SW与第二节点N2实现电连接，发光部32的第二绑定电极325可以通过一个或多个开关晶体管SW与第二电压信号端VSS实现电连接。
在一些示例中，如图12所示，上述多个开关晶体管SW的数量，与发光二极管芯片3所包括的多个发光部32的数量相等。此时，每个发光部32的第一绑定电极324可以与第二节点N2直接电连接，发光部32的第二绑定电极325可以通过一个开关晶体管SW与第二电压信号端VSS电连接。
在本示例中，上述多个发光部32中，至少两个发光部32例如可以共用同一个第一绑定电极324。在此情况下，该至少两个发光部32的第一半导体层321可以呈一体结构。
通过在每个发光部32和第二电压信号端VSS之间设置开关晶体管SW，可以利用该开关晶体管SW对相应的发光部32的导通状态进行控制，进而可以利用不同的开关晶体管SW对多个发光部32的导通状态进行独立控制，使得该多个发光部32可以分别在不同的时间段内发光，或者可以使得至少两个发光部32在同一时间段内发光。
在一些示例中，如图10和图11所示，上述多个开关晶体管SW的数量，大于发光二极管芯片3所包括的多个发光部32的数量。此时，一个发光部32的第一绑定电极324可以与第二节点N2直接电连接，并通过至少一个开关晶体管SW与另一个发光部32的第一绑定电极电324连接。该发光部的第二绑定电极325还可以通过至少一个开关晶体管SW与第二电压信号端VSS电连接，并通过至少一个开关晶体管SW与另一个发光部32的第一绑定电极324电连接。该另一个发光部32的第二绑定电极325可以与第二电压信号端VSS直接电连接。
上述多个发光部32例如相互独立设置，每个发光部32均包括第一绑定电极324和第二绑定电极325，且不同发光部32之间未共用绑定电极。
利用开关晶体管SW，设置不同发光部32与第二节点N2及第二电压信号端VSS之间的连接关系，可以实现对各发光部32导通状态的独立控制，进而可以利用不同的开关晶体管SW对多个发光部32的导通状态进行独立控制，使得该多个发光部32可以分别在不同的时间段内发光，或者可以使得至少两个发光部32在同一时间段内发光。
示例性的，如图10所示，开关晶体管SW的数量为三个，发光部32的数量为两个。上述三个开关晶体管SW例如分别可以称为第一开关晶体管SW1、第二开关晶体管SW2、第三开关晶体管SW3，上述两个发光部32例如可以分别称为发光部之一32d、发光部之二32e。
例如，如图10所示，发光部之一32d的第一绑定电极324与第二节点N2直接电连接，该发光部之一32d的第二绑定电极325通过第一开关晶体管SW1与第二电压信号端VSS电连接，并通过第三开关晶体管SW3与发光部之二32e的第一绑定电极324电连接。发光部之二32e的第一绑定电极324还通过第二开关晶体管SW2与第二节点N2电连接，该发光部之二32e的第二绑定电极325可以与第二电压信号端VSS直接电连接。
可选的，在第一开关晶体管SW1导通、第二开关晶体管SW2关闭、第三开关晶体管SW3关闭的情况下，发光部之一32d发光。在第一开关晶体管SW1关闭、第二开关晶体管SW2导通、第三开关晶体管SW3关闭的情况下，发光部之二32e发光。
在第一开关晶体管SW1关闭、第二开关晶体管SW2关闭、第三开关晶体管SW3导通的情况下，发光部之一32d和发光部之二32e同时发光，且两者串联设置。在第一开关晶体管SW1导通、第二开关晶体管SW2导通、第三开关晶体管SW3关闭的情况下，发光部之一32d和发光部之二32e同时发光，且两者并联设置。
通过调整第一开关晶体管SW1、第二开关晶体管SW2和第三开关晶体管SW3导通状态，便可以实现对上述两个发光部32的独立控制。例如可以驱动该两个发光部32中的一个发光，或者驱动该两个发光部32轮流发光，或者驱动该两个发光部32同时发光。由于具有多种发光方式，因此，可以根据像素驱动电路100实际的驱动能力，以及功耗要求整体来选择发光部32的组合发光形式。
示例性的，如图11所示，开关晶体管SW的数量为六个，发光部32的数量为三个。上述六个开关晶体管SW例如分别可以称为第一开关晶体管SW1、第二开关晶体管SW2、第三开关晶体管SW3、第四开关晶体管SW4、第五开关晶体管SW5、第六开关晶体管SW6，上述三个发光部32例如可以分别称为发光部之一32d、发光部之二32e、发光部之三32f。
例如，如图11所示，发光部之一32d的第一绑定电极324与第二节点N2直接电连接，该发光部之一32d的第二绑定电极325通过第一开关晶体管SW1与第二电压信号端VSS电连接，并通过第三开关晶体管SW3与发光部之二32e的第一绑定电极324电连接。发光部之二32e的第一绑定电极324还通过第二开关晶体管SW2与第二节点N2电连接，该发光部之二32e的第二绑定电极325可以与第二电压信号端VSS直接电连接，并通过第五开关晶体管SW5与发光部之三32f的第一绑定电极324电连接。发光部之三32f的第一绑定电极324还通过第四开关晶体管SW4及第二开关晶体管SW2与第二节点N2电连接，该发光部之三32f的第二绑定电极325可以与第二电压信号端VSS直接电连接。
可选的，在第一开关晶体管SW1导通、其余关晶体管SW关闭的情况下，发光部之一32d发光。在第二开关晶体管SW2导通、第六开关晶体管SW6导通、其余关晶体管SW关闭的情况下，发光部之二32e发光。在第二开关晶体管SW2导通、第四开关晶体管SW4导通、其余关晶体管SW关闭的情况下，发光部之三32f发光。
在第三开关晶体管SW3导通、第六开关晶体管SW6导通、其余关晶体管SW关闭的情况下，发光部之一32d和发光部之二32e同时发光，且两者串联设置。在第一开关晶体管SW1导通、第二开关晶体管SW2导通、第六开关晶体管SW6导通、其余关晶体管SW关闭的情况下，发光部之一32d和发光部之二32e同时发光，且两者并联设置。当然，通过调整不同开关晶体管SW的导通状态，发光部之一32d和发光部之三32f可以同时发光，且两者串联或并联设置。通过调整不同开关晶体管SW的导通状态，发光部之二32e和发光部之三32f可以同时发光，且两者串联或并联设置。此处不再赘述。
在第三开关晶体管SW3导通、第五开关晶体管SW5导通、其余关晶体管SW关闭的情况下，发光部之一32d、发光部之二32e和发光部之三32f同时发光，且三者串联设置。在第一开关晶体管SW1导通、第二开关晶体管SW2导通、第四开关晶体管SW4导通、第六开关晶体管SW6导通、其余关晶体管SW关闭的情况下，发光部之一32d、发光部之二32e和发光部之三32f同时发光，且三者并联设置。在第二开关晶体管SW2导通、第三开关晶体管SW3导通、第四开关晶体管SW4导通、第六开关晶体管SW6导通、其余关晶体管SW关闭的情况下，发光部之一32d、发光部之二32e和发光部之三32f同时发光，且发光部之一32d和发光部之二32e串联设置，发光部之一32d和发光部之三32f之间及发光部之二32e和发光部之三32f之间并联设置。当然，通过调整不同开关晶体管SW的导通状态，在发光部之一32d、发光部之二32e和发光部之三32f同时发光的情况下，发光部之一32d和发光部之三32f可以串联设置，且发光部之一32d和发光部之二32e之间及发光部之二32e和发光部之三32f之间并联设置；或者，发光部之二32e和发光部之三32f可以串联，且发光部之一32d和发光部之二32e之间及发光部之一32d和发光部之三32f之间并联设置。此处不再赘述。
通过调整不同开关晶体管SW的导通状态，可以对不同发光部32的发光状态进行独立控制。由于具有多种发光方式，因此，可以根据像素驱动电路100实际的驱动能力，以及功耗要求整体来选择发光部32的组合发光形式。
基于发光二极管芯片3中发光部32的设置方式，在一些示例中，如图10～图12所示，发光控制电路2可以包括：第七晶体管T7和第八晶体管T8。其中，第七晶体管T7和第八晶体管T8例如均为P型晶体管。
示例性的，如图10～图12所示，第七晶体管T7的控制极与第一节点N1电连接，第七晶体管T7的第一极与第一电压信号端VDD电连接，第七晶体管T7的第二极与第六节点N6电连接。
例如，在第一节点N1的电压为低电平的情况下，第七晶体管T7可以在第一节点N1的电压的控制下导通，接收并传输第一电压信号至第六节点N6。
示例性的，如图10～图12所示，第八晶体管T8的控制极与使能信号端EM电连接，第八晶体管T8的第一极与第六节点N6电连接，第八晶体管T8的第二极与第二节点N2电连接。
例如，在使能信号端EM所传输的使能信号的电平为低电平的情况下，第八晶体管T8可以在使能信号的控制下导通，将来自第六节点N6的第一电压信号传输至第二节点N2。
在一些示例中，如图10～图12所示，数据写入电路1可以包括：第十二晶体管T12。其中，第十二晶体管T12例如为P型晶体管。
示例性的，如图10～图12所示，第十二晶体管T12的控制极与第一扫描信号端Gate1电连接，第十二晶体管T12的第一极与数据信号端Data电连接，第十二晶体管T12的第二极与第一节点N1电连接。
例如，在第一扫描信号端Gate1所传输的第一扫描信号的电平为低电平的情况下，第十二晶体管T12可以在第一扫描信号的控制下导通，接收并传输数据信号至第一节点N1，对第一节点N1进行充电。
此外，在一些示例中，如图9～图12所示，像素驱动电路100还可以包括：第二复位补偿电路5。该第二复位补偿电路5与第一扫描信号端Gate1、第一节点N1及第六节点N6电连接。其中，第二复位补偿电路5被配置为响应于第一扫描信号，对第七晶体管T7进行阈值电压补偿。
示例性的，如图9～图12所示，第二复位补偿电路5还可以与初始信号端Vint及第三扫描信号端Gate3和第四扫描信号端Gate4中的至少一者电连接。第二复位补偿电路5还被配置为，响应于在第三扫描信号端处Gate3接收的第三扫描信号或在第四扫描信号端Gate4处接收的第四扫描信号，将在初始信号端Vint处接收的初始信号传输至第一节点N1，对第一节点N1进行复位。
例如，在第二复位补偿电路5与第三扫描信号端Gate3电连接的情况下，第二复位补偿电路5被配置为，响应于在第三扫描信号端处Gate3接收的第三扫描信号，将在初始信号端Vint处接收的初始信号传输至第一节点N1，对第一节点N1进行复位。在第二复位补偿电路5与第四扫描信号端Gate4电连接的情况下，第二复位补偿电路5被配置为，响应于在第四扫描信号端Gate4处接收的第四扫描信号，将在初始信号端Vint处接收的初始信号传输至第一节点N1，对第一节点N1进行复位。
通过对第一节点N1进行复位，对第七晶体管T7进行阈值电压补偿，有利于使得发光控制电路2中的第七晶体管T7能够在相应的时间段内良好导通，有利于使得第七晶体管T7无损传输第一电压信号，从而有利于准确地控制发光部32的发光状态。
在一些示例中，如图10～图12所示，在第二复位补偿电路5还与第三扫描信号端Gate3电连接的情况下，第二复位补偿电路5包括：第九晶体管T9。其中，第九晶体管T9例如为P型晶体管。
示例性的，如图10～图12所示，第九晶体管T9的控制极与第三扫描信号端Gate3电连接，第九晶体管T9的第一极与初始信号端Vint电连接，第九晶体管T9的第二极与第一节点N1电连接。
例如，在第三扫描信号的电平为低电平的情况下，第九晶体管T9可以在第三扫描信号的控制下导通，接收并传输初始信号至第一节点N1，对第一节点N1进行复位。
在一些示例中，如图10～图12所示，在第二复位补偿电路5还与第四扫描信号端Gate4电连接的情况下，第二复位补偿电路5包括：第十晶体管T10。其中，第十晶体管T10例如为P型晶体管。
示例性的，如图10～图12所示，第十晶体管T10的控制极与所述第四扫描信号端Gate4电连接，第十晶体管T10的第一极与初始信号端Vint电连接，第十晶体管T10的第二极与第一节点N1电连接。
例如，在第四扫描信号的电平为低电平的情况下，第十晶体管T10可以在第四扫描信号的控制下导通，接收并传输初始信号至第一节点N1，对第一节点N1进行复位。
在一些示例中，如图10～图12所示，第二复位补偿电路5还包括：第十一晶体管T11和第二电容器C2。其中，第十一晶体管T11例如为P型晶体管。
示例性的，如图10～图12所示，第十一晶体管T11的控制极与第一扫描信号端Gate1电连接，第十一晶体管T11的第一极与第七节点N7电连接，第十一晶体管T11的第二极与第六节点N6电连接。
例如，在第一扫描信号的电平为低电平的情况下，第十一晶体管T11可以在第一扫描信号的控制下导通，将来自第七节点N7的信号传输至第六节点。
示例性的，如图10～图12所示，第二电容器C2的第一端与第一节点N1电连接，第二电容器C2的第二端与第七节点N7电连接。其中，第七晶体管T7的控制极通过第二电容器C2与第一节点N1电连接。
下面结合图10～图12所示的像素驱动电路的结构和图13所示的时序图，对像素驱动电路的驱动方法进行示意性说明。
在一些示例中，在一帧的显示阶段中，像素驱动电路的驱动方法包括：复位阶段t1、数据写入阶段t2和发光阶段t3。
在复位阶段t1中，第一扫描信号的电平为高电平、第三扫描信号的电平为低电平、第四扫描信号的电平为高电平、使能信号的电平为高电平、数据信号的电平为低电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
第二复位补偿电路5中的第九晶体管T9在第三扫描信号的控制下导通，接收并传输初始信号至第一节点N1，对第一节点N1进行复位。
在数据写入阶段t2中，第一扫描信号的电平为低电平、第三扫描信号的电平为高电平、第四扫描信号的电平为高电平、使能信号的电平为高电平、数据信号的电平为高电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
响应于在第一扫描信号端Gate1处接收的第一扫描信号，数据写入电路1中的第十二晶体管T12开启，将在数据信号端Data处接收的数据信号传输至第一节点N1。由于数据信号的电平为高电平，此时，可以利用数据信号对第一节点N1进行充电，使得第一节点N1的电压为高电平。
此外，在此阶段中，第二复位补偿电路5中的第十一晶体管T11会在第一扫描信号的控制下导通，实现对第七晶体管T7的阈值电压的补偿。此时，第七节点N7的电压为VDD+Vth_tft7。其中，VDD表示为第一电压信号的电压值，Vth_tft7表示为第七晶体管T7的阈值电压。
在发光阶段t3中，第一扫描信号的电平为高电平、第三扫描信号的电平为高电平、第四扫描信号的电平为低电平、使能信号的电平为低电平、数据信号的电平为低电平、第一电压信号的电平为高电平、第二电压信号的电平为低电平。
发光控制电路2中的第八晶体管T8在使能信号的控制下导通。
第二复位补偿电路5中的第十晶体管T10在第四扫描信号的控制下导通，接收并传输初始信号至第一节点N1，使得第一节点N1的电压由VData跳变为Vint。此时，第七节点N7的电压跳变为VDD+Vth_tft7-(VData-Vint)，第七晶体管T7处于饱和状态，第七晶体管T7第一极和控制极之间的压差Vsg为第一电压信号的电压值与第一节点N7的电压之差，也即，Vsg＝VDD-[VDD+Vth_tft7-(VData-Vint)]＝VData-Vint-Vth_tft7。发光控制电路2将在第一电压信号端VDD处接收的第一电压信号传输至第二节点N2。
在本示例中，第一电压信号的电平为高电平，且第二电压信号的电平为低电平。通过控制开关晶体管SW的导通状态，便可以驱动多个发光部32分别在不同的时间段内发光，或者可以驱动至少两个发光部32在相同的时间段内发光。
以驱动其中一个发光部32发光为例，流经该发光部32的电流I为：
I＝k(Vgs-Vth_tft7)2＝k(Vsg+Vth_tft7)2＝k(VData-Vint)2。
在发光阶段S3中，流经发光部32的电流，与第七晶体管T7的阈值电压无关，也即，通过设置第二复位补偿电路5，可以对第七晶体管T7的阈值电压进行补偿，避免影响发光部32的发光状态，提高发光二极管芯片3的显示稳定性，避免出现显示亮度不均和/或不稳定的问题。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (21)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：
数据写入电路，与第一扫描信号端、数据信号端及第一节点电连接；所述数据写入电路被配置为，响应于在所述第一扫描信号端处接收的第一扫描信号，将在所述数据信号端处接收的数据信号传输至所述第一节点；
发光控制电路，与所述第一节点、使能信号端、第一电压信号端及第二节点电连接；所述发光控制电路被配置为，在所述第一节点的电压及所述使能信号端所传输的使能信号的控制下，将在所述第一电压信号端处接收的第一电压信号传输至所述第二节点；以及，
发光二极管芯片，与所述第二节点及第二电压信号端电连接；
其中，所述发光二极管芯片包括多个发光部；
所述发光二极管芯片被配置为，在来自所述第二节点的第一电压信号和在所述第二电压信号端处接收的第二电压信号的配合下，驱动所述多个发光部分别在不同的时间段内发光，或驱动至少两个发光部在同一时间段内发光。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述多个发光部包括：至少一个第一发光部和至少一个第二发光部；
其中，所述第一发光部的第一绑定电极与所述第二节点电连接，所述第一发光部的第二绑定电极与所述第二电压信号端电连接；
所述第二发光部的第一绑定电极与所述第二电压信号端电连接，所述第二发光部的第二绑定电极与所述第二节点电连接。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述发光控制电路包括：第一晶体管和第二晶体管；
所述第一晶体管的控制极与所述使能信号端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与第三节点电连接；
所述第二晶体管的控制极与所述第一节点电连接，所述第二晶体管的第一极与所述第三节点电连接，所述第二晶体管的第二极与所述第二节点电连接。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第一复位补偿电路；
所述第一复位补偿电路与所述第一扫描信号端、第二扫描信号端、所述第一节点、所述第二节点、所述第三节点及所述第二电压信号端电连接；所述第一复位补偿电路被配置为，在所述第一扫描信号和在所述第二扫描信号端处接收的第二扫描信号的控制下，对所述像素驱动电路进行复位，对所述第二晶体管进行阈值电压补偿。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一复位补偿电路包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管和第一电容器；
所述第三晶体管的控制极与所述第一扫描信号端电连接，所述第三晶体管的第一极与所述第二电压信号端电连接，所述第三晶体管的第二极与第四节点电连接；
所述第四晶体管的控制极与所述第二扫描信号端电连接，所述第四晶体管的第一极与所述第三节点电连接，所述第四晶体管的第二极与第五节点电连接；
所述第五晶体管的控制极与所述第二扫描信号端电连接，所述第五晶体管的第一极与所述第二节点电连接，所述第五晶体管的第二极与所述第五节点电连接；
所述第六晶体管的控制极与所述第一扫描信号端电连接，所述第六晶体管的第一极与所述第四节点电连接，所述第六晶体管的第二极与所述第一节点电连接；
所述第一电容器的第一端与所述第四节点电连接，所述第一电容器的第二端与所述第五节点电连接。
6.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：多个开关晶体管；
所述发光部的第一绑定电极通过至少一个开关晶体管与所述第二节点电连接；
和/或，
所述发光部的第二绑定电极通过至少一个开关晶体管与所述第二电压信号端电连接。
7.根据权利要求6所述的像素驱动电路，其特征在于，所述发光部的数量与所述多个开关晶体管的数量相等；
所述发光部的第一绑定电极与所述第二节点电连接，所述发光部的第二绑定电极通过一个开关晶体管与所述第二电压信号端电连接。
8.根据权利要求6所述的像素驱动电路，其特征在于，所述发光部的数量小于所述多个开关晶体管的数量；
一个所述发光部的第一绑定电极与所述第二节点电连接，并通过至少一个开关晶体管与另一个所述发光部的第一绑定电极电连接；
一个所述发光部的第二绑定电极通过至少一个开关晶体管与所述第二电压信号端电连接，并通过至少一个开关晶体管与另一个所述发光部的第一绑定电极电连接；
另一个所述发光部的第二绑定电极与第二电压信号端电连接。
9.根据权利要求6～8中任一项所述的像素驱动电路，其特征在于，所述发光控制电路包括：第七晶体管和第八晶体管；
所述第七晶体管的控制极与所述第一节点电连接，所述第七晶体管的第一极与所述第一电压信号端电连接，所述第七晶体管的第二极与第六节点电连接；
所述第八晶体管的控制极与所述使能信号端电连接，所述第八晶体管的第一极与所述第六节点电连接，所述第八晶体管的第二极与所述第二节点电连接。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：第二复位补偿电路；
所述第二复位补偿电路与所述第一扫描信号端、所述第一节点及所述第六节点电连接；所述第二复位补偿电路被配置为，响应于所述第一扫描信号，对所述第七晶体管进行阈值电压补偿；
所述第二复位补偿电路还与初始信号端及第三扫描信号端和第四扫描信号端中的至少一者电连接，所述第二复位补偿电路还被配置为，响应于在所述第三扫描信号端处接收的第三扫描信号或在所述第四扫描信号端处接收的第四扫描信号，将在所述初始信号端处接收的初始信号传输至所述第一节点，对所述第一节点进行复位。
11.根据权利要求10所述的像素驱动电路，其特征在于，所述第二复位补偿电路包括：第十一晶体管和第二电容器；
所述第十一晶体管的控制极与所述第一扫描信号端电连接，所述第十一晶体管的第一极与第七节点电连接，所述第十一晶体管的第二极与所述第六节点电连接；
所述第二电容器的第一端与所述第一节点电连接，所述第二电容器的第二端与所述第七节点电连接；
其中，所述第七晶体管的控制极通过所述第二电容器与所述第一节点电连接；
在所述第二复位补偿电路还与第三扫描信号端电连接的情况下，所述第二复位补偿电路还包括：第九晶体管；
所述第九晶体管的控制极与所述第三扫描信号端电连接，所述第九晶体管的第一极与所述初始信号端电连接，所述第九晶体管的第二极与所述第一节点电连接；
在所述第二复位补偿电路还与第四扫描信号端电连接的情况下，所述第二复位补偿电路还包括：第十晶体管；
所述第十晶体管的控制极与所述第四扫描信号端电连接，所述第十晶体管的第一极与所述初始信号端电连接，所述第十晶体管的第二极与所述第一节点电连接。
12.根据权利要求1中任一项所述的像素驱动电路，其特征在于，所述数据写入电路包括：第十二晶体管；
所述第十二晶体管的控制极与所述第一扫描信号端电连接，所述第十二晶体管的第一极与所述数据信号端电连接，所述第十二晶体管的第二极与所述第一节点电连接。
13.一种如权利要求1～12中任一项所述的像素驱动电路的驱动方法，其特征在于，所述像素驱动电路的驱动方法包括：数据写入阶段和发光阶段；
在所述数据写入阶段中，响应于在第一扫描信号端处接收的第一扫描信号，数据写入电路开启，将在数据信号端处接收的数据信号传输至第一节点；
在所述发光阶段，在所述第一节点的电压和在使能信号端处接收的使能信号的控制下，发光控制电路开启，将在第一电压信号端处接收的第一电压信号传输至第二节点；
在来自所述第二节点的第一电压信号和在第二电压信号端处接收的第二电压信号的配合下，发光二极管芯片中的多个发光部分别在不同的时间段内发光，或至少两个发光部在同一时间段内发光。
14.一种显示基板，其特征在于，所述显示基板包括：
衬底；以及，
多个如权利要求1～12中任一项所述的像素驱动电路；多个所述像素驱动电路设置在所述衬底的一侧；
所述像素驱动电路中发光二极管芯片所包括的多个发光部中，每个发光部包括依次层叠的第一半导体层、量子阱层和第二半导体层；所述第一半导体层和所述第二半导体层掺杂类型不同；
其中，所述发光部还包括：第一绑定电极和第二绑定电极中的至少一者；
所述第一绑定电极与所述发光部的第一半导体层电连接；
所述第二绑定电极与所述发光部的第二半导体层电连接。
15.根据权利要求14所述的显示基板，其特征在于，所述发光二极管芯片还包括基底；
所述发光二极管芯片所包括的多个发光部位于所述基底的同一侧。
16.根据权利要求14或15所述的显示基板，其特征在于，所述发光部包括所述第一绑定电极和所述第二绑定电极；
不同所述发光部所包括的第一绑定电极不同，不同所述发光部所包括的第二绑定电极不同。
17.根据权利要求16所述的显示基板，其特征在于，所述发光部包括串联设置的多个子发光部；
每个子发光部包括依次层叠的第一子半导体层、第一子量子阱层和第二子半导体层；
一个所述子发光部的第一子半导体层与所述发光部的第一绑定电极电连接；
另一个所述子发光部的第二子半导体层与所述发光部的第二绑定电极电连接。
18.根据权利要求14或15所述的显示基板，其特征在于，在所述多个发光部包括至少一个第一发光部和至少一个第二发光部的情况下，
所述第一发光部的第一半导体层和所述第二发光部的第二半导体层，与一个第二绑定电极电连接；
所述第一发光部的第二半导体层和所述第二发光部的第一半导体层，与另一个第二绑定电极电连接。
19.根据权利要求18所述的显示基板，其特征在于，所述发光二极管芯片还包括：多个连接部；
所述第一发光部的第一半导体层，通过一个连接部与所述第二发光部的第二半导体层电连接；
所述第二发光部的第一半导体层，通过一个连接部与所述第一发光部的第二半导体层电连接。
20.根据权利要求18所述的显示基板，其特征在于，所述第一发光部包括串联设置的多个第一子发光部，所述第二发光部包括串联设置的多个第二子发光部；
每个第一子发光部包括依次层叠的第三子半导体层、第二子量子阱层和第四子半导体层；每个第二子发光部包括依次层叠的第五子半导体层、第三子量子阱层和第六子半导体层；
一个第一子发光部的第三子半导体层与所述一个第二绑定电极电连接，且与一个第二子发光部的第六子半导体层电连接；
一个第二子发光部的第五子半导体层与所述另一个第二绑定电极电连接，且与一个第一子发光部的第四子半导体层电连接。
21.根据权利要求14或15中任一项所述的显示基板，其特征在于，至少两个所述发光部的第一半导体层呈一体结构，并与同一个第一绑定电极电连接。
CN202110605113.4A 2021-05-31 2021-05-31 像素驱动电路及其驱动方法、显示基板 Pending CN115482769A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202110605113.4A CN115482769A (zh) 2021-05-31 2021-05-31 像素驱动电路及其驱动方法、显示基板
US18/014,254 US12008960B2 (en) 2021-05-31 2021-11-22 Pixel driving circuit and method for driving the same, and display substrate
PCT/CN2021/132151 WO2022252508A1 (zh) 2021-05-31 2021-11-22 像素驱动电路及其驱动方法、显示基板
DE112021004176.2T DE112021004176T5 (de) 2021-05-31 2021-11-22 Pixeltreiberschaltung, treiberverfahren dafür und anzeigesubstrat
JP2023534624A JP2024526002A (ja) 2021-05-31 2021-11-22 画素駆動回路及びその駆動方法、表示パネル
US18/650,738 US20240282263A1 (en) 2021-05-31 2024-04-30 Pixel driving circuit and method for driving the same, and display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110605113.4A CN115482769A (zh) 2021-05-31 2021-05-31 像素驱动电路及其驱动方法、显示基板

Publications (1)

Publication Number Publication Date
CN115482769A true CN115482769A (zh) 2022-12-16

Family

ID=84322829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110605113.4A Pending CN115482769A (zh) 2021-05-31 2021-05-31 像素驱动电路及其驱动方法、显示基板

Country Status (5)

Country Link
US (2) US12008960B2 (zh)
JP (1) JP2024526002A (zh)
CN (1) CN115482769A (zh)
DE (1) DE112021004176T5 (zh)
WO (1) WO2022252508A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230091644A1 (en) * 2021-09-22 2023-03-23 Apple Inc. Super pixel architecture for high dynamic range

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058116B1 (ko) 2009-12-08 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 유기 전계 발광 표시 장치
JP5240581B2 (ja) * 2009-12-28 2013-07-17 カシオ計算機株式会社 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JP2012113245A (ja) 2010-11-26 2012-06-14 Canon Inc 表示装置
CN103000132B (zh) * 2012-12-13 2015-05-06 京东方科技集团股份有限公司 像素驱动电路及显示面板
CN103325340B (zh) * 2013-06-25 2015-07-01 京东方科技集团股份有限公司 像素电路、像素电路驱动方法及显示装置
CN103413519B (zh) * 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
CN103366682B (zh) 2013-07-25 2015-06-17 京东方科技集团股份有限公司 一种交流驱动oled电路、驱动方法及显示装置
CN104464644A (zh) 2015-01-05 2015-03-25 京东方科技集团股份有限公司 一种像素结构、显示面板和显示装置
CN104700776B (zh) * 2015-03-25 2016-12-07 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104732926B (zh) 2015-04-03 2017-03-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
EP3403256A4 (en) * 2016-01-13 2019-05-22 Shenzhen Yunyinggu Technology Co., Ltd. DISPLAY DEVICE AND ITS PIXEL CIRCUIT
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device
CN207097427U (zh) 2017-11-07 2018-03-13 深圳市华星光电半导体显示技术有限公司 Oled像素驱动电路、阵列基板及显示装置
CN109935207B (zh) * 2017-12-15 2021-04-13 京东方科技集团股份有限公司 像素驱动电路、像素电路和显示装置及其驱动方法
CN110503917A (zh) 2018-05-16 2019-11-26 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
US11710445B2 (en) * 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
CN112102771B (zh) 2019-06-17 2022-02-25 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN110459164B (zh) 2019-07-26 2020-12-08 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示装置
TWI737072B (zh) * 2019-12-10 2021-08-21 友達光電股份有限公司 顯示畫素的驅動裝置及驅動方法

Also Published As

Publication number Publication date
WO2022252508A1 (zh) 2022-12-08
JP2024526002A (ja) 2024-07-17
US20240282263A1 (en) 2024-08-22
US12008960B2 (en) 2024-06-11
DE112021004176T5 (de) 2023-06-01
US20230274696A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US10565934B2 (en) Drive compensation circuit, display panel and driving method thereof
US20240282263A1 (en) Pixel driving circuit and method for driving the same, and display substrate
US20220199597A1 (en) Display device
KR20090060750A (ko) 유기 발광 표시 장치
CN113808547B (zh) 发光器件驱动电路、背光模组以及显示面板
CN211654192U (zh) 阵列基板及拼接显示面板
WO2021227713A1 (zh) 阵列基板、其检测方法及拼接显示面板
US20230018566A1 (en) Display device and method for manufacturing display device
CN113327957A (zh) 显示设备
US20240120327A1 (en) Solid-state light-emitting device and production method thereof, and display device
CN112992999A (zh) 显示母板及显示面板
WO2023246533A1 (zh) 一种显示电路、显示方法、显示装置及电子设备
US11367384B2 (en) Display device capable of improving power consumption and method for driving the same
US20220336523A1 (en) Semiconductor device and display device
CN114283738A (zh) 像素电路及其驱动方法和显示装置
CN111613660A (zh) 显示基板及显示装置
TWI796188B (zh) 發光二極體元件以及發光二極體電路
KR101142539B1 (ko) 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조
US20240186454A1 (en) Light-emitting device, pixel circuit, light-emitting substrate and display apparatus
WO2023173411A1 (zh) 像素驱动电路及其驱动方法、显示装置
KR101097789B1 (ko) 복수의 발광층을 구비하는 유기전계발광표시장치 및 그제조방법
JP7525538B2 (ja) 発光ダイオード回路
CN214898498U (zh) 一种显示面板、显示装置
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20230070620A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination