KR101142539B1 - 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조 - Google Patents

역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조 Download PDF

Info

Publication number
KR101142539B1
KR101142539B1 KR1020100079639A KR20100079639A KR101142539B1 KR 101142539 B1 KR101142539 B1 KR 101142539B1 KR 1020100079639 A KR1020100079639 A KR 1020100079639A KR 20100079639 A KR20100079639 A KR 20100079639A KR 101142539 B1 KR101142539 B1 KR 101142539B1
Authority
KR
South Korea
Prior art keywords
array
light emitting
type junction
emitting cells
series
Prior art date
Application number
KR1020100079639A
Other languages
English (en)
Other versions
KR20120017136A (ko
Inventor
김은동
김민수
김상철
오민욱
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020100079639A priority Critical patent/KR101142539B1/ko
Publication of KR20120017136A publication Critical patent/KR20120017136A/ko
Application granted granted Critical
Publication of KR101142539B1 publication Critical patent/KR101142539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Abstract

본 발명은 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조에 관한 것으로서, 기판상에 형성된 복수개의 발광셀이 직렬로 연결되는 제1어레이와, 상기 제1어레이의 발광셀과 대응하는 개수로 이루어져 상기 제1어레이와 역병렬로 접속되는 제2어레이와, 상기 제1어레이 및 제2어레이를 구성하는 발광셀들의 P-전극과 N-전극을 전기적으로 접속시키는 금속배선을 포함하여 구성되는 교류용 발광다이오드에 있어서, 상기 제1어레이 및 제2어레이의 인접한 발광셀들은 서로 같은 극성끼리 역방향으로 직렬 접속되어 물리적으로 접합되는 P형-접합부와 N형-접합부가 형성되되, 상기 제2어레이의 각 발광셀은 상기 제1어레이의 각 발광셀과 대응하는 위치에서 반대 방향으로 배치되며, 상기 금속배선은 제1어레이의 P형-접합부와 제2어레이의 N형-접합부, 및 제1어레이의 N형-접합부와 제2어레이의 P형-접합부를 각각 전기적으로 연결시켜 공통전극을 형성시키는 것을 요지로 한다.
상기와 같은 본 발명은 복수개의 발광셀이 같은 극성끼리 역방향으로 직렬접속되어 상기 발광셀 사이를 물리적으로 분리할 필요가 없어지므로 제조 공정을 간단히 하고 칩의 실장 과정에서 불량을 방지할 수 있는 장점이 있다.

Description

역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조{ARRANGEMENT STRUCTURE OF LIGHT EMITTING DIODE CHIP FOR ALTERNATING CURRENT}
본 발명은 교류용 발광다이오드 칩 구조에 관한 것으로서, 더욱 상세하게는 복수개의 발광셀이 역방향으로 직렬접속된 어레이들이 역병렬로 접속하여 교류 전원에서 작동하는 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조에 관한 것이다.
일반적으로 발광다이오드(LED; Light Emitting Diode)는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 즉, 상기 발광다이오드는 전류 주입형 발광소자로 양 대향극에 순방향(forward)으로 전압이 인가될 때, 음극(cathode)으로부터 주입된 전자와 양극(anode)으로부터 주입된 정공이 정합(junction) 부근 혹은 활성층(active layer)에서 재결합함으로써 발광하는 소자이기 때문에 5V 이하의 낮은 순방향 전압에서 수십 mA의 비교적 큰 순방향 전류로 구동하게 된다.
이러한 발광다이오드는 표시소자 및 백라이트로 널리 이용되고 있으며, 기존의 백열전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 기존의 조명을 대체하여 새로운 조명 용도로 그 사용 영역을 넓히고 있다.
최근 조명분야에서는 대전력(high power)의 발광다이오드 칩을 요구하고 있으며, 예를 들어 20W 급의 발광다이오드 소자를 단일 칩으로 구현하고자 할 경우에는 다음과 같은 두 가지의 방법이 있다.
먼저 단순히 단위 셀(cell)의 면적을 넓혀 대면적 칩으로 구현하거나 여러 개의 단위 셀을 병렬로 연결하여 구현하는 방법이 있다. 만약 단위 셀 혹은 칩이 4V 구동이라고 하면 20W를 구현하기 위해서는 5A 이상의 큰 전류용량을 가지는 전원장치가 필요한데, 이와 같은 저전압/대전류 시스템의 경우 에너지 효율과 장치 크기 면에서 고전압/저전류 시스템에 비하여 불리한 측면이 있다. 또한 재료(특성)의 불균일성 및 전극에서의 확산저항(spreading resistance) 때문에 단위 셀 면적이 증가하면 정격 전류가 감소하는 현상 때문에 효율적이지 못하다.
다른 방법으로는 다수의 단위 발광셀을 직렬 접속하여 고전압 구동 발광셀 집적소자로 구현하는 방법이 있다. 100V 구동 발광다이오드 소자로 20W를 구현하고자 할 경우, 작동전류가 200mA이기 때문에 전원장치 크기와 효율 면에서 훨씬 유리하다. 따라서 일반적인 조명 시스템을 만들 경우에 개별 발광다이오드 칩을 직렬로 접속하여 고전압으로 구동하거나 단위 발광셀들을 직렬 접속하여 고전압 구동이 가능하도록 한 집적화 칩을 이용하여 만들고 있다.
발광다이오드는 정류 특성을 나타내는 소자로 역방향의 전압이 걸릴 경우 발광하지 않는 특성이 있기 때문에 교류 전원을 직접 인가하는 경우, 역방향이 걸리는 반 사이클 동안은 발광하지 않는다. 이를 개선하기 위해 두 개의 발광다이오드를 서로 역방향으로 병렬 접속한 구조(회로)를 만들어 각 소자는 교류 전압의 각 반 사이클 동안 순방향으로 바이어스(bias) 되게 하여 전체 사이클을 이용하고 있다.
한편, 고전압 교류 구동을 위해서 직렬 접속된 발광셀 어레이(array) 두개를 서로 역방향으로 병렬 접속한 다중 칩(multi-chips) 발광다이오드 소자가 개발되어 있으며, 첨부된 도면을 참조하여 종래의 교류용 발광다이오드 칩 구조에 대해 설명하도록 한다.
도 1-(a)는 종래의 교류용 발광다이오드 칩 구조를 도시하는 회로도이다.
도 1-(b)는 종래의 교류용 발광다이오드 칩 구조의 단면을 도시하는 단면도이다.
도 1-(c)는 종래의 교류용 발광다이오드 칩 구조의 평면을 도시하는 평면도이다.
도 1을 참조하면, 기판(1) 상에 복수개의 발광셀(10)이 배치되며, 상기 발광셀(10) 상에 P-전극(12) 및 N-전극(14)이 형성된다. 그리고 인접한 발광셀(10)의 P-전극(12)과 N-전극(14)을 에어브리지배선(30)을 통해 전기적으로 연결되도록 하여 복수개의 발광셀(10)이 직렬 연결된 발광셀 어레이를 형성하고, 상기 발광셀 어레이는 복수개가 역병렬로 접속되어 회로를 구성한다. 이와 같은 구조의 두 발광셀 어레이는 외부의 교류 전원이 연결될 경우에 상기 두 발광셀 어레이가 교류의 반주기를 번갈아 가며 발광하게 된다.
도 2-(a)는 종래의 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 도시하는 회로도이다.
도 2-(b)는 종래의 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 평면으로 도시하는 평면도이다.
도 2를 참조하면, 복수개의 발광셀(10)로 이루어진 발광셀 어레이들이 에어브리지배선(30)을 통해 서로 전기적으로 연결되어 있다. 여기에서는 6개로 배치된 발광셀 어레이들이 도시되어 있으며, 제1열, 제3열 및 제5열의 발광셀 어레이들이 서로 직렬 연결되어 하나의 제1직렬 어레이를 형성하고, 제2열, 제4열 및 제6열의 발광셀 어레이들이 서로 직렬 연결되어 다른 하나의 제2직렬 어레이를 형성하게 되며, 이들 제1,2직렬 어레이는 서로 역병렬로 연결되어 있다. 이와 같은 구조의 발광셀 어레이들은, 외부의 교류 전원이 연결될 경우, 반주기 동안은 제1,3,5열의 발광셀 어레이가 발광하고, 나머지 반주기 동안은 제2,4,6열의 발광셀 어레이가 발광하게 된다. 이에 따라, 교류용 발광다이오드는 교류 전원하에서 상기 어레이들이 서로 교대로 온-오프를 반복하며 광을 방출하게 되는 것이다.
그러나, 이와 같은 직렬접속 발광셀 어레이의 경우 각 발광셀(10)들은 기판 위에서 물리적으로 분리되어야 하며, 반드시 에어브리지접속(air bridge connection) 방식으로 금속도체를 이용하여 접속하여야 하므로 제작 공정이 복잡하고 칩의 실장 과정에 불량을 유발할 수 있는 문제점이 있었다. 즉, 이러한 경우 교량형의 접속 구조를 위한 에어브리지배선(air bridge wiring)이 필요하게 되는데, 반도체 소자의 불량 중 가장 흔한 불량 중의 하나가 바로 배선(wiring) 불량인 것이다.
또한, 발광셀(10)의 P-전극(12)과 N-전극(14)을 연결하는 에어브리지배선(30)은 접촉 부분 이외의 부분은 공중에 떠 있게 되므로 외압에 의해 단선되기 쉬우며, 이러한 외압에 의한 변형으로 단락을 유발할 수 있는 문제점이 있었다.
그리고, 도 2에 도시된 바와 같이 많은 수의 발광셀(10) 연결하여 동작시켜야 하므로 발광장치의 전체 크기가 커지고 상기 발광셀(10)들을 각각 연결함에 따라 에어브리지배선(30) 연결 등의 공정수가 증가하는 문제점이 있으며, 각 발광셀 어레이를 연결하는 어레이연결배선(50) 간의 교차하는 구간에 단락이 일어날 수 있는 문제점이 있었다.
상술한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은, 제조 공정을 간단히 하고 칩의 실장 과정에서 불량을 방지할 수 있는 교류용 발광다이오드 칩 구조를 제공하는 것이다.
본 발명의 다른 목적은, 발광셀의 P-전극과 N-전극을 연결하는 배선이 외압에 의해 단선 및 단락되는 것을 방지할 수 있는 교류용 발광다이오드 칩 구조를 제공하는 것이다.
본 발명의 또 다른 목적은, 다수의 발광셀 어레이를 연결할 시에 배선 연결 공정수를 줄이고, 각 발광셀 어레이를 연결하는 배선 간의 교차 구간에 의한 단락 위험을 방지할 수 있는 교류용 발광다이오드 칩 구조를 제공하는 것이다.
상술한 바와 같은 목적을 달성하기 위한 본 발명은, 기판상에 형성된 복수개의 발광셀이 직렬로 연결되는 제1어레이와, 상기 제1어레이의 발광셀과 대응하는 개수로 이루어져 상기 제1어레이와 역병렬로 접속되는 제2어레이와, 상기 제1어레이 및 제2어레이를 구성하는 발광셀들의 P-전극과 N-전극을 전기적으로 접속시키는 금속배선을 포함하여 구성되는 교류용 발광다이오드에 있어서, 상기 제1어레이 및 제2어레이의 인접한 발광셀들은 서로 같은 극성끼리 역방향으로 직렬 접속되어 물리적으로 접합되는 P형-접합부와 N형-접합부가 형성되되, 상기 제2어레이의 각 발광셀은 상기 제1어레이의 각 발광셀과 대응하는 위치에서 반대 방향으로 배치되며, 상기 금속배선은 제1어레이의 P형-접합부와 제2어레이의 N형-접합부, 및 제1어레이의 N형-접합부와 제2어레이의 P형-접합부를 각각 전기적으로 연결시켜 공통전극을 형성시키는 것을 특징으로 한다.
바람직한 실시 예에 따르면, 상기 금속배선은 금속화 공정을 통해 상기 P형-접합부 및 N형-접합부 상에 금속 박막 형태로 접합형성되는 것을 특징으로 한다.
바람직한 실시 예에 따르면, 상기 제1어레이 및 제2어레이는 역병렬 접속되어 하나의 배열체를 이루며, 상기 배열체는 다수개가 연속적으로 직렬 접속되어 다수열로 구성되는 것을 특징으로 한다.
상술한 바와 같이 구성되는 본 발명은, 복수개의 발광셀이 같은 극성끼리 역방향으로 직렬접속되어 상기 발광셀 사이를 물리적으로 분리할 필요가 없어지므로 제조 공정을 간단히 하고 칩의 실장 과정에서 불량을 방지할 수 있는 장점이 있다.
또한 서로 인접한 발광셀의 P-전극과 N-전극을 금속화 공정을 통한 금속 박막 형태의 공통전극으로 접속시킬 수 있으므로 외압에 의한 단선 및 단락을 방지할 수 있는 장점이 있다.
그리고 다수열로 배치되는 어레이들의 배선 연결 공정수를 줄이고, 각 어레이를 연결하는 배선 간의 교차 구간에 의한 단락 위험을 방지할 수 있는 장점이 있다.
도 1-(a)는 종래의 교류용 발광다이오드 칩 구조를 도시하는 회로도.
도 1-(b)는 종래의 교류용 발광다이오드 칩 구조의 단면을 도시하는 단면도.
도 1-(c)는 종래의 교류용 발광다이오드 칩 구조의 평면을 도시하는 평면도.
도 2-(a)는 종래의 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 도시하는 회로도.
도 2-(b)는 종래의 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 평면으로 도시하는 평면도.
도 3-(a)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조를 도시하는 회로도.
도 3-(b)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조의 단면을 도시하는 단면도.
도 3-(c)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조의 평면을 도시하는 평면도.
도 4-(a)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 도시하는 회로도.
도 4-(b)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 단면으로 도시하는 단면도.
도 4-(c)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 평면으로 도시하는 평면도.
도 5-(a)는 본 발명의 다른 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 도시하는 회로도.
도 5-(b)는 본 발명의 다른 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 평면으로 도시하는 평면도.
도 6은 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 제조공정을 도시하는 단계도.
이하 본 발명의 바람직한 실시 예에 대해 보다 상세히 설명하도록 한다. 본 발명의 특징 및 이점들은 다음의 바람직한 실시 예에 대한 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
또한 하기 설명에서 구체적인 구성요소 등과 같은 특정 사항들 없이도, 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 따라서 이 기술분야에 널리 알려진 주지관용의 일반적인 구성에 대해서는 상세한 설명을 생략하기로 한다.
도 3-(a)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조를 도시하는 회로도이다.
도 3-(b)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조의 단면을 도시하는 단면도이다.
도 3-(c)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩 구조의 평면을 도시하는 평면도이다.
도 3-(a)을 참조하면, 칩 구조의 기본이 되는 2개의 발광셀(a1,a2)이 서로 같은 극성끼리 역방향으로 직렬 접속되어 있으며, 상기 2개의 발광셀(a1,a2)과 역병렬로 연결되는 다른 2개의 발광셀(b1,b2)도 서로 같은 극성끼리 역방향으로 직렬 접속되어 있다. 여기서 발광셀 a1과 b1, 그리고 발광셀 a2과 b2는 각각 대응하는 위치에서 서로 반대 방향으로 배치된다.
그리고, 도 3-(b)를 참조하면, 서로 역방향 접속된 2개의 발광셀(a1,a2) 사이에는 물리적으로 접합된 N형-접합부(140)가 형성되고, 다른 2개의 발광셀(b1,b2) 사이에는 물리적으로 접합된 P형-접합부(120)가 형성된다. 따라서 발광셀 a1과 a2 사이에는 N형 반도체층이 공통극성으로 접속되고, 발광셀 b1과 b2 사시에는 P형 반도체층이 공통극성으로 접속되므로, 각 발광셀들을 물리적으로 분리할 필요가 없게 되어 에어브리지접속이 필요없는 구조가 되는 것이다. 이와 같이 에어브리지배선을 칩 제조 공정에서 제외시킬 수 있게 되므로 공정 과정을 간단히 하고 칩의 실장 과정에서 불량을 방지할 수 있게 된다.
그리고, 도 3-(c)를 참조하면, 상기 N형-접합부(140) 및 P형-접합부(120)를 전기적으로 연결시켜 N형-접합부(140) 및 P형-접합부(120)가 공통전극(300)을 가지도록 한다. 따라서 인가되는 교류 전원의 극성에 따라 상기 공통전극(300)을 통해 발광셀 a1-b2와 발광셀 a2-b1에 순방향 또는 역방향 바이어스가 인가되도록 한다.
상술한 바와 같은 구조의 본 발명은, 교류 전원이 입력되는 A단과 B단을 통해 각 발광셀에 순방향 또는 역방향의 바이어스가 인가되는데, A단에 (+)전압이 인가되고 B단에 (-)전압이 인가되면 발광셀 a1과 b2는 순방향 바이어스되어 발광하게 되고, A단에 (-)전압이 인가되고 B단에 (+)전압이 인가되면 발광셀 a2와 b1이 순방향 바이어스되어 발광하게 되는 것이다.
도 4-(a)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 도시하는 회로도이다.
도 4-(b)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 단면으로 도시하는 단면도이다.
도 4-(c)는 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이의 접속구조를 평면으로 도시하는 평면도이다.
상술한 도 3을 기초로, 도 4를 참조하여 본 발명의 교류용 발광다이오드 칩 구조를 설명하면, 기판(1)상에 형성된 복수개의 발광셀(100)이 직렬로 연결되는 제1어레이(an)와, 상기 제1어레이(an)의 발광셀(100)과 대응하는 개수로 이루어져 상기 제1어레이(an)와 역병렬로 접속되는 제2어레이(bn)로 구성되는데, 상기 제1어레이(an) 및 제2어레이(bn)의 인접한 발광셀(100)들은 서로 같은 극성끼리 역방향으로 직렬 접속되어 물리적으로 접합되는 P형-접합부(120)와 N형-접합부(140)가 형성된다.
여기서 상기 제2어레이(bn)의 각 발광셀(100)은 상기 제1어레이(an)의 각 발광셀(100)과 대응한 위치에서 반대 방향으로 배치되며, 제1어레이(an)의 P형-접합부(120a)와 제2어레이(bn)의 N형-접합부(140b) 및 제1어레이(an)의 N형-접합부(140a)와 제2어레이(bn)의 P형-접합부(120b)를 각각 전기적으로 연결시켜 공통전극(300)이 형성되도록 한다.
따라서 역병렬 연결된 제1어레이(an)와 제2어레이(bn)의 각 발광셀(100)은 교류 전원이 입력되는 A단과 B단을 통해 반주기별로 발광하게 되는데, 먼저 A단에 (+)전압이 인가되고 B단에 (-)전압이 인가되면 발광셀 a1-b2-a3-b4-a5-b6-a7-b8에 순방향 전류가 흘러 발광하게 되고, 반대로 A단에 (-)전압이 인가되고 B단에 (+)전압이 인가되면 발광셀 a8-b7-a6-b5-a4-b3-a2-b1에 순방향 전류가 흘러 발광하게 되는 것이다.
그리고 상기 공통전극은 금속화 공정을 통해 상기 P형-접합부 및 N형-접합부 상에 금속 박막 형태로 접합형성되는 것이 바람직하며, 이를 통해 외압에 의한 단선 및 단락을 방지할 수 있게 된다.
도 5-(a)는 본 발명의 다른 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 도시하는 회로도이다.
도 5-(b)는 본 발명의 다른 실시 예에 따른 교류용 발광다이오드 칩의 발광셀 어레이들의 접속구조를 평면으로 도시하는 평면도이다.
도 5를 참조하면, 복수개의 발광셀(100)로 직렬 연결된 제1어레이(an)및 제2어레이(bn)는 역병렬 접속되어 하나의 배열체(G)를 이루며, 상기 배열체(G)는 다수개가 연속적으로 직렬 접속되어 다수열로 구성되어 있다.
상기와 같은 배열체(G)는 도시된 바와 같이 다수개가 가로로 나란히 배치되는데, 이때 각 배열체(G1,G2,G3) 간에 직렬 접속 방법은 P형-접합부(120a,120b)와 N형-접합부(140a,140b)의 공통전극(300)과 같이 금속화 공정을 통해 박막 형태로 접합형성되는 것이 바람직하다. 이를 통해 다수열로 배치되는 어레이들의 배선 연결 공정수를 줄이고, 각 어레이를 연결하는 배선 간의 교차 구간이 발생하지 않으므로 단락의 위험을 방지할 수 있게 되는 것이다.
그리고, 도 4의 제1어레이(an)와 제2어레이(bn)의 각 발광셀(100)이 발광하는 것과 마찬가지로, 도 5에 도시된 각 배열체(G1,G2,G3)도 교류 전원이 입력되는 A단과 B단을 통해 반주기별로 발광하게 되는데, 먼저 A단에 (+)전압이 인가되고 B단에 (-)전압이 인가되면 배열체 G1의 발광셀 a1-b2-a3-b4와 배열체 G2의 발광셀 a4-b3-a2-b1 및 배열체 G3의 발광셀 a1-b2-a3-b4에 순방향 전류가 흘러 발광하게 되고, 반대로 A단에 (-)전압이 인가되고 B단에 (+)전압이 인가되면 배열체 G3의 발광셀 a4-b3-a2-b1과 배열체 G2의 발광셀 a1-b2-a3-b4 및 배열체 G1의 발광셀 a4-b3-a2-b1에 순방향 전류가 흘러 발광하게 된다.
도 6은 본 발명의 실시 예에 따른 교류용 발광다이오드 칩의 제조공정을 도시하는 단계도이다.
도 6을 참조한 본 발명의 교류용 발광다이오드 칩의 제조공정은, 먼저 기판(1) 상에 N층(전자주입층)을 형성시킨 후, 식각 공정을 통하여 2개의 N층으로 절연 분리된(isolated) 섬(island) 구조를 만든다. 그리고 상기 N층 상에 대향하는 극성인 P층(정공주입층)을 형성시킨다. 여기서 N층과 P층의 형성 순서는 바뀌어도 무방하며, 기판(1) 상에서 제1반도체층(본원에서는 N층)이 쉽게 성장하도록 질화물(AlN 혹은 SixNy) 처리를 하거나 완충층(buffer layer)을 기판(1) 상에 형성시킨다. 예를 들어, GaN LED의 경우 undoped GaN을 기판(1) 상에 형성시킨다.
다음으로 P층 상에는 상대적으로 접촉저항(contact resistance)이 작은 오옴성(ohmic) 정합을 가지는 투명전극층(200a)을 형성시킨 후, 상기 P층 및 투명전극(200a)이 N층 상에서 절연 분리되도록 식각 공정 처리한다. 여기서 P형 GaN 반도체를 위한 오옴성 정합 재료로는 ITO, Ni/Au 등이 사용될 수 있다.
다음으로 N층 상에 오옴성 투명전극층(200b)를 형성시킨다. 여기서 N형 GaN 반도체를 위한 오옴성 정합 재료로는 Ti, Ti/Au 등이 사용될 수 있다.
끝으로 투명전극층(200a,200b)이 형성된 P층과 N층 상에 공통전극(300)을 형성시켜 본 발명의 실시 예에 따른 역방향 직렬 접속되는 발광셀 어레이가 구비된 교류용 발광다이오드 칩을 제조하게 된다.
그리고 도시하고 있지는 않으나 각 발광셀 사이에 전류를 이송하는 전선 재료로는 Al이나 Cu 등을 사용할 수 있을 것이다.
전술한 내용은 후술할 발명의 청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 상술하였다. 상술한 본 발명의 개념과 특정 실시 예는 본 발명과 유사 목적을 수행하기 위한 다른 형상의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 해당 기술분야의 숙련된 사람들에 의해 인식되어야 한다.
또한 상기에서 기술된 실시 예는 본 발명에 따른 하나의 실시 예일 뿐이며, 해당 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상의 범위에서 다양한 수정 및 변경이 가능할 것이다. 이러한 다양한 수정 및 변경 또한 본 발명의 기술적 사상의 범위 내라면 하기에서 기술되는 본 발명의 청구범위에 속한다 할 것이다.
1: 기판 10: 발광셀
12: P-전극 14: N-전극
30: 에어브리지배선 50: 어레이연결배선
100: 발광셀 120: P형-접합부
140: N형-접합부 200: 투명전극층
300: 공통전극 G: 배열체

Claims (3)

  1. 기판상에 형성된 복수개의 발광셀이 직렬로 연결되는 제1어레이와, 상기 제1어레이의 발광셀과 대응하는 개수로 이루어져 상기 제1어레이와 역병렬로 접속되는 제2어레이와, 상기 제1어레이 및 제2어레이를 구성하는 발광셀들의 P-전극과 N-전극을 전기적으로 접속시키는 금속배선을 포함하여 구성되는 교류용 발광다이오드에 있어서,
    상기 제1어레이 및 제2어레이의 인접한 발광셀들은 서로 같은 극성끼리 역방향으로 직렬 접속되어 물리적으로 접합되는 P형-접합부와 N형-접합부가 형성되되,
    상기 제2어레이의 각 발광셀은 상기 제1어레이의 각 발광셀과 대응하는 위치에서 반대 방향으로 배치되며,
    상기 금속배선은 제1어레이의 P형-접합부와 제2어레이의 N형-접합부, 및 제1어레이의 N형-접합부와 제2어레이의 P형-접합부를 각각 전기적으로 연결시켜 공통전극을 형성시키는 것을 특징으로 하는 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조.
  2. 제 1항에 있어서,
    상기 금속배선은 금속화 공정을 통해 상기 P형-접합부 및 N형-접합부 상에 금속 박막 형태로 접합형성되는 것을 특징으로 하는 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조.
  3. 제 1항에 있어서,
    상기 제1어레이 및 제2어레이는 역병렬 접속되어 하나의 배열체를 이루며,
    상기 배열체는 다수개가 연속적으로 직렬 접속되어 형성됨을 특징으로 하는 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조.
KR1020100079639A 2010-08-18 2010-08-18 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조 KR101142539B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100079639A KR101142539B1 (ko) 2010-08-18 2010-08-18 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100079639A KR101142539B1 (ko) 2010-08-18 2010-08-18 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조

Publications (2)

Publication Number Publication Date
KR20120017136A KR20120017136A (ko) 2012-02-28
KR101142539B1 true KR101142539B1 (ko) 2012-05-08

Family

ID=45839154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079639A KR101142539B1 (ko) 2010-08-18 2010-08-18 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조

Country Status (1)

Country Link
KR (1) KR101142539B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482031B (zh) * 2017-08-09 2020-05-05 南京邮电大学 GaN基微米级LED阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052474A (ko) * 2002-08-29 2005-06-02 시로 사카이 복수의 발광 소자를 갖는 발광 장치
JP2006504265A (ja) * 2002-10-22 2006-02-02 クリー　インコーポレイテッド Ａｃ動作用発光ダイオードアセンブリおよびその製造方法
KR20060020572A (ko) * 2004-08-31 2006-03-06 인더스트리얼 테크놀로지 리써치 인스티튜트 Ａｃ 발광 다이오드 다이의 구조
KR20070018297A (ko) * 2005-08-09 2007-02-14 서울옵토디바이스주식회사 발광셀 어레이들을 갖는 발광 다이오드 및 그것을 제조하는방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052474A (ko) * 2002-08-29 2005-06-02 시로 사카이 복수의 발광 소자를 갖는 발광 장치
JP2006504265A (ja) * 2002-10-22 2006-02-02 クリー　インコーポレイテッド Ａｃ動作用発光ダイオードアセンブリおよびその製造方法
KR20060020572A (ko) * 2004-08-31 2006-03-06 인더스트리얼 테크놀로지 리써치 인스티튜트 Ａｃ 발광 다이오드 다이의 구조
KR20070018297A (ko) * 2005-08-09 2007-02-14 서울옵토디바이스주식회사 발광셀 어레이들을 갖는 발광 다이오드 및 그것을 제조하는방법

Also Published As

Publication number Publication date
KR20120017136A (ko) 2012-02-28

Similar Documents

Publication Publication Date Title
US9349912B2 (en) Light emitting device having a plurality of light emitting cells
US8188489B2 (en) Light emitting diode for AC operation
US7732825B2 (en) AC light emitting diode
US8598598B2 (en) Light emitting device having vertically stacked light emitting diodes
US8338836B2 (en) Light emitting device for AC operation
US9847371B2 (en) Light emitting diode chip for high voltage operation and light emitting diode package including the same
US8354680B2 (en) AC light emitting diode having full-wave light emitting cell and half-wave light emitting cell
US7999271B2 (en) Luminous element having a plurality of cells
US20140070241A1 (en) Solid state light source array
TW201318147A (zh) 發光二極體陣列
KR101142539B1 (ko) 역방향 직렬접속된 발광셀 어레이가 구비된 교류용 발광다이오드 칩 구조
KR101537798B1 (ko) 백색 발광 다이오드 패키지
KR101087650B1 (ko) 순방향 직렬접속된 발광셀 어레이의 접속구조
KR101001242B1 (ko) 교류용 발광 다이오드
KR100965243B1 (ko) 교류용 발광 다이오드
KR101106137B1 (ko) 전파 발광셀 및 반파 발광셀을 갖는 교류용 발광 다이오드
KR20130083868A (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR20110099673A (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
JP2011055007A (ja) 交流駆動型の発光ダイオード
TW201618339A (zh) 雙向發光二極體及其照明裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190423

Year of fee payment: 8