CN115454378A - 一种查找表电路 - Google Patents

一种查找表电路 Download PDF

Info

Publication number
CN115454378A
CN115454378A CN202211069603.8A CN202211069603A CN115454378A CN 115454378 A CN115454378 A CN 115454378A CN 202211069603 A CN202211069603 A CN 202211069603A CN 115454378 A CN115454378 A CN 115454378A
Authority
CN
China
Prior art keywords
input
lookup table
output
multiplexer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211069603.8A
Other languages
English (en)
Other versions
CN115454378B (zh
Inventor
刘贝贝
王长龙
沈培福
余康
傅启攀
张敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202211069603.8A priority Critical patent/CN115454378B/zh
Publication of CN115454378A publication Critical patent/CN115454378A/zh
Priority to PCT/CN2023/102867 priority patent/WO2024045825A1/zh
Application granted granted Critical
Publication of CN115454378B publication Critical patent/CN115454378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Optimization (AREA)
  • Logic Circuits (AREA)

Abstract

本申请属于集成电路技术领域，公开了一种查找表电路。该查找表电路的第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，第一查找表的第一输出端被配置为查找表电路的第一输出，第一查找表的第二输出端和第三输出端分别耦接至进位级联多路复用器的选择端和一输入端；第二查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入、第四输入或第八输入以及第五输入或进位输入，第二查找表的输出端被配置为查找表电路的第二输出；本申请提供查找表电路的两个五输入查找表的重叠逻辑少，大幅度提高了查找表电路的可配置功能，增加了查找表电路的函数表达能力。

Description

一种查找表电路
技术领域
本发明属于集成电路技术领域，涉及一种查找表电路。
背景技术
现有的一种查找表电路由两个五输入查找表和多路复用器构成，包括六个输入端和两个输出端，该查找表电路的结构如图1所示，该查找表电路在作为六输入查找表使用时，可以实现六输入函数经该查找表电路输出到输出端L6；该查找表电路作为两个五输入查找表使用时，两个五输入查找表分别输出到输出端L6和输出端L5；然而上述查找表电路的缺陷在于：该查找表电路在进行加减法运算配置时，进位信号CIN无法驱动查找表，而是作为一个多路复用器的输入信号去选择查找表(A)的输出或查找表(B)的输出作为加法之和，因此该查找表电路在进行加减法运算配置时，查找表(A)和查找表(B)均参与求和或求差操作，无法对查找表(A)与查找表(B)配置附加功能；该查找表电路的另一缺陷在于：该查找表电路的进位输出信号COUT显示依赖于输入端A5，当该查找表电路进行加减法运算配置时，输入端A5必须耦接加减法运算中一个的加数，但是当该加数是一个多变量函数的输出时，该函数只能用外部逻辑资源实现，无法合并至本查找表(LUT)中；此外，现有的查找表电路受限制于如图1所示的结构，导致其可配置的输入信号少，且最多可以被配置为两个输出信号。
发明内容
鉴于上述技术问题，本申请提供一种查找表电路，以解决上述技术问题。
为解决上述技术问题，本发明的技术方案如下：
本申请提供一种查找表电路，该查找表电路包括第一查找表、第二查找表以及进位级联多路复用器；
所述第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，所述第一查找表的第一输出端被配置为所述查找表电路的第一输出，所述第一查找表的第二输出端和第三输出端分别耦接至所述进位级联多路复用器的选择端和一输入端；
所述第二查找表的第一至第五输入端分别被配置为接收所述第一输入、所述第二输入、所述第三输入、所述第四输入或第八输入以及所述第五输入或进位输入，所述第二查找表的输出端被配置为所述查找表电路的第二输出。
所述进位级联多路复用器的另一输入端耦接至所述进位输入，所述进位级联多路复用器的输出端被配置为所述查找表电路的进位输出。
进一步地，所述查找表电路还包括：
级联多路复用器，所述级联多路复用器的两个输入端分别耦接至所述进位输入和所述第五输入，所述级联多路复用器的输出端耦接至所述第二查找表的第五输入端。
进一步地，所述查找表电路还包括：
第一多路复用器，所述第一多路复用器的两个输入端分别耦接至所述第三输入和所述第七输入，所述第一多路复用器的输出端耦接至所述第一查找表的第三输入端。
进一步地，所述查找表电路还包括：
第二多路复用器，所述第二多路复用器的两个输入端分别耦接至所述第五输入和所述第六输入，所述第二多路复用器的输出端耦接至所述第一查找表的第五输入端。
进一步地，所述查找表电路还包括：
第三多路复用器，所述第三多路复用器的两个输入端分别耦接至所述第三输入和所述第八输入，所述第三多路复用器的输出端耦接至所述第二查找表的第四输入端。
进一步地，所述查找表电路还包括：
第四多路复用器，所述第四多路复用器的两个输入端分别耦接至所述第一查找表的第一输出端和所述第二查找表的输出端，所述第四多路复用器的输出端被配置为所述查找表电路的第三输出。
进一步地，所述查找表电路还包括：
第五多路复用器，所述第五多路复用器的一输入端耦接至所述第六输入，所述第五多路复用器的输出端耦接至所述第四多路复用器的选择端。
进一步地，所述查找表电路还包括：
查找表级联输入，所述查找表级联输入耦接至所述第五多路复用器的另一输入端。
进一步地，所述第四多路复用器的输出端还被配置为所述查找表电路的查找表级联输出。
相比于现有技术，本发明的有益效果在于：
本申请提供的查找表电路，通过进位输入驱动第二查找表，减少了查找表电路的重叠逻辑，增加了查找表电路的可配置功能以及查找表电路的函数表达能力；此外，本申请提供的查找表电路最高可以被配置为八输入变量与三输出变量，实现了查找表电路完整的三输出；进一步地，本申请提供的查找表电路还设置了查找表级联输入和查找表级联输出，提高了多级查找表电路之间的快速级联。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种查找表电路；
图2为本申请实施例提供的查找表电路。
图3为本申请实施例提供的第一查找表的内部电路结构图。
图4为本申请实施例提供的第二查找表的内部电路结构图。
图5为本申请实施例提供的四输入查找表的内部电路结构图。
具体实施方式
下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
此外，本申请实施例属于集成电路技术领域，各端口与元器件之间耦接、连接都表示集成电路中的连接方式，且即可能是直接连接，也可能是间接连接。
本申请实施例提供一种查找表电路，如图2所示，该查找表电路包括第一查找表(LUT5_0)、第二查找表(LUT5_1)以及进位级联多路复用器(C)；
所述第一查找表的第一至第五输入端(i0_0、i1_0、i2_0、i3_0、i4_0)分别被配置为接收第一输入(I0)、第二输入(I1)、第三输入(I2)或第七输入(I6)中的一个输入、第四输入(I3)以及第五输入(I4)或第六输入(I5)中的一个输入，所述第一查找表(LUT5_0)的第一输出端(Z5A)被配置为所述查找表电路的第一输出(Z5_0)，所述第一查找表(LUT5_0)的第二输出端(Z4A_0)和第三输出端(Z4A_1)分别耦接至所述进位级联多路复用器(C)的选择端和一输入端。
在一些实施例中，该查找表电路还包括第一多路复用器和第二多路复用器，如图2所示，第一查找表(LUT5_0)的第一输入端(i0_0)耦接至第一输入(I0)，第一查找表(LUT5_0)的第二输入端(i1_0)耦接至第二输入(I1)，第一查找表(LUT5_0)的第三输入端(i2_0)耦接至第一多路复用器(D)的输出端，第一多路复用器(D)的两个输入端分别与第三输入(I2)和第七输入(I6)耦接，使第一查找表(LUT5_0)的第三输入端(i2_0)能选择第三输入(I2)和第七输入(I6)中的任一输入，第一查找表(LUT5_0)的第四输入端(i3_0)耦接至第四输入(I3)，第一查找表(LUT5_0)的第五输入端(i4_0)耦接至第二多路复用器(V)的输出端，第二多路复用器(V)的两个输入端分别与第五输入(I4)和第六输入(I5)耦接，使第一查找表(LUT5_0)的第五输入端(i4_0)能选择第五输入(I4)和第六输入(I5)中的任一输入。
第二查找表(LUT5_1)的第一至第五输入端(i0_1—i4_1)分别被配置为接收所述第一输入(I0)、所述第二输入(I1)、所述第三输入(I2)、所述第四输入(I3)或第八输入(I7)中的一个，以及所述第五输入(I4)或进位输入(CIN)中的一个，所述第二查找表(LUT5_1)的输出端(Z5B)被配置为所述查找表电路的第二输出(Z5_1)。
在一些实施例中，该查找表电路还包括第三多路复用器(M)和级联多路复用器(X)，如图2所示，第二查找表(LUT5_1)的第一输入端(i0_1)耦接至第一输入(I0)，第二查找表(LUT5_1)的第二输入端(i1_1)耦接至第二输入(I1)，第二查找表(LUT5_1)的第三输入端(i2_1)耦接至第三输入(I2)，第二查找表(LUT5_1)的第四输入端(i3_1)耦接至第三多路复用器(M)的输出端，第三多路复用器(M)的两个输入端分别与第四输入(I3)和第八输入(I7)耦接，使第二查找表(LUT5_1)的第四输入端(i3_0)能选择第四输入(I3)和第八输入(I7)中的任一输入，第二查找表(LUT5_1)的第五输入端(i4_1)耦接至级联多路复用器(X)的输出端，级联多路复用器(X)的两个输入端分别与第五输入(I4)和进位输入(CIN)耦接，使第二查找表(LUT5_1)的第五输入端(i4_1)能选择第五输入(I4)和进位输入(CIN)中的任一输入。
进位级联多路复用器(C)的另一输入端耦接至所述进位输入(CIN)，所述进位级联多路复用器(C)的输出端被配置为所述查找表电路的进位输出(COUT)。
本申请实施例的查找表电路新增两个辅助输入(I6和I7)，如配置第一多路复用器(D)可以实现扩展输入(I6)，配置第二多路复用器(V)可以实现输入(I4)和输入(I5)的选择，配置第三多路复用器(M)可以实现扩展输入(I7)，配置进位多路复用器(X)可以实现输入(I4)和进位输入(CIN)的选择，即本申请实施例的查找表电路最多可以配置为八个输入，相比于如图1所示的传统技术方案中，本申请实施例提供的查找表电路进一步扩展了查找表函数的表达能力。
此外，本申请实施例的查找表电路通过第一查找表(Z5_0)的第二输出端(Z4A_0)和第三输出端(Z4A_1)分别输出进位传播信号和进位发生信号至进位级联多路复用器(C)的选择端和输入端；进位输入(CIN)通过级联多路复用器(X)驱动第二查找表(LUT5_1)输出；相比于如图1所示的传统技术方案，进位输入(CIN)与一多路复用器连接，不能驱动查找表(B)输出；本申请实施例的查找表电路通过第一查找表(LUT5_0)输出进位传播信号(propagate)和进位发生信号(generate)，使进位输入(CIN)与第二查找表(LUT5_1)通过级联多路复用器(X)级联，使第一查找表(LUT5_0)和第二查找表(LUT5_1)的重叠逻辑减少，可配置功能增加。
在一些实施例中，本申请实施例的查找表电路如图2所示，还包括第四多路复用器(Z)和第五多路复用器(Y)；
第四多路复用器(Z)的两个输入端分别耦接至所述第一查找表(LUT5_0)的第一输出端(Z5A)和所述第二查找表(LUT5_1)的输出端(Z5B)，所述第四多路复用器(Z)的输出端被配置为查找表电路的第三输出(Z6)；第五多路复用器(Y)的一输入端耦接至所述第六输入(I5)，所述第五多路复用器(Y)的输出端耦接至所述第四多路复用器(Z)的选择端。
本申请实施例提供的查找表电路，如上所述，最多可以配置为八输入(I0—I7)和三输出(Z5_0、Z5_1、Z6)，而如图1所示的传统技术方案的查找表电路，查找表(B)的输出端分别连接两个多路复用器的输入端，导致了查找表(B)不能独立输出，因此如图1所示的查找表电路只能有两个输出(L5、L6)，本申请实施例的查找表电路相比于如图1所示的传统技术方案，第二查找表(LUT5_1)的输出端(Z5B)与第四多路复用器(Z)的输入端连接，进而该输出端(Z5B)还配置成查找表电路的输出(Z5_1)。
进一步地，因为如图1所示的查找表电路只有两个输出(L5和L6)，因此通过如图1所示的查找表电路构成可编程逻辑单元在被扩展为三输出时只能被扩展为不完全的三输出，而本申请实施例的查找表电路构成的可编程逻辑单元在被扩展为三输出时则可以实现完整的三输出。
在一些实施例中，本申请实施例的查找表电路如图2所示，还包括查找表级联输入和查找表级联输出，查找表级联输入耦接至第五多路复用器(Y)的另一输入端，第四多路复用器(Z)的输出端还被配置为进位级联输出。
本申请实施例的查找表电路，相比于如图1所示的查找表电路，在多个查找表电路级联时，通过查找表级联输入和查找表级联输出快速连接多个查找表电路，提高了级联电路的运行速度。
在一些实施例中，上述查找表电路多路复用器(D、V、M、X、Y)的选择端与配置存储器耦接，配置存储器存储有用户配置的常数(0/1)，配置存储器在系统上电时从外部ROM加载配置数据输出到第一至第五多路复用器的选择端。
应当明确的是，本申请实施例所述的查找表电路的输入(I0—I7)和输出(Z5A_0、Z5_1、Z6)是可以与不同的输入端口或输出端口连接，以使所述输入端口的输出信号为查找表电路的输入(I0—I7)，以及使所述查找表电路的输出(Z5A_0、Z5_1、Z6)为所述输出端口的输入。
在一些实施例中，上述查找表电路的第一查找表(LUT5_0)由两个四输入查找表和第六多路复用器构成，具体结构如图3所示：
查找表(LUT4A_0)的四个输入端(I0_a0—I3_a0)分别与第一查找表(LUT5_0)的输入端(i0_0—i3_0)耦接，查找表(LUT4A_1)的四个输入端(I0_a1—I3_a1)同样分别与第一查找表(LUT5_0)的输入端(i0_0—i3_0)耦接，查找表(LUT4A_0)的输出端(Z4a_0)和查找表(LUT4A_1)的输出端(Z4a_1)分别与第一查找表(LUT5_0)的第二输出端(Z4A_0)和第三输出端(Z4A_1)耦接，且查找表(LUT4A_0)的输出端(Z4a_0)和查找表(LUT4A_1)的输出端(Z4a_1)还耦接至第六多路复用器的两个输入端，第六多路复用器的输出端耦接至第一查找表(LUT5_0)的第一输出端(Z5A)，其中，查找表(LUT4A_0)的输出端(Z4a_0)输出进位传播信号(propagate)，查找表(LUT4A_0)的输出端(Z4a_1)输出进位发生信号(generate)。
在一些实施例中，上述查找表电路的第二查找表(LUT5_1)由两个四输入查找表和第七多路复用器构成，具体结构如图4所示：
查找表(LUT4B_0)的四个输入端(I0_b0—I3_b0)分别与第二查找表(LUT5_1)的输入端(i0_1—i3_1)耦接，查找表(LUT4B_1)的四个输入端(I0_b1—I3_b1)同样分别与第二查找表(LUT5_1)的输入端(i0_1—i3_1)耦接，查找表(LUT4B_0)的输出端(Z4b_0)和查找表(LUT4B_1)的输出端(Z4b_1)耦接至第七多路复用器的两个输入端，第七多路复用器的输出端耦接至第二查找表(LUT5_1)的输出端(Z5B)。
应当明确的是，第一查找表(LUT5_0)和第二查找表(LUT5_1)内部结构相同，第一查找表(LUT5_0)和第二查找表(LUT5_1)都是由两个四输入查找表和一个多路复用器组成，其中四输入查找表的结构如图5所示，四输入查找表由两个三输入查找表(如图5虚线框标记处)拼接而成。查找表的配置信息存储在静态RAM(SRAM)中，通过多级二选一多路复用器输出查表结果，具体地，该三输入查找表属于现有技术，本申请实施例不做叙述。本申请实施例中，第一查找表(LUT5_0)和第二查找表(LUT5_1)的区别在于第一查找表(LUT5_0)的两个四输入查找表的输出通过第一输出端(Z4A_0)和第二输出端(Z4A_1)导出，在本申请实施例查找表电路中用于驱动进位级联多路复用器(C)，如图1所示，第一输出端(Z4A_0)和第二输出端(Z4A_1)分别与进位级联多路复用器(C)的选择端和输入端耦接。而第二查找表(LUT5_1)不需要导出LUT4中间结果。
以下对本申请实施例查找表电路的功能进行列举，在列举之前，先对相关术语做出解释。
LUT6模式：本申请实施例的查找表电路被配置为通过第四多路复用器(Z)把第一查找表(LUT5_0)和第二查找表(LUT5_1)拼接为一个查找表电路使用，这种模式称为LUT6模式。
LUT5模式：本申请实施例的查找表电路中的第一查找表(LUT5_0)和第二查找表(LUT5_1)各自独立输出，称为(双)LUT5模式。
加法模式：本申请实施例的查找表电路在使用到进位级联多路复用器(C)时，称为加法模式。
本申请实施例的查找表电路为LUT6模式时，第三输出(Z6)为：Z6＝I5？LUT5_1(I0,I1,I2,I7,I4):LUT5_0(I0,I1,I6,I3,I4)。
其中，“？：”为程序语言的一种条件运算符号，上述等式表示当I5＝1时，Z6＝LUT5_1(I0,I1,I2,I7,I4)；当I5＝0时，Z6＝LUT5_0(I0,I1,I6,I3,I4)；LUT5_0(I0,I1,I6,I3,I4)表示输入(I0,I1,I6,I3,I4)输入到第一查找表(LUT5_0)，经第一查找表(LUT5_0)运算后输出的值，即第一查找表(LUT5_0)的第一输出端(Z5A)输出的值；LUT5_1(I0,I1,I2,I7,I4)表示输入(I0,I1,I2,I7,I4)输入到第二查找表(LUT5_1)，经第二查找表(LUT5_1)运算后输出的值，即第二查找表(LUT5_1)的输出端(Z5B)输出的值；应当明确的是，LUT5_0(I0,I1,I6,I3,I4)中的I6表示第一多路复用器(D)输出的是I6。
本申请实施例的查找表电路在LUT5模式时，第一输出(Z5_0)的输出为：Z5_0＝LUT5_0(I0,I1,I6,I3,I5)；第二输出(Z5_1)的输出为：Z5_1＝LUT5_1(I0,I1,I2,I7,I4)。
本申请实施例的查找表电路在加法模式使用双输出时，假设I4＝1，此时第一输出(Z5_0)的输出为：Z5_0＝＝f(I0,I1,I2)；第二输出(Z5_1)的输出为：Z5_1＝f(I0,I1,I2)+I3。
其中，f(I0,I1,I2)表示三个布尔变量输入的任意函数，f(I0,I1,I2)+I3表示f(I0,I1,I2)和I3进行异或操作；本申请实施例的查找表电路实现了加法以及复杂加数表达式双输出。而如图1所示的查找表电路，受限于A5端口的输入信号是用别的资源计算出来的，因此无法实现复杂函数的输出。
本申请实施例的查找表电路在加法模式使用三输出时，假设I4＝1，此时第一输出(Z5_0)的输出为：Z5_0＝＝f(I0,I1,I2)；第二输出(Z5_1)的输出为：Z5_1＝f(I0,I1,I2)+I3，第三输出(Z6)的输出为：Z6＝I5？Z5_1:Z5_0；如前所述的本申请实施例提供的查找表电路，实现了加法输出、复杂加数表达式输出、加法或复杂加数动态二选一输出。
其中f(I0,I1,I2)表示三个布尔变量输入的任意函数，f(I0,I1,I2)+I3表示f(I0,I1,I2)和I3进行异或操作；“？：”为程序语言的一种条件运算符号，Z6＝I5？Z5_1:Z5_0表示当I5＝1时，Z6＝Z5_1，当I5＝0时，Z6＝Z5_0。
本申请实施例提供的查找表电路，新增辅助输入变量使所述查找表电路最多可以配置为八输入变量；本申请实施例提供的查找表电路还增加了查找表电路的输出端口，包括三个输出端口，实现了查找表电路的加法输出、复杂加数表达式输出、加法或复杂加数动态二选一输出；进一步地，本申请实施例提供的查找表电路将进位输入耦接至级联多路复用器的输入端，用于驱动第二查找表，减少了两个五输入查找表的重叠逻辑，增加了查找表电路的可配置功能以及查找表电路的函数表达能力；本申请实施例提供的查找表电路还设置了查找表级联输入和查找表级联输出，提高了多级查找表电路之间的快速级联。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应视为本发明的保护范围。

Claims (9)

1.一种查找表电路，其特征在于，包括第一查找表、第二查找表以及进位级联多路复用器；
所述第一查找表的第一至第五输入端分别被配置为接收第一输入、第二输入、第三输入或第七输入、第四输入以及第五输入或第六输入，所述第一查找表的第一输出端被配置为所述查找表电路的第一输出，所述第一查找表的第二输出端和第三输出端分别耦接至所述进位级联多路复用器的选择端和一输入端；
所述第二查找表的第一至第五输入端分别被配置为接收所述第一输入、所述第二输入、所述第三输入、所述第四输入或第八输入以及所述第五输入或进位输入，所述第二查找表的输出端被配置为所述查找表电路的第二输出。
所述进位级联多路复用器的另一输入端耦接至所述进位输入，所述进位级联多路复用器的输出端被配置为所述查找表电路的进位输出。
2.如权利要求1所述的查找表的电路，其特征在于，所述查找表电路还包括：
级联多路复用器，所述级联多路复用器的两个输入端分别耦接至所述进位输入和所述第五输入，所述级联多路复用器的输出端耦接至所述第二查找表的第五输入端。
3.如权利要求1所述的查找表电路，其特征在于，所述查找表电路还包括：
第一多路复用器，所述第一多路复用器的两个输入端分别耦接至所述第三输入和所述第七输入，所述第一多路复用器的输出端耦接至所述第一查找表的第三输入端。
4.如权利要求1所述的查找表电路，其特征在于，所述查找表电路还包括：
第二多路复用器，所述第二多路复用器的两个输入端分别耦接至所述第五输入和所述第六输入，所述第二多路复用器的输出端耦接至所述第一查找表的第五输入端。
5.如权利要求1所述的查找表电路，其特征在于，所述查找表电路还包括：
第三多路复用器，所述第三多路复用器的两个输入端分别耦接至所述第三输入和所述第八输入，所述第三多路复用器的输出端耦接至所述第二查找表的第四输入端。
6.如权利要求1所述的查找表电路，其特征在于，所述查找表电路还包括：
第四多路复用器，所述第四多路复用器的两个输入端分别耦接至所述第一查找表的第一输出端和所述第二查找表的输出端，所述第四多路复用器的输出端被配置为所述查找表电路的第三输出。
7.如权利要求6所述的查找表电路，其特征在于，所述查找表电路还包括：
第五多路复用器，所述第五多路复用器的一输入端耦接至所述第六输入，所述第五多路复用器的输出端耦接至所述第四多路复用器的选择端。
8.如权利要求7所述的查找表电路，其特征在于，所述查找表电路还包括：
查找表级联输入，所述查找表级联输入耦接至所述第五多路复用器的另一输入端。
9.如权利要求8所述的查找表电路，其特征在于，所述第四多路复用器的输出端还被配置为所述查找表电路的查找表级联输出。
CN202211069603.8A 2022-09-01 2022-09-01 一种查找表电路 Active CN115454378B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211069603.8A CN115454378B (zh) 2022-09-01 2022-09-01 一种查找表电路
PCT/CN2023/102867 WO2024045825A1 (zh) 2022-09-01 2023-06-27 一种查找表电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211069603.8A CN115454378B (zh) 2022-09-01 2022-09-01 一种查找表电路

Publications (2)

Publication Number Publication Date
CN115454378A true CN115454378A (zh) 2022-12-09
CN115454378B CN115454378B (zh) 2023-07-18

Family

ID=84301589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211069603.8A Active CN115454378B (zh) 2022-09-01 2022-09-01 一种查找表电路

Country Status (2)

Country Link
CN (1) CN115454378B (zh)
WO (1) WO2024045825A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045825A1 (zh) * 2022-09-01 2024-03-07 深圳市紫光同创电子有限公司 一种查找表电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485411A (en) * 1993-11-30 1996-01-16 Texas Instruments Incorporated Three input arithmetic logic unit forming the sum of a first input anded with a first boolean combination of a second input and a third input plus a second boolean combination of the second and third inputs
US5974539A (en) * 1993-11-30 1999-10-26 Texas Instruments Incorporated Three input arithmetic logic unit with shifter and mask generator
CN1605080A (zh) * 2001-10-16 2005-04-06 捷豹逻辑股份有限公司 高效逻辑打包的现场可编程门阵列核心单元
CN105680849A (zh) * 2015-12-28 2016-06-15 深圳市国微电子有限公司 一种查找表、查找表电路及可编程器件
CN107885485A (zh) * 2017-11-08 2018-04-06 无锡中微亿芯有限公司 一种基于超前进位实现快速加法的可编程逻辑单元结构
CN114489563A (zh) * 2021-12-13 2022-05-13 深圳市紫光同创电子有限公司 一种电路结构
CN114844499A (zh) * 2021-02-02 2022-08-02 Efinix有限公司 使用现有加法器电路来增加fpga 4-lut的lut分裂度

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105187050B (zh) * 2015-07-23 2018-02-02 深圳市紫光同创电子有限公司 一种可配置的五输入查找表电路
US9455714B1 (en) * 2015-09-11 2016-09-27 Xilinx, Inc. Cascaded LUT carry logic circuit
WO2017044812A1 (en) * 2015-09-11 2017-03-16 Xilinx, Inc. Cascaded lookup-table (lut) carry logic circuit
CN115454378B (zh) * 2022-09-01 2023-07-18 深圳市紫光同创电子有限公司 一种查找表电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485411A (en) * 1993-11-30 1996-01-16 Texas Instruments Incorporated Three input arithmetic logic unit forming the sum of a first input anded with a first boolean combination of a second input and a third input plus a second boolean combination of the second and third inputs
US5974539A (en) * 1993-11-30 1999-10-26 Texas Instruments Incorporated Three input arithmetic logic unit with shifter and mask generator
CN1605080A (zh) * 2001-10-16 2005-04-06 捷豹逻辑股份有限公司 高效逻辑打包的现场可编程门阵列核心单元
CN105680849A (zh) * 2015-12-28 2016-06-15 深圳市国微电子有限公司 一种查找表、查找表电路及可编程器件
CN107885485A (zh) * 2017-11-08 2018-04-06 无锡中微亿芯有限公司 一种基于超前进位实现快速加法的可编程逻辑单元结构
CN114844499A (zh) * 2021-02-02 2022-08-02 Efinix有限公司 使用现有加法器电路来增加fpga 4-lut的lut分裂度
CN114489563A (zh) * 2021-12-13 2022-05-13 深圳市紫光同创电子有限公司 一种电路结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.J. SCHULTE等: "Approximating elementary functions with symmetric bipartite tables", 《IEEE》, pages 842 - 847 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045825A1 (zh) * 2022-09-01 2024-03-07 深圳市紫光同创电子有限公司 一种查找表电路

Also Published As

Publication number Publication date
WO2024045825A1 (zh) 2024-03-07
CN115454378B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US6323677B1 (en) Programmable logic device circuitry for improving multiplier speed and/or efficiency
US5821774A (en) Structure and method for arithmetic function implementation in an EPLD having high speed product term allocation structure
US5818255A (en) Method and circuit for using a function generator of a programmable logic device to implement carry logic functions
US6356112B1 (en) Exclusive or/nor circuit
JP2717111B2 (ja) 送信ゲート直列マルチプレクサ
EP0602421B1 (en) Low power, high performance programmable logic arrays
US10936286B2 (en) FPGA logic cell with improved support for counters
CN115454378A (zh) 一种查找表电路
CN109947395B (zh) 可编程逻辑单元结构及芯片
US4749886A (en) Reduced parallel EXCLUSIVE or and EXCLUSIVE NOR gate
JPS595349A (ja) 加算器
JPS60116034A (ja) 加算回路
CN115495044B (zh) 一种进位逻辑电路
US4897808A (en) Adder capable of usual addition and reverse carry addition
JP2540794B2 (ja) プログラマブルロジツクアレイ回路
US8082283B1 (en) Arrangement of 3-input LUT'S to implement 4:2 compressors for multiple operand arithmetic
McCluskey Logical design theory of NOR gate networks with no complemented inputs
US7475105B2 (en) One bit full adder with sum and carry outputs capable of independent functionalities
US4254471A (en) Binary adder circuit
JPH06291604A (ja) 可変遅延回路
JPH07168874A (ja) 論理回路の構成方法
KR960000051Y1 (ko) 연결선이 부가된pla
CN116719772A (zh) 可编程逻辑电路
CN116069721A (zh) 一种可编程逻辑单元结构
JP2867253B2 (ja) ３入力エクスクルシーブオアゲート

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant