CN115441875A - 一种基于预测方式的免复位分段式模拟数字转换器 - Google Patents

一种基于预测方式的免复位分段式模拟数字转换器 Download PDF

Info

Publication number
CN115441875A
CN115441875A CN202211388639.2A CN202211388639A CN115441875A CN 115441875 A CN115441875 A CN 115441875A CN 202211388639 A CN202211388639 A CN 202211388639A CN 115441875 A CN115441875 A CN 115441875A
Authority
CN
China
Prior art keywords
code word
reference voltage
quantization
capacitor
prediction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211388639.2A
Other languages
English (en)
Other versions
CN115441875B (zh
Inventor
喻依虎
张中
李靖
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202211388639.2A priority Critical patent/CN115441875B/zh
Publication of CN115441875A publication Critical patent/CN115441875A/zh
Application granted granted Critical
Publication of CN115441875B publication Critical patent/CN115441875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/208—Increasing resolution using an n bit system to obtain n + m bits by prediction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于模拟集成电路技术领域，具体为一种基于预测方式的免复位分段式模拟数字转换器。本发明通过预测量化高位码字加分段式参考电压量化低位码字的方式，预测量化高位码字时，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。本发明最多只需要采用2*(N‑4)+3个量化周期，降低了整体量化周期数的要求，具有较低的功耗；DAC电容阵列大小为(2N‑3+2)个单位电容，约为传统模数转换器面积的1/8，将电容阵列面积大幅度缩减；尤其适用于量化幅度变化较大的生物电信号的应用场景。

Description

一种基于预测方式的免复位分段式模拟数字转换器
技术领域
本发明属于模拟集成电路技术领域，特别涉及一种基于预测方式的免复位分段式模拟数字转换器，以及在量化传感器信号和生物电信号中的应用。
背景技术
模数转换器是便携式传感器中的重要部分。为了满足便携式的应用场景，模数转换器需要进行专门的低功耗、小面积设计。而对生物电信号采集而言，该信号具有幅度变化较为缓慢，且在不同波段幅度区分明显的特点。量化生物电信号时候，多数量化结果和上一次的量化结果比较，往往高位码字都是一致的，只在低位码字会存在区别。
因此针对生物电信号，有文献提出了一种传统的区间预测算法，即将上次量化结果的高几位直接加载到本次量化的高位中，然后通过冗余电容的切换判断高几位预测是否正确。如果预测正确则只需要将低位码字量化出来，如果预测错误则复位整个电容阵列，按照MSB-first二进制搜寻的方式重新量化所有码字，消耗额外的量化周期和量化功耗。
也有文献提出了一种基于动态追踪的全预测算法，即将上次量化的所有数字码字在采样时加载到本次量化中，然后按照从低位到高位以及再从高位到低位量化的方式确定最终输出码字。在量化幅度变化较小的输入信号时，如心电信号的基线部分，全预测算法可以大幅缩减量化周期和量化功耗。但如果输入信号变化幅度较大时，如心电信号中的特征QRS波群，该算法功耗效率较低，N位模数转换器最多需要2N+1个量化周期才能完成量化。这种算法在输入信号变化很小的情况下可以节省大量的时钟周期和量化功耗，但如果输入信号变化较大，该算法最多将消耗2N+1个时钟周期进行量化，造成了能量的浪费。
发明内容
针对上述存在问题或不足，为解决便携式应用场景模数转换器存在功耗较高、面积较大的问题，本发明提供了一种基于预测方式的免复位分段式模拟数字转换器，通过预测高位部分的码字增大预测区间，提升预测正确率，同时通过将低位参考电压分段，高效量化剩余低位码字，保证了输入信号在模数转换器奈奎斯特频段内都能在较少的周期数完成量化，具有较低的功耗和电容阵列面积，尤其适用于模数转换器的便携式应用场景（如量化生物电信号）。
一种基于预测方式的免复位分段式模拟数字转换器，包括DAC模块100、比较器101、预测判断模块102和逐次逼近模块103，如图1所示。
所述DAC模块100为全差分结构，由高位预测量化电容阵列、冗余电容和低位量化电容阵列构成，且所有电容的上极板均连接到比较器101的输入端。差分输入信号VIP和VIN分别连接DAC模块100的P端和N端，再分别接到比较器101的正负输入端，完成输入信号的采样。
其中两组高位预测量化电容阵列均包括N-4个量化电容按容值由低到高依次编号为C2、C3、……、CN-3，N≥5，对应的量化电容容值由低到高为2CU、4CU、……、2N-4CU。高位预测电容阵列的各量化电容的下极板分别一一对应的通过高位预测开关控制端（S2、S3……、SN-3）连接输入信号、共模电压VCM、参考高电压VREF、参考地电压GND。
冗余电容CR容值为2CU，其下极板通过高位预测开关控制端SR连接共模电压VCM、参考高电压VREF和参考地电压GND。
低位量化电容阵列包括两个单位电容C1和C0，C1和C0的容值为C2的一半（CU），C1和C0的下极板分别通过低位量化开关控制端（S1、S0）连接共模电压VCM、参考高电压VREF和参考地电压GND，并且C1和C0通过S1、S0连接4个电阻R分压得到的3/4VREF和1/4VREF。
所述比较器101完成DAC电容阵列差分输出电压比较，比较器101的输入端连接DAC模块100中电容阵列的上极板，比较器101的输出端连接预测判断模块102和逐次逼近模块103的输入端。
具体的，共模电压VCM、参考高电压VREF和参考地电压GND均为整个免复位分段式模数转换器的参考电压，且共模电压VCM的电压值为参考高电压VREF电压值的一半。其中C1和C0通过4个电阻R分压得到的分段参考电压3/4VREF和1/4VREF为整个免复位分段式模数转换器低三位转换时的参考电压。
所述预测判断模块102根据比较器101的比较结果控制高位预测开关控制端（S2、S3……、SN-3），以预测方式完成高位预测电容阵列电容的切换，并产生中间过程码字和修正码字，用于修正高N-3位码字输出，最终输出高N-3位码字D<N:4>。
所述逐次逼近模块103根据比较器101的比较结果控制低位量化开关控制端（S1、S0），以逐次逼近的方式完成低位量化电容阵列电容的切换，最终输出低3位码字D<3:1>。整个免复位分段式模数转换器输出码字由高位码字和低位码字拼接形成，即D<N:1>。
进一步的，所述比较器101采用StrongARM比较器，该比较器可以在较低的功耗要求下保证足够的（≤10位）的量化精度。
进一步的，上述基于预测方式的免复位分段式模拟数字转换器的量化方法，包括免复位量化高位码字和分段式量化低位码字。
步骤1、免复位量化高位码字为：
步骤1-1、首先将所述免复位分段式模数转换器上电复位，DAC模块进行采样：所有电容上极板接输入信号，高位预测量化电容阵列（C2、C3、……、CN-3）的下极板通过高位预测开关控制端（S2、S3……、SN-3）连接上一个采样点高N-4位输出码字对应的参考电压，即码字为0则连接参考地电压GND，码字为1则连接参考高电压VREF，上一次高N-4位输出码字统称为load码字；DAC模块100的低位量化电容以及冗余电容下极板通过开关控制端SR、S1和S0连接共模电压VCM。
采样结束后，将DAC模块100中所有电容的上极板与输入信号VIP和VIN均断开，下极板均连接到共模电压VCM。比较器101对DAC模块100中所有电容的上极板差分电压进行第一次比较并产生第一个比较结果d1。
步骤1-2、根据第一个比较结果d1来切换冗余电容CR，冗余电容CR的切换方式有：如果比较结果为1，说明DAC模块100的P端电压大于N端电压，则P端冗余电容CR由参考电压VCM切换至参考电压GND，而N端冗余电容CR由参考电压VCM切换至参考电压VREF；如果比较结果为0，说明DAC模块100的P端电压小于N端电压，则P端冗余电容CR由参考电压VCM切换至参考电压VREF，而N端冗余电容CR由参考电压VCM切换至参考电压GND。切换之后，比较器101将进行第二次比较，得到第二个比较结果d2。
步骤1-3、预测判断模块102对d1和d2这两次比较结果进行判断：
若两次比较结果不同，则输入信号处于load码字所在的预测区间中，码字D’<N:4>可以确定，即完成高位码字量化。其中，高N-4位码字为load码字，第4位码字D’<4>为第二次比较结果d2。
反之，若两次比较结果相等，说明输入信号处在预测区间之外，预测判断模块102根据比较结果d2按照所述冗余电容CR切换方式继续切换预测电容阵列中电容C3，产生第三次比较的参考电压，比较器101进行第三次比较并产生第三个比较结果d3。同时预测判断模块102根据第二次比较结果d2产生第一个N-4位过程码字00...01用于更新load码字，具体load码字更新方式为：比较结果为1，则load码字加上当前过程码字；比较结果为0，则load码字减去当前过程码字。
步骤1-4、预测判断模块102比较第三次比较结果d3与前两次比较结果的异同：
若d3 ≠d2，则说明输入信号位于动态追踪范围内，预测判断模块102根据比较结果d3按照所述冗余电容CR切换方式切换量化电容C2，得到第四次比较结果d4，高位码字D’<N:4>量化结束。其中，高N-4位码字为修正后的load码字，第4位码字D’<4>为第四次比较结果d4。
若d3=d2，即前三次的比较结果相同，则说明输入信号在动态追踪范围之外。此时预测判断模块102产生第二个过程码字00...010，下一过程码字是在上一过程码字的基础上将逻辑1向高位左移一位得到，load码字根据所述码字更新方式加上或减去第二个过程码字进行更新，且预测判断模块102根据比较结果d3按照所述冗余电容CR切换方式切换量化电容C4，比较器101进行第四次比较，得到第四次的比较结果d4。
步骤1-5、若d4≠d3，即第四次比较结果与前三次不同，说明输入信号在动态追踪范围之外。此时预测判断模块102产生第三个过程码字00...01，下一过程码字是在上一过程码字的基础上将逻辑1向低位右移一位得到，load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块102根据量化电容C3当前状态进行回切；若C3当前状态为连接参考电压VERF，则将其由参考电压VREF回切至参考电压VCM，若C3当前状态为连接参考电压GND，则将其由参考电压GND回切至参考电压VCM再进行第五次比较，得到第五次比较结果d5。
步骤1-6、预测判断模块102根据比较结果d5按照所述冗余电容CR切换方式切换量化电容C2，得到第六次的比较结果d6，高位码字D’<N:4>量化结束。其中，高N-4位码字为更新后的load码字，第4位码字D’<4>为第六次比较结果d6。
类似的，若d4=d3，即第四次比较结果与前三次相同，说明输入信号在动态追踪范围之外，此时预测判断模块102在上一过程码字的基础上将逻辑1向高位左移一位产生下一过程码字，load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块102根据本次比较结果按照所述冗余电容CR切换方式切换高一位量化电容，得到下一次的比较结果。
步骤1-7、若后续比较周期产生的相邻两次比较结果仍然相同，则预测判断模块102继续在上一过程码字的基础上将逻辑1向高位左移一位产生下一过程码字，load码字根据所述码字更新方式更新，且预测判断模块102根据最后一次比较结果按照所述冗余电容CR切换方式切换更高一位量化电容，直至比较结果反转；此时，比较结果反转时所切换的最高位量化电容为Cx，2≤x≤N-3，预测判断模块102在上一过程码字的基础上将逻辑1向低位右移一位产生当前过程码字，load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块102根据前次比较结果按照所述冗余电容CR切换方式从高到低切换量化电容Cx-1，直至量化电容C2完成切换，高位量化结束。
步骤1-8、最终的输出码字的高N-4位D’<N:5>通过预测判断模块102产生修正码字00...01进行码字修正，使得最终输出码字的第四位码字D<4>与D’<4>相同。若采样完成后第一次比较的结果d1与切换量化电容C3后的比较结果相同且为0时，高N-4位最终的输出码字需减去修正码字00...01，即D<N:5>=D’<N:5>+00...01；若采样完成后第一次比较的结果与切换量化电容C3后的比较结果相同且为1时，高N-4位最终的输出码字需加上修正码字00...01，即D<N:5>=D’<N:5>-00...01。若采样完成后第一次比较的结果与切换量化电容C3后的比较结果不同，则高N-4位最终的输出码字不需要修正。
步骤2、分段式量化低位码字为：
分段式量化低位码字根据第4位码字D<4>的结果，低位量化电容阵列由共模电平VCM切换至1/4VREF或3/4VREF上。
若D<4>为1，则DAC模块100的P端低位量化电容阵列由共模电平VCM切换至参考电压1/4VREF，DAC模块100的N端低位量化电容阵列由共模电平VCM切换至参考电压3/4VREF。
若D<4>为0，则DAC模块100的P端低位量化电容阵列由共模电平VCM切换至参考电压3/4VREF，DAC模块N端低位量化电容阵列由共模电平VCM切换至参考电压1/4VREF。
步骤2-1、切换完成后，比较器101进行比较得到数字码字D<3>。
如果D<3>为1；若当前P端量化电容C1连接参考电压1/4VREF，则P端量化电容C1由参考电压1/4VREF切换至参考电压GND，N端量化电容C1由参考电压3/4VREF切换至参考电压VREF；若当前P端量化电容C1连接参考电压3/4VREF，则P端量化电容C1由参考电压3/4VREF切换至参考电压VCM，N端量化电容C1由参考电压1/4VREF切换至参考电压VCM。
如果D<3>为0；若当前P端量化电容C1连接参考电压1/4VREF，则P端量化电容C1由参考电压1/4VREF切换至参考电压VCM，N端量化电容C1由参考电压3/4VREF切换至参考电压VCM；若当前P端量化电容C1连接参考电压3/4VREF，则P端量化电容C1由参考电压3/4VREF切换至参考电压VREF，N端量化电容C1由参考电压1/4VREF切换至参考电压GND。
步骤2-2、再次切换完成后，比较器101进行比较得到数字码字D<2>。
如果D<2>为1，若P端量化电容C0连接参考电压1/4VREF，则P端量化电容C0由参考电压1/4VREF切换至参考电压GND，N端量化电容C0不切换；若P端量化电容C0连接参考电压3/4VREF，则P端量化电容C0由参考电压3/4VREF切换至参考电压VCM，N端量化电容C0不切换。
如果D<2>为0，若P端量化电容C0连接参考电压1/4VREF，则P端量化电容C0由参考电压1/4VREF切换至参考电压VCM，N端量化电容C0不切换；若P端量化电容C0连接参考电压3/4VREF，则P端量化电容C0由参考电压3/4VREF切换至参考电压VREF，N端量化电容C0不切换。
步骤2-3、此次切换完成后比较器101进行比较得到数字码字D<1>，最终逐次逼近模块103打出低位数字码字D<3:1>。
进一步的，上述基于预测方式的免复位分段式模拟数字转换器作为生物电信号传感器的模数转换器，用以量化生物电信号。
本发明通过预测量化高位码字加分段式参考电压量化低位码字的方式，预测量化高位码字时，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。本发明最多只需要采用2*(N-4)+3个量化周期，降低了整体量化周期数的要求，具有较低的功耗；DAC电容阵列大小为(2N-3+2)个单位电容，约为传统模数转换器面积的1/8，将电容阵列面积大幅度缩减；尤其适用于量化幅度变化较大的生物电信号的应用场景。
附图说明
图1为本发明提供的模数转换器的系统框图；
图2为实施例中DAC电容阵列的示意图；
图3为实施例中高位预测量化电容切换过程示意图；
图4为实施例中低位量化电容切换过程示意图；
附图标记：100-DAC模块，101-比较器，102-预测判断模块，103-逐次逼近模块。
具体实施方式
结合附图，通过实施例进一步说明本发明。
如图2所示为实施例中DAC模块的电路示意图，每组电容阵列包括6个高位预测量化电容、冗余电容CR以及两个低位量化电容，按权重由低到高的顺序给所述的6个量化电容编号为C2、C3、…、C7，冗余电容CR与量化电容C2的电容值相等。冗余电容CR排列在所述量化电容C2之后。两组DAC阵列的高位预测量化电容、冗余电容以及低位量化电容分别连接在比较器101模块的正向输入端和负向输入端，上极板连接到输入信号，下极板通过开关阵列分别连接共模电压VCM、参考高电压VREF、参考地电压GND、1/4VREF和3/4VREF，其中共模电压VCM是参考高电压VREF值的一半。
实施例中高位预测量化电容切换过程具体如附图3所示，假如上一个采样点VIN’量化结果的高六位码值为100010，而下一个采样点VIN在码字100111所在电压区间中。因此，在采样时，高6位预测电容的最高位和后三位接高参考电压VREF，其他两位预测电容接参考地电压GND。其他电容下极板均连接到共模电压VCM上。采样结束以后，输入信号与电容阵列上极板断开，高位预测电容阵列下极板电压复位到共模电压VCM。第一次比较结果显示输入信号大于参考电压，则将冗余电容CR下极板电压从VCM切换至GND，比较器101进行第二次比较。第二次比较结果显示输入信号仍然大于参考电压，则将量化电容C3下极板电压从参考电压VCM切换至参考电压GND，进行第三次比较，同时产生第一个过程码字000001。第三次比较结果显示输入信号仍然大于参考电压，则将量化电容C4下极板电压从参考电压VCM切换至参考电压GND，进行第四次比较，同时产生第二个过程码字000010。第四次比较结果显示输入信号仍然大于参考电压，则将量化电容C5下极板电压从参考电压VCM切换至参考电压GND，进行第五次比较，同时产生第三个过程码字000100。第五次比较结果显示输入信号小于参考电压，比较结果反转，则将量化电容C4下极板电压从参考电压GND切换至参考电压VCM，进行第六次比较，同时产生第四个过程码字000010。第六次比较结果显示输入信号小于参考电压，则将量化电容C3下极板电压从参考电压GND切换至参考电压VCM，进行第七次比较，同时产生第五个过程码字000001。第六次比较结果显示输入信号大于参考电压，则将量化电容C2下极板电压从参考电压VCM切换至参考电压GND，进行第八次比较。比较结果显示输入信号小于参考电压，则第七位数字码字为0。这样一来输入信号对应的高6位码字可以通过原码字、过程码字和修正码字计算得到：
100010+000001+000010+000100-000010-000001+000001=100111
其中，由于切换量化电容C3得到的结果与第一次比较结果相同且为1，则高位最终的输出码字需要加上修正码字000001，如上式左边最后一项所示。因此，输入信号对应的高七位码字为1001110。电容阵列中的两个低位量化电容将该区间（附图3中间部分）继续量化到第十位。
实施例中低位量化电容切换过程如附图4所示，由于第七位码字为0，表示输入信号小于参考电压，则P端低位量化电容复位到参考电压3/4VREF，N端低位量化电容复位到参考电压1/4VREF。比较器101进行第九次比较。比较结果显示，输入信号大于参考电压，则P端低位量化电容C1下极板电压由参考电压3/4VREF切换至参考电压VCM，N端低位量化电容C1下极板电压由参考电压1/4VREF切换至参考电压VCM，比较器101进行第十次比较。比较结果显示，输入信号大于参考电压，则P端低位量化电容C0下极板电压由参考电压3/4VREF切换至参考电压VCM，比较器101进行第十一次比较，输出最低位码字。由此得到输入信号对应的低三位码字为110，故完整输出码字由高七位码字和第三位码字拼接得到，即1001110110。
通过以上实施例可见，本发明的量化方式最多只需要采用2*(N-4)+3个量化周期，DAC电容阵列大小为(2N-3+2)个单位电容，约为传统模数转换器面积的1/8。基于本发明提供的模数转换器以及对应的量化方法，通过不断更新load码字，从预测电容阵列低位开始量化，最终得出本次输入信号对应的高位码字，大大降低了模数转换器转换功耗和周期数。高位码字量化完成后，进行低位码字量化，其中，三位低位码字量化只需要两个单位电容进行切换得到。

Claims (3)

1.一种基于预测方式的免复位分段式模拟数字转换器，其特征在于：包括DAC模块（100）、比较器（101）、预测判断模块（102）和逐次逼近模块（103）；
所述DAC模块（100）为全差分结构，由高位预测量化电容阵列、冗余电容和低位量化电容阵列构成，且所有电容的上极板均连接到比较器（101）的输入端；差分输入信号VIP和VIN分别连接DAC模块（100）的P端和N端，再分别接到比较器（101）的正负输入端，完成输入信号的采样；
其中两组高位预测量化电容阵列均包括N-4个量化电容按容值由低到高依次编号为C2、C3、……、CN-3，N≥5，对应的量化电容容值由低到高为2CU、4CU、……、2N-4CU；高位预测电容阵列的各量化电容的下极板分别一一对应的通过高位预测开关控制端S2、S3……、SN-3连接输入信号、共模电压VCM、参考高电压VREF和参考地电压GND；
冗余电容CR容值为2CU，其下极板通过高位预测开关控制端SR连接共模电压VCM、参考高电压VREF和参考地电压GND；
低位量化电容阵列包括两个单位电容C1和C0，C1和C0的容值为CU，C1和C0的下极板分别通过低位量化开关控制端S1、S0连接共模电压VCM、参考高电压VREF和参考地电压GND，并且C1和C0通过S1、S0连接4个电阻R分压得到的3/4VREF和1/4VREF；
所述比较器（101）完成DAC电容阵列差分输出电压比较，比较器（101）的输入端连接DAC模块（100）中电容阵列的上极板，比较器（101）的输出端连接预测判断模块（102）和逐次逼近模块（103）的输入端；
共模电压VCM、参考高电压VREF和参考地电压GND均为整个免复位分段式模数转换器的参考电压，且共模电压VCM的电压值为参考高电压VREF电压值的一半；其中C1和C0通过4个电阻R分压得到的分段参考电压3/4VREF和1/4VREF为整个免复位分段式模数转换器低三位转换时的参考电压；
所述预测判断模块（102）根据比较器（101）的比较结果控制高位预测开关控制端S2、S3……、SN-3，以预测方式完成高位预测电容阵列电容的切换，并产生中间过程码字和修正码字，用于修正高N-3位码字输出，最终输出高N-3位码字D<N:4>；
所述逐次逼近模块（103）根据比较器（101）的比较结果控制低位量化开关控制端S1、S0，以逐次逼近的方式完成低位量化电容阵列电容的切换，最终输出低3位码字D<3:1>；整个免复位分段式模数转换器的输出码字由高位码字和低位码字拼接形成，即D<N:1>。
2.如权利要求1所述基于预测方式的免复位分段式模拟数字转换器，其特征在于：所述比较器（101）采用StrongARM比较器。
3.如权利要求1所述基于预测方式的免复位分段式模拟数字转换器，其特征在于，具体量化方法：包括免复位量化高位码字和分段式量化低位码字；
步骤1、免复位量化高位码字为：
步骤1-1、首先将免复位分段式模数转换器上电复位，DAC模块进行采样：所有电容上极板接输入信号，高位预测量化电容阵列C2、C3、……、CN-3的下极板通过高位预测开关控制端S2、S3……、SN-3连接上一个采样点高N-4位输出码字对应的参考电压，即码字为0则连接参考地电压GND，码字为1则连接参考高电压VREF，上一次高N-4位输出码字统称为load码字；DAC模块（100）的低位量化电容以及冗余电容下极板通过开关控制端SR、S1和S0连接共模电压VCM；
采样结束后，将DAC模块（100）中所有电容的上极板与输入信号VIP和VIN均断开，下极板均连接到共模电压VCM；比较器（101）对DAC模块（100）中所有电容的上极板差分电压进行第一次比较并产生第一个比较结果d1；
步骤1-2、根据第一个比较结果d1来切换冗余电容CR，冗余电容CR的切换方式有：如果比较结果为1，说明DAC模块（100）的P端电压大于N端电压，则P端冗余电容CR由参考电压VCM切换至参考电压GND，而N端冗余电容CR由参考电压VCM切换至参考电压VREF；如果比较结果为0，说明DAC模块（100）的P端电压小于N端电压，则P端冗余电容CR由参考电压VCM切换至参考电压VREF，而N端冗余电容CR由参考电压VCM切换至参考电压GND；切换之后，比较器（101）将进行第二次比较，得到第二个比较结果d2；
步骤1-3、预测判断模块（102）对d1和d2这两次比较结果进行判断：
若两次比较结果不同，则输入信号处于load码字所在的预测区间中，码字D’<N:4>可以确定，即完成高位码字量化；其中，高N-4位码字为load码字，第4位码字D’<4>为第二次比较结果d2；
反之，若两次比较结果相等，说明输入信号处在预测区间之外，预测判断模块（102）根据比较结果d2按照所述冗余电容CR切换方式继续切换预测电容阵列中电容C3，产生第三次比较的参考电压，比较器（101）进行第三次比较并产生第三个比较结果d3；同时预测判断模块（102）根据第二次比较结果d2产生第一个N-4位过程码字00...01用于更新load码字，具体load码字更新方式为：比较结果为1，则load码字加上当前过程码字；比较结果为0，则load码字减去当前过程码字；
步骤1-4、预测判断模块（102）比较第三次比较结果d3与前两次比较结果的异同：
若d3 ≠d2，则说明输入信号位于动态追踪范围内，预测判断模块（102）根据比较结果d3按照所述冗余电容CR切换方式切换量化电容C2，得到第四次比较结果d4，高位码字D’<N:4>量化结束；其中，高N-4位码字为修正后的load码字，第4位码字D’<4>为第四次比较结果d4；
若d3=d2，则说明输入信号在动态追踪范围之外，此时预测判断模块（102）产生第二个过程码字00...010，下一过程码字是在上一过程码字的基础上将逻辑1向高位左移一位得到，load码字根据所述码字更新方式加上或减去第二个过程码字进行更新，且预测判断模块（102）根据比较结果d3按照所述冗余电容CR切换方式切换量化电容C4，比较器（101）进行第四次比较，得到第四次的比较结果d4；
步骤1-5、若d4≠d3，即第四次比较结果与前三次不同，说明输入信号在动态追踪范围之外，此时预测判断模块（102）产生第三个过程码字00...01，下一过程码字是在上一过程码字的基础上将逻辑1向低位右移一位得到，load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块（102）根据量化电容C3当前状态进行回切；若C3当前状态为连接参考电压VERF，则将其由参考电压VREF回切至参考电压VCM，若C3当前状态为连接参考电压GND，则将其由参考电压GND回切至参考电压VCM再进行第五次比较，得到第五次比较结果d5；
步骤1-6、预测判断模块（102）根据比较结果d5按照所述冗余电容CR切换方式切换量化电容C2，得到第六次的比较结果d6，高位码字D’<N:4>量化结束；其中，高N-4位码字为更新后的load码字，第4位码字D’<4>为第六次比较结果d6；
类似的，若d4=d3，即第四次比较结果与前三次相同，说明输入信号在动态追踪范围之外，此时预测判断模块（102）在上一过程码字的基础上将逻辑1向高位左移一位产生下一过程码字， load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块（102）根据本次比较结果按照所述冗余电容CR切换方式切换高一位量化电容，得到下一次的比较结果；
步骤1-7、若后续比较周期产生的相邻两次比较结果仍然相同，则预测判断模块（102）继续在上一过程码字的基础上将逻辑1向高位左移一位产生下一过程码字，load码字根据所述码字更新方式更新，且预测判断模块（102）根据最后一次比较结果按照所述冗余电容CR切换方式切换更高一位量化电容，直至比较结果反转；此时，预测判断模块（102）在上一过程码字的基础上将逻辑1向低位右移一位产生当前过程码字，load码字根据所述码字更新方式加上或减去当前过程码字进行更新，且预测判断模块（102）根据前次比较结果按照所述冗余电容CR切换方式从高到低切换量化电容，直至量化电容C2完成切换，高位量化结束；
步骤1-8、最终的输出码字的高N-4位D’<N:5>通过预测判断模块（102）产生修正码字00...01进行码字修正，使得最终输出码字的第四位码字D<4>与D’<4>相同；若采样完成后第一次比较的结果d1与切换量化电容C3后的比较结果相同且为0时，高N-4位最终的输出码字需减去修正码字00...01，即D<N:5>=D’<N:5>+00...01；若采样完成后第一次比较的结果与切换量化电容C3后的比较结果相同且为1时，高N-4位最终的输出码字需加上修正码字00...01,即D<N:5>=D’<N:5>-00...01；若采样完成后第一次比较的结果与切换量化电容C3后的比较结果不同，则高N-4位最终的输出码字不需要修正；
步骤2、分段式量化低位码字为：
分段式量化低位码字根据第4位码字D<4>的结果，低位量化电容阵列由共模电平VCM切换至1/4VREF或3/4VREF上；
若D<4>为1，则DAC模块（100）的P端低位量化电容阵列由共模电平VCM切换至参考电压1/4VREF，DAC模块（100）的N端低位量化电容阵列由共模电平VCM切换至参考电压3/4VREF；
若D<4>为0，则DAC模块（100）的P端低位量化电容阵列由共模电平VCM切换至参考电压3/4VREF，DAC模块（100）的N端低位量化电容阵列由共模电平VCM切换至参考电压1/4VREF；
步骤2-1、切换完成后，比较器（101）进行比较得到数字码字D<3>；
如果D<3>为1；若当前P端量化电容C1连接参考电压1/4VREF，则P端量化电容C1由参考电压1/4VREF切换至参考电压GND，N端量化电容C1由参考电压3/4VREF切换至参考电压VREF；若当前P端量化电容C1连接参考电压3/4VREF，则P端量化电容C1由参考电压3/4VREF切换至参考电压VCM，N端量化电容C1由参考电压1/4VREF切换至参考电压VCM；
如果D<3>为0；若当前P端量化电容C1连接参考电压1/4VREF，则P端量化电容C1由参考电压1/4VREF切换至参考电压VCM，N端量化电容C1由参考电压3/4VREF切换至参考电压VCM；若当前P端量化电容C1连接参考电压3/4VREF，则P端量化电容C1由参考电压3/4VREF切换至参考电压VREF，N端量化电容C1由参考电压1/4VREF切换至参考电压GND；
步骤2-2、再次切换完成后，比较器（101）进行比较得到数字码字D<2>；
如果D<2>为1，若P端量化电容C0连接参考电压1/4VREF，则P端量化电容C0由参考电压1/4VREF切换至参考电压GND，N端量化电容C0不切换；若P端量化电容C0连接参考电压3/4VREF，则P端量化电容C0由参考电压3/4VREF切换至参考电压VCM，N端量化电容C0不切换；
如果D<2>为0，若P端量化电容C0连接参考电压1/4VREF，则P端量化电容C0由参考电压1/4VREF切换至参考电压VCM，N端量化电容C0不切换；若P端量化电容C0连接参考电压3/4VREF，则P端量化电容C0由参考电压3/4VREF切换至参考电压VREF，N端量化电容C0不切换；
步骤2-3、此次切换完成后比较器（101）进行比较得到数字码字D<1>，最终逐次逼近模块（103）打出低位数字码字D<3:1>。
CN202211388639.2A 2022-11-08 2022-11-08 一种基于预测方式的免复位分段式模拟数字转换器 Active CN115441875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211388639.2A CN115441875B (zh) 2022-11-08 2022-11-08 一种基于预测方式的免复位分段式模拟数字转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211388639.2A CN115441875B (zh) 2022-11-08 2022-11-08 一种基于预测方式的免复位分段式模拟数字转换器

Publications (2)

Publication Number Publication Date
CN115441875A true CN115441875A (zh) 2022-12-06
CN115441875B CN115441875B (zh) 2023-03-14

Family

ID=84252620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211388639.2A Active CN115441875B (zh) 2022-11-08 2022-11-08 一种基于预测方式的免复位分段式模拟数字转换器

Country Status (1)

Country Link
CN (1) CN115441875B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法
CN109428598A (zh) * 2017-08-30 2019-03-05 北京智云芯科技有限公司 数据采样的校准方法和系统
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110661530A (zh) * 2019-08-30 2020-01-07 电子科技大学 一种模数转换器及其基于码字重组的量化方法
CN111510146A (zh) * 2020-04-30 2020-08-07 电子科技大学 一种基于码字重组的模数转换器量化方法
CN111786675A (zh) * 2020-07-22 2020-10-16 电子科技大学 一种基于动态追踪的电荷共享式模数转换器量化方法
CN115021749A (zh) * 2022-06-30 2022-09-06 天津大学合肥创新发展研究院 适用于一阶误差反馈式失配误差整形的动态范围补偿方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084538A (en) * 1997-09-05 2000-07-04 Cirrus Logic, Inc. Offset calibration of a flash ADC array
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN109428598A (zh) * 2017-08-30 2019-03-05 北京智云芯科技有限公司 数据采样的校准方法和系统
CN109150186A (zh) * 2018-08-22 2019-01-04 电子科技大学 一种适用于逐次逼近模数转换器的预测量化方法
CN110198169A (zh) * 2019-05-09 2019-09-03 东南大学 一种适用于sar adc的自适应预测型低功耗开关方法
CN110661530A (zh) * 2019-08-30 2020-01-07 电子科技大学 一种模数转换器及其基于码字重组的量化方法
CN111510146A (zh) * 2020-04-30 2020-08-07 电子科技大学 一种基于码字重组的模数转换器量化方法
CN111786675A (zh) * 2020-07-22 2020-10-16 电子科技大学 一种基于动态追踪的电荷共享式模数转换器量化方法
CN115021749A (zh) * 2022-06-30 2022-09-06 天津大学合肥创新发展研究院 适用于一阶误差反馈式失配误差整形的动态范围补偿方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
N. GÜNDÜZ 等: "Radiomics improves the utility of ADC for differentiation between renal oncocytoma and chromophobe renal cell carcinoma: Preliminary findings", 《ACTAS UROLÓGICAS ESPAÑOLAS (ENGLISH EDITION)》 *
ZHONG ZHANG 等: "A Code-Recombination Algorithm-Based ADC With Feature Extraction for WBSN Applications", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 *
徐双恒 等: "一种高精度∑-△A/D转换器的数字滤波器设计", 《微电子学与计算机》 *
王艾意: "适用于稀疏信号的全预测超低功耗SAR ADC设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN115441875B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
CN107888191B (zh) 逐次逼近模数转换器及其基于自适应预测区间的量化方法
TWI511467B (zh) 連續逼近暫存器類比至數位轉換器及其操作方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN106374930A (zh) 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN110661530B (zh) 一种模数转换器及其基于码字重组的量化方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN108880553B (zh) 低功耗自适应交替的逐次逼近型模数转换器及控制方法
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN110113051B (zh) 模数转换器误差整形电路和逐次逼近型模数转换器
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN109565285B (zh) 逐次逼近寄存器(sar)模数转换器(adc)动态范围扩展
CN111510146B (zh) 一种基于码字重组的模数转换器量化方法
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
CN110995269A (zh) 一种适用于低电压sar adc设计的节能开关切换电路及其方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN115441875B (zh) 一种基于预测方式的免复位分段式模拟数字转换器
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN112130447A (zh) 一种传感器信号特征参数的提取方法
CN109039338B (zh) 差分电容阵列及其开关切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant