CN115425965A - 一种可重构逻辑门电路及电路的控制方法 - Google Patents

Abstract

本说明书公开了一种可重构逻辑门电路及电路的控制方法，可以通过更改第一脉冲的频率、第二脉冲的方向，以及直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。

Description

一种可重构逻辑门电路及电路的控制方法

技术领域

本说明书涉及电子信息技术领域，尤其涉及一种可重构逻辑门电路及电路的控制方法。

背景技术

随着人工智能与物联网等新兴信息技术产业的发展，各互联网企业对提升硬件资源利用率的需求愈发迫切。

而目前常用的硬件电路为硅基电路，由于这种电路使用的P型或N型场效应晶体管具有单一的电学特性，这种电路在制备成功后，就无法再简单的对其进行更改。所以，在使用硅基电路进行不同的逻辑运算时，需要通过耗费大量的晶体管资源来构建复杂的电路结构才能实现，从而导致硬件电路中存在的硬件资源的利用率较低，成本较高等问题。

因此，如何能够提高硬件资源的利用率，以降低硬件设备的成本，则是一个亟待解决的问题。

发明内容

本说明书提供一种可重构逻辑门电路及电路的控制方法，以部分的解决现有技术存在的上述问题。

本说明书采用下述技术方案：

本说明书提供了一种可重构逻辑门电路，所述可重构逻辑门电路包括：场效应晶体管、下拉电阻，其中，所述场效应晶体管包含：源极、栅极、漏极、衬底，所述源极与电源相连，所述漏极与所述下拉电阻的一端相连，所述下拉电阻的另一端接地；

所述场效应晶体管用于，根据施加在所述栅极的第一脉冲的频率的高低，在第一逻辑状态和第二逻辑状态间切换，并在处于所述第一逻辑状态时，根据施加在所述栅极的直流电压的大小，控制所述可重构逻辑门电路处于连通状态或阻断状态，以控制所述漏极输出的电流，以及在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，以控制所述漏极输出的电流，所述第一脉冲，用于控制所述场效应晶体管在所述第一逻辑状态和所述第二逻辑状态间切换，所述第二脉冲，用于控制所述直流电压与所述漏极输出的电流之间的关联关系；

所述下拉电阻用于，在所述场效应晶体管处于连通状态时，阻断所述漏极与地的连接，使得所述漏极的电压接近电源电压，将所述漏极电压稳定至高电平，在所述场效应晶体管处于阻断状态时，使得所述漏极接地，将所述漏极电压稳定至低电平。

可选地，在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述可重构逻辑门电路处于连通状态或阻断状态，具体包括：

当所述场效应晶体管处于第二逻辑状态时，若施加在所述栅极的第二脉冲高于正向电压强度阈值，当施加在所述栅极的直流电压为高电平时，所述场效应晶体管处于阻断状态，当施加在所述栅极的直流电压为低电平时，所述场效应晶体管处于连通状态；

若施加在所述栅极的第二脉冲高于负向电压强度阈值，当施加在所述栅极的直流电压为低电平时，所述场效应晶体管处于连通状态，当施加在所述栅极的直流电压为高电平时，所述场效应晶体管处于连通状态。

可选地，在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

在处于第二逻辑状态时，通过施加在所述衬底的偏置电压的作用下，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态。

可选地，施加在所述栅极的所述直流电压与所述第二脉冲为串行输入。

可选地，所述可重构逻辑门电路还包括：下级电路单元，所述下级电路单元由其他场效应晶体管和其他下拉电阻组成，所述其他场效应晶体管的栅极与所述场效应晶体管的漏极相连，所述其他场效应晶体管的漏极与所述其他下拉电阻的一段相连，所述其他下拉电阻的另一端接地；

所述下级电路单元用于，根据所述场效应晶体管的所述漏极的电压，以及施加在所述其他场效应晶体管的栅极的第三脉冲和第四脉冲，控制所述其他场效应晶体管处于连通状态或阻断状态，以控制所述其他所述场效应晶体管的漏极输出的电流，所述第三脉冲，用于控制所述其他场效应晶体管在所述第一逻辑状态和所述第二逻辑状态间切换，所述第四脉冲，用于控制所述其他场效应晶体管的栅极的直流电压与所述其他场效应晶体管的漏极输出的电流之间的关联关系。

本说明书提供了一种电路的控制方法，所述方法应用于可重构逻辑门电路，所述可重构逻辑门电路包括：场效应晶体管、下拉电阻，其中，所述场效应晶体管包含：源极、栅极、漏极、衬底，所述源极与电源相连，所述漏极与所述下拉电阻的一端相连，所述下拉电阻的另一端接地，所述方法包括：

接收逻辑运算指令；

若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管处于第一逻辑状态，并通过调整施加在所述栅极的直流电压的大小，在所述下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算；

若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管在处于第二逻辑状态，并通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，在下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

可选地，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

当将施加在所述栅极的第二脉冲高于正向电压强度阈值时，将施加在所述栅极的直流电压调整为高电平，使得所述场效应晶体管处于阻断状态，将施加在所述栅极的直流电压为低电平，使得所述场效应晶体管处于连通状态；

当将施加在所述栅极的第二脉冲高于负向电压强度阈值时，将施加在所述栅极的直流电压调整为低电平，使得所述场效应晶体管处于连通状态，将施加在所述栅极的直流电压调整为高电平，使得所述场效应晶体管处于连通状态。

可选地，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

在所述场效应晶体管的衬底施加偏置电压，以在所述偏置电压的作用下，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态。

可选地，所述可重构逻辑门电路还包括：下级电路单元，所述下级电路单元由其他场效应晶体管和其他下拉电阻组成，所述其他场效应晶体管的栅极与所述场效应晶体管的漏极相连，所述其他场效应晶体管的漏极与所述其他下拉电阻的一段相连，所述其他下拉电阻的另一端接地，所述方法还包括：

通过改变施加在所述场效应晶体管上的第一脉冲的频率、第二脉冲、以及直流电压的大小，控制所述场效应晶体管的漏极的电压，以及通过控制施加在所述其他场效应晶体管的栅极的第三脉冲、第四脉冲，控制所述其他场效应晶体管处于连通状态或阻断状态，并控制所述其他所述场效应晶体管的漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

本说明书采用的上述至少一个技术方案能够达到以下有益效果：

在本说明书提供的电路的控制方法，接收逻辑运算指令，若逻辑运算指令的类型为第一类型，则通过改变施加在场效应晶体管上的第一脉冲的频率大小，使场效应晶体管处于第一逻辑状态，并通过调整施加在栅极的直流电压的大小，在下拉电阻的作用下，控制场效应晶体管处于连通状态或阻断状态，并控制漏极输出的电流，以根据逻辑运算指令进行逻辑运算，若逻辑运算指令的类型为第一类型，则通过改变施加在场效应晶体管上的第一脉冲的频率大小，使场效应晶体管在处于第二逻辑状态，并通过调整施加在栅极的直流电压的大小和施加在栅极的第二脉冲，在下拉电阻的作用下，控制场效应晶体管处于连通状态或阻断状态，并控制漏极输出的电流，以根据逻辑运算指令进行逻辑运算。

从上述方法中可以看出，可以通过更改第一脉冲的频率、第二脉冲的方向和直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。

附图说明

此处所说明的附图用来提供对本说明书的进一步理解，构成本说明书的一部分，本说明书的示意性实施例及其说明用于解释本说明书，并不构成对本说明书的不当限定。在附图中：

图1为本说明书中提供的一种可重构逻辑门电路的示意图；

图2为本说明书中提供的场效应晶体管的结构示意图；

图3为本说明书中提供的场效应晶体管的两种转移特性的示意图；

图4为本说明书中提供的使用场效应晶体管进行非逻辑运算的真值表的示意图；

图5为本说明书中提供的使用场效应晶体管进行与非逻辑运算的真值表的示意图；

图6为本说明书中提供的一种电路的控制方法的流程示意图；

图7为本说明书提供的一种对应于图1的电子设备的示意图。

具体实施方式

为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

在现有技术中，传统的硅基电路在制备成功后，就无法再简单的对其进行更改，从而使得现有技术中的逻辑电路需要通过耗费大量的晶体管资源来构建，进而使得在现有技术的硬件电路的研发、生产、使用的过程中，存在硬件资源的利用率较低，电路的成本较高等问题。

为了解决现有技术中存在的硬件资源利用率低，电路成本较高等问题，本说明书提供了一种可重构逻辑门电路，该可重构逻辑门电路包括：场效应晶体管、下拉电阻，其中场效应晶体管包含：源极、栅极、漏极、衬底，场效应晶体管的源极与电源相连，场效应晶体管的漏极与下拉电阻的一端相连，下拉电阻的另一端接地。

以下结合附图，详细说明本说明书各实施例提供的技术方案。

图1为本说明书中提供的一种可重构逻辑门电路的示意图。

结合图1可以看出，场效应晶体管可以根据施加在栅极的第一脉冲的频率的高低在第一逻辑状态和第二逻辑状态间切换。并在处于第一逻辑状态时，根据施加在栅极的直流电压的大小，控制可重构逻辑门电路处于连通状态或阻断状态。以及在处于第二逻辑状态时，根据施加在栅极的直流电压的大小和施加在栅极的第二脉冲，控制场效应晶体管处于连通状态或阻断状态。

具体地，上述的场效应晶体管的栅极由一层金属层和两层材质不同的栅介质层组成，如图2所示。

图2为本说明书中提供的场效应晶体管的结构示意图。

在图2中，场效应晶体管包括：衬底1，第一栅介质层2，第二栅介质层3，可移动离子4，金属层5，源极6、漏极7，其中，金属层可以由氮化物金属构成，第一栅介质层可以由诸如：氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2等材质构成，第二栅介质层可以由诸如：氧化钽Ta2O5、氧化钛TiO2等材质构成。

其中，在第二栅介质层中带有可移动离子（如：带正电荷氧空位，和带负电荷氧离子），这些可移动离子处于自由状态时，可在电场作用下迁移并形成偶极子，从而形成长程极化，当电场反向时这种偶极子可以进行极化反转（即，偶极子的带正电荷的一端和带负电荷的一端反转，从而使得原本带正电荷的一端转换为带负电荷的一端）。而由于偶极子的极化反转，使得场效应晶体管的衬底中的载流子的浓度发生变化，从而使得场效应晶体管呈现出两种转移特性（即在场效应晶体管的漏极和源极两端的电压为参变量时，漏极的电流和施加在栅极的直流电压之间的函数关系），如图3所示。

图3为本说明书中提供的场效应晶体管的两种转移特性的示意图。

从图3中可以看出，在两种转移特性中，施加在栅极的直流电压的大小与漏极输出的电流之间的关系呈现出两种不同的曲线，基于此，可以通过控制施加在栅极的第二脉冲来控制场效应晶体管在两种转移特性之间切换，并通过控制输入在场效应晶体管的栅极的直流电压的大小，控制场效应晶体管处于连通状态或阻断状态。

从上述内容中，偶极子可以在电场的作用下发生极化反转，因此，可以通过控制第二脉冲高于正向电压强度阈值，和高于负向电压强度阈值，控制电场的方向和强度，从而可以使偶极子进行极化反转，从而可以分别呈现出两种极化状态，进而可以使场效应晶体管的转移特性在图2中的两种转移特性间切换，其中当第二脉冲高于负向电压强度阈值时，场效应晶体管的转移特性如图3中的白色曲线所示，当第二脉冲高于正向电压强度阈值时，场效应晶体管的转移特性如图3中的黑色曲线所示。

进一步地，由于第二栅介质层中的可移动离子可以在施加在栅极的第一脉冲的作用下，被金属层和第二栅介质层之间的界面俘获，从而使得第二栅介质层中不包含可移动离子，从而使得场效应晶体管不再拥有上述的两种转移特性，因此，可以使得场效应晶体管能够展现出两种不同的逻辑状态，所以，可以通过控制施加在场效应晶体管的栅极的第一脉冲的频率超过预设的频率或者低于预设的频率，使得场效应晶体管进行逻辑状态的切换。

从上述内容中可以看出，可以通过控制施加在场效应晶体管的栅极的第一脉冲的频率、第二脉冲的方向和电压强度以及直流电压的大小，控制场效应晶体管在两种逻辑状态间进行切换，并控制场效应晶体管的连通状态与阻断状态。其中，施加在栅极的直流电压与施加在栅极的第二脉冲为串行输入。

具体地，当控制施加在场效应晶体管的栅极的第一脉冲的频率高于预设阈值时，此时，场效应晶体管处于第一逻辑状态，即非逻辑门状态，此时的场效应晶体管可以用于进行非逻辑运算。其中，在栅极施加的直流电压的大小即为逻辑运算的输入，场效应晶体管的漏极电压即为输出，当施加在栅极的直流电压的大小不为0（也就是为高电平）时，则认为此时的输入值为1，当施加在栅极的直流电压的大小为0（也就是为低电平）时，则认为此时的输入值为0，当漏极电压为高电平时，则认为此时的输出值为1，若漏极电压为低电平时，则认为此时的输出值为0，具体如图4所示。

图4为本说明书中提供的使用场效应晶体管进行非逻辑运算的真值表的示意图。

从图4中可以看出，当施加在栅极的直流电压的大小不为0（也就是为高电平）时，此时的输入值为1，而此时的场效应晶体管处于阻断状态，从而使得场效应晶体管的漏极电压为低电平，即输出值为0，当施加在栅极的直流电压的大小为0（也就是为低电平）时，此时的输入值为0，而此时的场效应晶体管处于连通状态，从而使得场效应晶体管的漏极电压接近与源极连接的电源电压，也就是高电平，即输出值为1，从而实现的非逻辑运算。

进一步地，当控制施加在场效应晶体管的栅极的第一脉冲的频率低于预设阈值时，此时的场效应晶体管处于第二逻辑状态，即与非逻辑门状态，此时的场效应晶体管可以用于进行与非逻辑运算。其中，当场效应晶体管用于进行与非逻辑运算时，有两个输入值，第一个输入值为在栅极施加的直流电压的大小，第二个输入值为在栅极施加的第二脉冲的方向和电压强度，当第二脉冲高于负向电压强度阈值时，此时的场效应晶体管为低阈值电压状态（即图3中的白色曲线），则认为此时的输入值为0，当第二脉冲高于正向电压强度阈值时，此时的场效应晶体管为高阈值电压状态，此时的场效应晶体管有第二种转移特性（即图3中的黑色曲线），则认为此时的输入值为1，具体如图5所示。

图5为本说明书中提供的使用场效应晶体管进行与非逻辑运算的真值表的示意图。

从图5中可以看出，施加在场效应晶体管的衬底的偏置电压设置为-0.5V时，图3中 的两条转移曲线会整体向正向栅压方向偏移0.5V。当第二脉冲高于负向电压强度阈值时， 此时的场效应晶体管极化状态为低阈值电压状态时，对应的输入值为0，从图3中的白色曲 线可以看出，当施加在栅极的直流电压为正电压且直流电压的大小为0.5V时，对应的输入 值也为1，而此时的场效应晶体管处于连通状态，从而使得场效应晶体管的漏极电流为

A/um，则对应的漏极电压为高电平，即输出值为1，当施加在栅极的直流电压的大小 为0时，对应的输入值为0，而此时的场效应晶体管处于连通状态，从而使得场效应晶体管的 漏极电流大于

A/um，则对应的漏极电压为高电平，即输出值为1。

同样地，当第二脉冲高于正向电压强度阈值时，此时的场效应晶体管极化状态为 高阈值电压状态时，对应的输入值为1，从图3中的黑色曲线可以看出，当施加在栅极的直流 电压为0.5V时，对应的输入值也为1，而此时的场效应晶体管处于阻断状态，从而使得场效 应晶体管的漏极电流小于

A/um，则对应的漏极电压为低电平，即输出值为0，则对 应的漏极电压为高电平，即输出值为1，当施加在栅极的直流电压的大小为0时，对应的输入 值为0，而此时的场效应晶体管处于连通状态，从而使得此时的场效应晶体管的漏极电流为

A/um，则对应的漏极电压为高电平，即输出值为1。

通过上述内容可以看出，可以通过控制施加在栅极的第二脉冲和施加在栅极的直流电压的大小，以通过场效应晶体管进行与非逻辑运算。

需要说明的是，从上述内容中可以看出，当场效应晶体管处于第二逻辑状态时，从图3中的两种转移特性曲线中可以看出，当使用第一种转移特性曲线时，在场效应晶体管的栅极施加负电压时，场效应晶体管的漏极的电流呈现出另一种结果。同样地，当使用第一种转移特性曲线时，在场效应晶体管的栅极施加负电压时，场效应晶体管的漏极的电流也会呈现出另一种结果。因此，在进行与非逻辑运算时，并不能使用全部的转移特性，仅使用了其中的部分转移特性，也就是第一种转移特性在正电压下的转移特性，以及第二种转移特性在负电压下的转移特性，因此，为了使得场效应晶体管可以用于进行与非逻辑运算，可以通过在场效应晶体管的衬底施加偏置电压，如：在场效应晶体管的衬底的偏置电压设置为-0.5V时，使得图3中的两条转移曲线整体向正向栅压方向偏移0.5V，以在偏置电压的作用下，调整施加在栅极的直流电压的阈值，从而使得可以通过调整施加在栅极的直流电压的大小和施加在栅极的第二脉冲，控制场效应晶体管处于连通状态或阻断状态。

进一步地，可重构逻辑门电路中的下拉电阻用于，在场效应晶体管处于连通状态时，阻断漏极与地的连接，使得漏极的电压接近电源电压，将漏极电压稳定至高电平，在场效应晶体管处于阻断状态时，使得漏极接地，将漏极电压稳定至低电平。

需要说明的是，从上述内容中可以看出上述的场效应晶体管可以是指P沟道可移动离子类铁电场效应晶体管，当然，上述的场效应晶体管也可以是指N沟道可移动离子类铁电场效应晶体管，当这里的场效应晶体管为N沟道可移动离子类铁电场效应晶体管时，上述的可重构逻辑电路可以由N沟道可移动离子类铁电场效应晶体管和上拉电阻构成，这种由N沟道可移动离子类铁电场效应晶体管和上拉电阻构成的可重构逻辑电路，和由P沟道可移动离子类铁电场效应晶体管和上拉电阻构成的可重构逻辑电路控制方法相同，本说明书在此就不再进行详细说明了。

从上述内容中可以看出，上述的可重构逻辑门电路在第一逻辑状态下可以有一个输入，可以进行与逻辑运算，上述的可重构逻辑门电路在第二逻辑状态下可以有两个输入，可以进行与非逻辑运算。

而为了使可重构逻辑门电路能够实现更复杂的逻辑运算，如：三位及以上的逻辑运算时，还可以将上述的场效应晶体管和下拉电阻作为上级电路单元，进而可以通过在可重构逻辑门电路中添加由其他场效应晶体管和其他下拉电阻构成的下级电路单元的方式，使得可重构逻辑门电路能够处理多位逻辑运算，其中，这里的上级电路单元与下级单路单元组成级联结构。

具体地，可以通过改变施加在场效应晶体管上的第一脉冲的频率、第二脉冲、以及直流电压的大小，控制场效应晶体管的漏极的电压，以及通过控制施加在其他场效应晶体管的栅极的第三脉冲的频率、第四脉冲高于正向电压强度阈值和高于负向电压强度阈值，控制其他场效应晶体管处于连通状态或阻断状态，并控制其他场效应晶体管的漏极输出的电流，以根据逻辑运算指令进行逻辑运算。

从上述内容中可以看出，可以通过多个电路单元组成级联结构的方式，使得可重构逻辑门电路的输入增加到三个及以上，从而可以时可重构逻辑门电路能够进行更加复杂的逻辑运算。

为了进一步地对本说明书进行说明，下面详细描述通过电学操作对可重构逻辑门电路进行电路重构的过程，如图6所示。

图6为本说明书中提供的一种电路的控制方法的流程示意图，包括以下步骤：

S600：接收逻辑运算指令。

S602：若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管处于第一逻辑状态，并通过调整施加在所述栅极的直流电压的大小，在所述下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

S604：若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管在处于第二逻辑状态，并通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，在下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

在本说明书中，硬件设备的控制器可以根据接收到的逻辑运算指令，执行相应的逻辑运算，具体地，若接收到的逻辑运算指令的类型为第一类型，则通过改变施加在场效应晶体管上的第一脉冲的频率大小，使场效应晶体管处于第一逻辑状态，并通过调整施加在栅极的直流电压的大小，控制可重构逻辑门电路处于连通状态或阻断状态，并控制漏极输出的电流，以根据逻辑运算指令进行逻辑运算。

除此之外，若接收到的逻辑运算指令的类型为第一类型，则通过改变施加在场效应晶体管上的第一脉冲的频率大小，使场效应晶体管在处于第二逻辑状态，并通过调整施加在栅极的直流电压的大小和施加在栅极的第二脉冲，控制场效应晶体管处于连通状态或阻断状态，并控制漏极输出的电流，以根据逻辑运算指令进行逻辑运算。

在本说明书中，用于实现电路的控制方法的执行主体，可以是指部署有可重构逻辑门电路的硬件设备的控制器，也可以是指笔记本电脑、台式电脑等终端设备，以下以终端设备为例，对本说明书提供的电路的控制方法进行说明。

终端设备可以在将施加在栅极的第二脉冲调整为高于正向电压强度阈值时，将施加在栅极的直流电压调整为高电平，使得场效应晶体管处于阻断状态，将施加在栅极的直流电压为低电平，使得场效应晶体管处于连通状态；

终端设备还可以在将施加在栅极的第二脉冲调整为高于负向电压强度阈值时，将施加在栅极的直流电压调整为低电平，使得场效应晶体管处于连通状态，将施加在栅极的直流电压调整为高电平，使得场效应晶体管处于连通状态。

终端设备可以在场效应晶体管的衬底上施加偏置电压，以在偏置电压的作用下，通过调整施加在栅极的直流电压的大小和施加在栅极的第二脉冲，控制场效应晶体管处于连通状态或阻断状态。

进一步地，从上述内容中可知，上述的可重构逻辑门电路可以包含不同的电路单元（即，由场效应晶体管和下拉电阻组成的电路单元）组成级联结构，从而实现复杂的逻辑运算。

基于此，终端设备还可以通过改变施加在场效应晶体管上的第一脉冲的频率、第二脉冲、以及直流电压的大小，控制场效应晶体管的漏极的电压，以及通过控制施加在其他场效应晶体管的栅极的第三脉冲的频率、第四脉冲的频率，控制其他场效应晶体管处于连通状态或阻断状态，并控制其他场效应晶体管的漏极输出的电流，以根据逻辑运算指令进行逻辑运算。

从上述内容中可以看出，终端设备可以通过调整施加在场效应晶体管上的第一脉冲频率、第二脉冲的方向，以及调整直流电压的大小等电学操作，使得可重构逻辑电路的逻辑状态在第一逻辑状态和第二逻辑状态之间进行切换，从而使得一个逻辑电路可以作为两种不同的逻辑电路使用，进而可以提高硬件资源的利用率，并降低了硬件设备的成本。

本说明书还提供了图7所示的一种对应于图1的电子设备的示意结构图。如图7所述，在硬件层面，该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器，当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行，以实现上述图5所述的电路的控制方法。当然，除了软件实现方式之外，本说明书并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进（例如，对二极管、晶体管、开关等电路结构的改进）还是软件上的改进（对于方法流程的改进）。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件（Programmable Logic Device, PLD）（例如现场可编程门阵列（Field Programmable GateArray，FPGA））就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器（logic compiler）”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言（Hardware Description Language，HDL），而HDL也并非仅有一种，而是有许多种，如ABEL（Advanced Boolean Expression Language）、AHDL（Altera Hardware DescriptionLanguage）、Confluence、CUPL（Cornell University Programming Language）、HDCal、JHDL（Java Hardware Description Language）、Lava、Lola、MyHDL、PALASM、RHDL（RubyHardware Description Language）等，目前最普遍使用的是VHDL（Very-High-SpeedIntegrated Circuit Hardware Description Language）与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该（微）处理器执行的计算机可读程序代码（例如软件或固件）的计算机可读介质、逻辑门、开关、专用集成电路（Application Specific Integrated Circuit，ASIC）、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本说明书时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本说明书的实施例可提供为方法、系统、或计算机程序产品。因此，本说明书可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本说明书是参照根据本说明书实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本说明书的实施例可提供为方法、系统或计算机程序产品。因此，本说明书可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本说明书可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本说明书的实施例而已，并不用于限制本说明书。对于本领域技术人员来说，本说明书可以有各种更改和变化。凡在本说明书的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本说明书的权利要求范围之内。

Claims (10)

1.一种可重构逻辑门电路，其特征在于，所述可重构逻辑门电路包括：场效应晶体管、下拉电阻，其中，所述场效应晶体管包含：源极、栅极、漏极、衬底，所述源极与电源相连，所述漏极与所述下拉电阻的一端相连，所述下拉电阻的另一端接地；

所述场效应晶体管用于，根据施加在所述栅极的第一脉冲的频率的高低，在第一逻辑状态和第二逻辑状态间切换，并在处于所述第一逻辑状态时，根据施加在所述栅极的直流电压的大小，控制所述可重构逻辑门电路处于连通状态或阻断状态，以控制所述漏极输出的电流，以及在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，以控制所述漏极输出的电流，所述第一脉冲，用于控制所述场效应晶体管在所述第一逻辑状态和所述第二逻辑状态间切换，所述第二脉冲，用于控制所述直流电压与所述漏极输出的电流之间的关联关系；

所述下拉电阻用于，在所述场效应晶体管处于连通状态时，阻断所述漏极与地的连接，使得所述漏极的电压接近电源电压，将所述漏极电压稳定至高电平，在所述场效应晶体管处于阻断状态时，使得所述漏极接地，将所述漏极电压稳定至低电平。

2.如权利要求1所述的可重构逻辑门电路，其特征在于，在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述可重构逻辑门电路处于连通状态或阻断状态，具体包括：

当所述场效应晶体管处于第二逻辑状态时，若施加在所述栅极的第二脉冲高于正向电压强度阈值，当施加在所述栅极的直流电压为高电平时，所述场效应晶体管处于阻断状态，当施加在所述栅极的直流电压为低电平时，所述场效应晶体管处于连通状态；

若施加在所述栅极的第二脉冲高于负向电压强度阈值，当施加在所述栅极的直流电压为低电平时，所述场效应晶体管处于连通状态，当施加在所述栅极的直流电压为高电平时，所述场效应晶体管处于连通状态。

3.如权利要求1所述的可重构逻辑门电路，其特征在于，在处于第二逻辑状态时，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

在处于第二逻辑状态时，通过施加在所述衬底的偏置电压的作用下，根据施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态。

4.如权利要求1所述的可重构逻辑门电路，其特征在于，施加在所述栅极的所述直流电压与所述第二脉冲为串行输入。

5.如权利要求1所述的可重构逻辑门电路，其特征在于，所述可重构逻辑门电路还包括：下级电路单元，所述下级电路单元由其他场效应晶体管和其他下拉电阻组成，所述其他场效应晶体管的栅极与所述场效应晶体管的漏极相连，所述其他场效应晶体管的漏极与所述其他下拉电阻的一段相连，所述其他下拉电阻的另一端接地；

所述下级电路单元用于，根据所述场效应晶体管的所述漏极的电压，以及施加在所述其他场效应晶体管的栅极的第三脉冲和第四脉冲，控制所述其他场效应晶体管处于连通状态或阻断状态，以控制所述其他所述场效应晶体管的漏极输出的电流，所述第三脉冲，用于控制所述其他场效应晶体管在所述第一逻辑状态和所述第二逻辑状态间切换，所述第四脉冲，用于控制所述其他场效应晶体管的栅极的直流电压与所述其他场效应晶体管的漏极输出的电流之间的关联关系。

6.一种电路的控制方法，其特征在于，所述方法应用于可重构逻辑门电路，所述可重构逻辑门电路包括：场效应晶体管、下拉电阻，其中，所述场效应晶体管包含：源极、栅极、漏极、衬底，所述源极与电源相连，所述漏极与所述下拉电阻的一端相连，所述下拉电阻的另一端接地，所述方法包括：

接收逻辑运算指令；

若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管处于第一逻辑状态，并通过调整施加在所述栅极的直流电压的大小，在所述下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算；

若所述逻辑运算指令的类型为第一类型，则通过改变施加在所述场效应晶体管上的第一脉冲的频率大小，使所述场效应晶体管在处于第二逻辑状态，并通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，在下拉电阻的作用下，控制所述场效应晶体管处于连通状态或阻断状态，并控制所述漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

7.如权利要求6所述的方法，其特征在于，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

当将施加在所述栅极的第二脉冲高于正向电压强度阈值时，将施加在所述栅极的直流电压调整为高电平，使得所述场效应晶体管处于阻断状态，将施加在所述栅极的直流电压为低电平，使得所述场效应晶体管处于连通状态；

当将施加在所述栅极的第二脉冲高于负向电压强度阈值时，将施加在所述栅极的直流电压调整为低电平，使得所述场效应晶体管处于连通状态，将施加在所述栅极的直流电压调整为高电平，使得所述场效应晶体管处于连通状态。

8.如权利要求6所述的方法，其特征在于，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态，具体包括：

在所述场效应晶体管的衬底施加偏置电压，以在所述偏置电压的作用下，通过调整施加在所述栅极的直流电压的大小和施加在所述栅极的第二脉冲，控制所述场效应晶体管处于连通状态或阻断状态。

9.如权利要求6所述的方法，其特征在于，所述可重构逻辑门电路还包括：下级电路单元，所述下级电路单元由其他场效应晶体管和其他下拉电阻组成，所述其他场效应晶体管的栅极与所述场效应晶体管的漏极相连，所述其他场效应晶体管的漏极与所述其他下拉电阻的一段相连，所述其他下拉电阻的另一端接地，所述方法还包括：

通过改变施加在所述场效应晶体管上的第一脉冲的频率、第二脉冲、以及直流电压的大小，控制所述场效应晶体管的漏极的电压，以及通过控制施加在所述其他场效应晶体管的栅极的第三脉冲、第四脉冲，控制所述其他场效应晶体管处于连通状态或阻断状态，并控制所述其他所述场效应晶体管的漏极输出的电流，以根据所述逻辑运算指令进行逻辑运算。

10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述电子设备实现上述权利要求1~5任一项所述的可重构逻辑门电路或上述权利要求6~9任一项所述的方法。

Images