CN115398255A - 用于检测双向多路复用基础设施中的无效配置的装置 - Google Patents

用于检测双向多路复用基础设施中的无效配置的装置 Download PDF

Info

Publication number
CN115398255A
CN115398255A CN202180021518.1A CN202180021518A CN115398255A CN 115398255 A CN115398255 A CN 115398255A CN 202180021518 A CN202180021518 A CN 202180021518A CN 115398255 A CN115398255 A CN 115398255A
Authority
CN
China
Prior art keywords
source
infrastructure
sources
multiplexing
detecting invalid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180021518.1A
Other languages
English (en)
Inventor
丹尼尔·雅席克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN115398255A publication Critical patent/CN115398255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明公开了一种用于检测双向多路复用基础设施中的无效配置的装置。本发明的目的是公开一种检测通用双向多路复用基础设施的无效配置的电路,其将通过用于检测双向多路复用基础设施中的无效配置的装置来解决,基础设施包括用于处理控制信号、多个源作为输入和多个接收器作为输出的多路复用器解码器逻辑,而多个源和多个接收器是通过多个正向和反向多路复用器连接的,其中,多路复用器解码器逻辑由配置错误检查器扩展形成,该配置错误检查器监控每个源和连接到多个源的多个反向多路复用器的所有控制信号,并创建多次使用源的错误信息。

Description

用于检测双向多路复用基础设施中的无效配置的装置
本发明涉及一种用于检测双向多路复用基础设施中的无效配置的装置。
多路复用器是根据控制信号SZ选择性地驱动来自不同源A、B、C……的输出信号Z的电路。输入的数量N通过W=[log2(n)](eq.1)定义了控制信号SZ的宽度W。图1示出了多路复用器的符号和简化的电路。当控制信号SZ为0时,输出Z由输入A驱动;一旦SZ变为1,输入B就会被转递,依此类推。N的数量标识了多路复用器的大小。图1中的示例多路复用器1有四个输入2,并且有一个4:1的多路复用器。数据信号Z、A、B、C……的宽度始终相同;这里它们的宽度为1。但任何数据宽度可被支持。
在内部,多路复用器1内部由两部分实现,数据通路为一部分,控制部分5为另一部分,如图2所示。
输出Z是通过对所有源进行OR’ing而创建的,这些源由AND门进行门控。只有一个AND门在其第二个输入上获得高电平,因此只有一个多路复用器输入通过。
控制部分5产生次级AND门输入信号。独热(one-hot)解码器根据控制信号SZ创建一个高电平信号。以下公式指定了确切的逻辑条件:
SZA=!SZ[1]&!SZ[0] (eq.2)
SZB=!SZ[1]&SZ[0] (eq.3)
SZC=SZ[1]&!SZ[0] (eq.4)
SZD=SZ[1]&SZ[0] (eq.5)
在更复杂的应用场景中,需要将多个源A、B、C和D以及多个接收器W、X、Y和Z相互连接。数据从源流向接收器。接收器还将数据发送回源。正向信号(从源到接收器)可能有一个宽度,而反向信号(从接收器到源)可能有另一个宽度。最后有两种类型的信号。正向信号和反向信号。也可以将一个宽度为例如16位的正向信号分成两个8位信号。反向信号也可以进行拆分。图3示出了一种双向多路复用器6的示例。所有源A、B、C和D2可以复用到所有接收器W、X、Y和Z3。多个正向多路复用器7由控制信号SW、SX、SY和SZ9控制。反向多路复用器控制可以来自SW、SX、SY和SZ9。由于在图3的示例中有四个接收器和四个源,控制信号Smn的宽度为2。如果了解多路复用器的基本原理,最好将正向控制信号SW、SX、SY和SZ呈现给最终用户,因为它们很容易理解。
这种通用双向多路复用基础设施的问题是无效配置。如果一个接收器(即W)已经由一个源(即A)驱动,则不允许其他接收器(即X)来选择此已分配的源(此处为A)。可以通过控制信号选择它们,但生成的配置无效。
因此,本发明的一个目的是公开一种检测这种无效配置的电路。
该目的将通过用于检测双向多路复用基础设施中的无效配置的装置来解决,基础设施包括用于处理控制信号、多个源作为输入和多个接收器作为输出的多路复用器解码器逻辑,而多个源和多个接收器是通过多个正向和反向多路复用器连接,其中多路复用器解码器逻辑由配置错误检查器扩展形成,该配置错误检查器监控每个源和连接到多个源的多个反向多路复用器的所有控制信号,并创建多次使用源的错误信息。
配置错误检测器用于检测无效配置。多路复用器解码逻辑用于生成反向多路复用器控制信号Smn,其中m代表接收器符号,n代表源符号。
配置错误检测器可以应用于具有任意数量的源N和任意数量的接收器M的双向多路复用基础设施,并提供有关配置错误的详细信息。M和N是大于0的正自然数。其简化了具有大量N和M的复杂双向多路复用器的调试和配置。配置错误检测器评估所有反向多路复用器控制信号并创建多次使用源的错误信息。例如,例如,如果可以接受下一个数据或需要插入暂停,则反向信号可能会发出信号。一旦多个多路复用器选择相应的源,多路复用器配置无效。
在本发明装置的变体中,配置错误检查器包括每个源n的评估实例,而每个评估实例输出逻辑等式En到一个源n的反向多路复用器的控制信号。
这也可以表示为
Figure BDA0003847726610000021
其表示给定源n的错误条件。如果En等于0,则该源的控制信号配置有效,否则无效。
仅当源必须处理反向信号时,才需要源的配置错误检查器或评估实例。没有反向信号的源不需要任何多路复用器配置检查。
在本发明装置的另一个变体中,每个源n的评估实例包括具有AND门和OR门的标准单元。因此,本发明装置的实施在芯片设计中非常容易。
根据本发明装置的一种变型,一个源n的逻辑等式En由通过AND运算和OR运算连接该源n的两个接收器的控制信号来确定的,OR运算的结果通过AND运算和OR运算与该源n的另一个接收器的控制信号组合,而这一直持续到该源n的所有接收器的控制信号被处理,最后已处理的AND运算的所有输出由最终的OR运算连接。
如上所述,逻辑等式En的确定是通过标准单元来实现的。多路复用器解码器逻辑为反向多路复用器生成内部控制信号Smn,而如果反向信号可以到达源n,则每个接收器m将控制信号Smn贡献给双向多路复用基础设施的源n。这些控制信号由每个源的评估实例进一步处理,以确定每个源n的逻辑等式En并评估该源n是否仅使用一次,否则配置将无效,因为它不允许多次选择已分配的源。
因此,根据本发明装置的变体,如果一个源的逻辑等式En为零,则该源的控制信号配置有效,否则无效。
只要有多个多路复用器选择相应的源时,双向多路复用基础设施无效。根据本发明的另一变体,如果所有源n的所有逻辑等式En的总和E等于0,则整个双向多路复用基础设施有效,否则无效。
这也可以表示为
Figure BDA0003847726610000031
其计算整个双向多路复用基础设施是否有效。如果总和E等于0,则整个双向多路复用基础设施有效,否则无效。
在本发明的一个变体中,源的数量N等于或大于二,而在另一个变体中,接收器的数量M等于或大于二。本发明的装置适用于任何双向多路复用器复杂性,因此适用于任意数量的源N和接收器M。
除此之外,多路复用数据信号的宽度与配置错误检查器无关,可以是任何正数。
本发明的装置适用于任何双向多路复用器复杂性。用于任意数量的源N和接收器M。
将使用示例性实施例更详细地解释本发明。
附图示出了:
图1多路复用器;
图2基于标准单元的多路复用器;
图3双向多路复用;
图4具有根据本发明的配置错误检查器的双向多路复用器基础设施(用于源A和B)。
图4示出了本发明的装置,其可以被视为多路复用器解码器逻辑11的扩展,因为配置错误检查器14使用为反向多路复用器生成的内部控制信号Smn来评估是否满足错误条件,从而判断En是否等于0或1。图4没有显示整个双向多路复用器基础设施。
基于标准单元的配置错误检查器电路14。图4的下部包含产生多路复用器内部控制信号Smn的多路复用器解码器逻辑11。上部包含用于源A和B的配置错误检查器14的两个评估实例15。该电路可以重复用于所有其他源(即C和D)。
下面,以n=源A的逻辑等式En的确定为例进行描述。首先,源A的接收器W和X的生成的内部控制信号SWA 16和SXA 17通过AND运算和OR运算连接,产生AND运算的输出信号19和OR运算的输出信号18。OR运算的结果信号18通过AND运算和OR运算与源A的另一个接收器Y的控制信号SYA 20相结合,产生第二个OR运算的另一个输出信号,信号23,该信号通过AND运算与源A的接收器Z的第三个控制信号SZA 21相结合,产生输出信号24。信号18和29的第二次AND运算产生输出信号22。最后,AND运算的输出,信号19、22和24通过OR运算输出源A的逻辑等式EA25。源A的逻辑等式的确定基于图4,该图4为具有四个源和四个接收器的多路复用器的示例。
本发明的一个应用是芯片上双向焊盘的多路复用。每个焊盘(接收器)都有多个控制信号,如输出、输出使能、上拉控制等,并将焊盘输入电平反馈给芯片内部的数字逻辑。焊盘可用于不同的目的,并可用于不同的芯片内部块,即UART、SPI、I2C。芯片内部块(源)可以多用到多个焊盘(接收器)。配置错误检查器,因此每个焊盘的评估实例简化了复杂设置的处理。
附图标记列表
1 多路复用
2 源,逻辑输入
3 接收器,逻辑输出
4 控制信号
5 控制部分
6 双向多路复用器
7 正向多路复用器
8 反向多路复用器
9 正向多路复用器的控制信号,输入到多路复用器解码器逻辑
10 反向多路复用器的控制信号
11 多路复用器解码器逻辑
12 反向多路复用器的输出
13 正向多路复用器的输出
14 配置错误检查器
15 配置错误检查器的评估实例
16 用于第一源的第一接收器的控制信号
17 用于第一源的第二接收器的控制信号
18 信号16和信号17之间的OR运算结果
19 信号16和信号17之间的AND运算结果
20 用于第一源的第三接收器的控制信号
21 用于第一源的第四接收器的控制信号
22 信号18和信号20之间的AND运算结果
23 信号18和信号20之间的OR运算结果
24 信号23和信号21之间的AND运算结果
25 第一源的逻辑等式
26 第二源的逻辑等式

Claims (9)

1.用于检测双向多路复用基础设施中的无效配置的装置,所述基础设施包括多路复用器解码器逻辑(11)、多个源作为输入(2)和多个接收器作为输出(3),而所述多个源(2)和多个接收器(3)通过多个正向(7)和反向多路复用器(8)连接,其中,所述多路复用器解码器逻辑(11)由配置错误检查器(14)扩展形成,所述配置错误检查器监控每个源(2)和连接到所述多个源(2)的多个反向多路复用器(8)的所有控制信号(10),并创建多次使用源(2)的错误信息。
2.根据权利要求1所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,所述配置错误检查器(14)包括每个源n(2)的评估实例(15),而每个评估实例(15)输出逻辑等式En(25,26)到一个源n(2)的多个反向多路复用器(8)的控制信号(10)。
3.根据权利要求2所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,所述每个源n(2)的评估实例(15)包括具有AND门和OR门的标准单元。
4.根据权利要求2或3中一项所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,一个源n(2)的所述逻辑等式En(25,26)由通过AND运算和OR运算连接所述源n(21)的两个接收器的控制信号来确定,所述OR运算的结果通过AND运算和OR运算与所述源n(2)的另一个接收器的控制信号组合,而这一直持续到所述源n(2)的所有接收器的控制信号被处理,最后已处理的AND运算的所有输出由最终的OR运算连接。
5.根据权利要求2所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,如果一个源(2)的所述逻辑等式En为零,则所述源(2)的控制信号配置有效,否则无效。
6.根据前述权利要求中任一项所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,如果所有源(2)的所有逻辑等式En的总和E等于0,则整个双向多路复用基础设施有效,否则无效。
7.根据前述权利要求中任一项所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,所述源(2)的数量等于或大于2。
8.根据前述权利要求中任一项所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,所述接收器(3)的数量等于或大于2。
9.根据权利要求1所述的用于检测双向多路复用基础设施中的无效配置的装置,其中,多路复用数据信号的宽度独立于所述配置错误检查器(14)并且可以是任何正数。
CN202180021518.1A 2020-04-07 2021-03-30 用于检测双向多路复用基础设施中的无效配置的装置 Pending CN115398255A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP20168524 2020-04-07
EP20208980.1 2020-11-20
EP20208980.1A EP3893009B1 (en) 2020-04-07 2020-11-20 Apparatus for detecting invalid configurations in bi-directional multiplexing circuits
PCT/EP2021/058373 WO2021204612A1 (en) 2020-04-07 2021-03-30 Apparatus for detecting invalid configurations in bi-directional multiplexing infrastructures

Publications (1)

Publication Number Publication Date
CN115398255A true CN115398255A (zh) 2022-11-25

Family

ID=73543971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180021518.1A Pending CN115398255A (zh) 2020-04-07 2021-03-30 用于检测双向多路复用基础设施中的无效配置的装置

Country Status (3)

Country Link
EP (1) EP3893009B1 (zh)
CN (1) CN115398255A (zh)
WO (1) WO2021204612A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6145104A (en) * 1998-02-12 2000-11-07 Motorola, Inc. Data processing system external pin connectivity to complex functions
JP2000147069A (ja) * 1998-11-13 2000-05-26 Fuji Xerox Co Ltd 半導体集積回路及びその試験方法
KR100510502B1 (ko) * 2002-12-06 2005-08-26 삼성전자주식회사 반도체 장치 및 상기 반도체 장치를 테스트하는 방법
JP4686124B2 (ja) * 2002-12-06 2011-05-18 三星電子株式会社 装置の構成をテストする方法および半導体装置

Also Published As

Publication number Publication date
EP3893009A1 (en) 2021-10-13
EP3893009B1 (en) 2023-10-25
WO2021204612A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
US8065249B1 (en) GPSTP with enhanced aggregation functionality
JP4581970B2 (ja) サンプリング周波数変換装置及び信号切換え装置
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
US6721918B2 (en) Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
JPH0595366A (ja) セル送信回路
CN115398255A (zh) 用于检测双向多路复用基础设施中的无效配置的装置
US5506796A (en) Digital signal processing circuit selectively operable in either a normal or a pseudorandom noise generative mode
US7170317B2 (en) Sum bit generation circuit
US7024445B2 (en) Method and apparatus for use in booth-encoded multiplication
US5051616A (en) Zero crossing detector arrangements
US7024618B2 (en) Transmission error checking in result forwarding
US6963990B2 (en) Clock generation for multiple secondary buses of a PCI bridge
US20110058570A1 (en) Programmable crossbar structures in asynchronous systems
US20010034861A1 (en) Apparatus for processing output data of base station modem for use in IS-2000 mobile communication system
KR19980086385A (ko) 통신시스템의 상태정보 수집 및 제어장치
US7194501B2 (en) Complementary pass gate logic implementation of 64-bit arithmetic logic unit using propagate, generate, and kill
US6522690B1 (en) Zero determination signal generating circuit
US20040015534A1 (en) Method for adding one to a binary number
JP4230234B2 (ja) 全加算器用のパリティ予測回路
RU2676891C1 (ru) Устройство селекции большего из двоичных чисел
JP2004242292A (ja) ゼロ検出で速い計算が可能なインクリメンタ及びその方法
KR20040059234A (ko) 시리얼 인터페이스 장치
JP2636669B2 (ja) 接続情報検出回路及び接続情報検出方法
KR100586598B1 (ko) 유한 필드상의 모듈러 연산 장치 및 그 방법
KR950012513B1 (ko) 멀티미디어 시스템의 피.씨.아이(pci) 버스 인터페이스 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination