KR20040059234A - 시리얼 인터페이스 장치 - Google Patents

시리얼 인터페이스 장치 Download PDF

Info

Publication number
KR20040059234A
KR20040059234A KR1020020085819A KR20020085819A KR20040059234A KR 20040059234 A KR20040059234 A KR 20040059234A KR 1020020085819 A KR1020020085819 A KR 1020020085819A KR 20020085819 A KR20020085819 A KR 20020085819A KR 20040059234 A KR20040059234 A KR 20040059234A
Authority
KR
South Korea
Prior art keywords
signal
data
master
interface device
serial interface
Prior art date
Application number
KR1020020085819A
Other languages
English (en)
Other versions
KR100465834B1 (ko
Inventor
배종곤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085819A priority Critical patent/KR100465834B1/ko
Publication of KR20040059234A publication Critical patent/KR20040059234A/ko
Application granted granted Critical
Publication of KR100465834B1 publication Critical patent/KR100465834B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명의 시리얼 인터페이스 장치는, 신호선을 통하여 전송되는 데이터의 레벨을 적어도 3단계 이상의 멀티 레벨로 함으로써, 한 개의 신호선만으로도 효과적인 데이터 전송을 수행할 수 있는 시리얼 인터페이스 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 마스터 IC 및 슬레이브 IC를 포함하는 시리얼 인터페이스 장치에 있어서, 상기 마스터 IC와 상기 슬레이브 IC간의 신호 전송은, 한 개의 신호선 상에서 적어도 3이상의 단계를 갖는 멀티 레벨의 신호를 사용하여 수행되는 것을 특징으로 한다.

Description

시리얼 인터페이스 장치{SERIAL INTERFACE DEVICE}
본 발명은 시리얼 인터페이스 장치에 관한 것으로, 특히, 마스터 IC 및 슬레이브 IC 간의 인터페이스에 있어서, 하나의 신호선을 이용하여 순차적으로 데이터를 전송할 수 있는 시리얼 인터페이스 장치에 관한 것이다.
도 1은 종래의 IC간 인터페이스를 나타낸 예시도로서, 도 1에 도시된 바와 같이 통상 2개 및 3개의 신호선이 사용되며, 마스터 IC(110)가 슬레이브 IC(120)에 데이터를 전송하는 경우에는, 클럭 신호와 제1 데이터(A)를 동기시켜서 데이터를 전송한다. 또한, 슬레이브 IC(120)가 마스터 IC(110)에 데이터를 전송하는 경우에는, 클럭 신호와 제2 데이터(B)를 동기시켜서 데이터를 전송한다. 즉, 마스터 IC(110)와 마스터 IC(110) 간의 인터페이스에 있어서 각각의 전송에 2개의 신호선(클럭, 데이터)이 필요하게 된다.
그러나, 상술한 종래의 IC간 인터페이스에 있어서는, 클럭 신호와 데이터 신호가 분리되어 병렬적으로 전송되므로, 신호선이 복수개 필요할 뿐만 아니라 신호 입력 핀도 복수개 장착되어야 하는 문제점이 있다.
상기 문제점을 해결하기 위하여 안출된 본 발명은, 신호선을 통하여 전송되는 데이터의 레벨을 적어도 3단계 이상의 멀티 레벨로 함으로써, 한 개의 신호선만으로도 효과적인 데이터 전송을 수행할 수 있는 시리얼 인터페이스 장치를 제공하는데 그 목적이 있다.
도 1은 종래의 IC간 인터페이스를 나타낸 예시도,
도 2는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치를 나타낸 블록도,
도 3은 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 마스터 IC에서 슬레이브 IC로의 전송 신호를 나타낸 예시도,
도 4는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 슬레이브 IC에서 마스터 IC로의 전송 신호를 나타낸 예시도,
도 5는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치의 신호 시퀀스를 나타낸 예시도,
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 슬레이브 IC 및 마스터 IC의 모드 변경 신호를 나타낸 예시도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 마스터 IC 220 : 슬레이브 IC
상기 목적을 달성하기 위하여 본 발명의 시리얼 인터페이스 장치는, 마스터 IC 및 슬레이브 IC를 포함하는 시리얼 인터페이스 장치에 있어서, 상기 마스터 IC와 상기 슬레이브 IC간의 신호 전송은, 한 개의 신호선 상에서 적어도 3이상의 단계를 갖는 멀티 레벨의 신호를 사용하여 수행되는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 도 2는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치를 나타낸 블록도로서, 이러한 본 발명의 시리얼 인터페이스 장치는, 마스터 IC(210) 및 슬레이브 IC(220)를 포함한다.
마스터 IC(210)는, 데이터 신호 및 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 생성하거나 감지하는 역할을 한다. 여기서, 상기 마스터 IC(210)에 관하여 상세히 설명하면 다음과 같다.
상기 마스터 IC(210) 내에 장착된 신호 생성부(211)는 송신 데이터를 입력받고, 상기 송신 데이터를 적어도 3이상의 단계를 갖는 멀티 레벨의 데이터 신호로 변환하고, 상기 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 출력하며, 상기 데이터 신호를 출력하는 역할을 한다.
또한, 상기 마스터 IC(210) 내에 장착된 신호 감지부(212)는, 적어도 3이상의 단계를 갖는 데이터 신호를 입력받고, 상기 데이터 신호를 수신 데이터로 변환하며, 적어도 3이상의 단계를 갖는 제어 신호를 입력받고, 상기 제어 신호에 따라 데이터를 처리하는 역할을 한다.
또한, 슬레이브 IC(220)는, 데이터 신호 및 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 생성하거나 감지하는 역할을 한다.
상기 슬레이브 IC(220) 내에 장착된 신호 생성부(221)는 송신 데이터를 입력받고, 상기 송신 데이터를 적어도 3이상의 단계를 갖는 멀티 레벨의 데이터 신호로 변환하고, 상기 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 출력하며, 상기 데이터 신호를 출력하는 역할을 한다.
또한, 상기 슬레이브 IC(220) 내에 장착된 신호 감지부(222)는, 적어도 3이상의 단계를 갖는 데이터 신호를 입력받고, 상기 데이터 신호를 수신 데이터로 변환하며, 적어도 3이상의 단계를 갖는 제어 신호를 입력받고, 상기 제어 신호에 따라 데이터를 처리하는 역할을 한다.
상술한 본 발명의 시리얼 인터페이스 장치의 동작에 관하여 설명하면 다음과 같다.
먼저, 인터페이스에 사용되는 신호가 4단계를 갖는 멀티 레벨의 신호라 가정하면, 각각의 레벨에 대하여 하기 표 1과 같은 기능을 설정할 수 있다.
레벨 용도
1단계 레벨 기준 레벨
2단계 레벨 슬레이브 IC(220)와 마스터 IC(210) 간의 쌍방 전송에 있어서 데이터 신호 및 제어 신호로 사용됨.
3단계 레벨 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 데이터 신호로 사용됨.슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 제어 신호로 사용됨.
4단계 레벨 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 제어 신호로 사용됨.슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 데이터 신호로 사용됨.
도 3은 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 신호를 나타낸 예시도로서, 이에 관하여 설명하면 다음과 같다.
먼저, 제1 신호(301)는, 마스터 IC(210)에서 생성되는 신호의 전송 시작을 표시한다. 즉, 상술한 표 1에 의하여 4단계 레벨의 신호가 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 제어 신호로 사용되는 것이다.
또한, 제2 신호(302)는, 마스터 IC(210)에서 생성되는 신호 중 제1 논리 단계(Low)인 데이터 신호를 표시한다. 즉, 상술한 표 1에 의하여 2단계 레벨의 신호가 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 데이터 신호로 사용되는 것이다.
한편, 제3 신호(303)는, 마스터 IC(210)에서 생성되는 신호임을 표시하며, 데이터 신호의 사이에 삽입된다. 여기서, 상기 제3 신호(303)를 연속으로 두 번 생성하면 상기 제1 신호(301)가 됨을 알 수 있다. 즉, 상술한 표 1에 의하여 4단계 레벨의 신호가 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 제어 신호로 사용되는 것이다.
또한, 제4 신호(304)는, 마스터 IC(210)에서 생성되는 신호 중 제2 논리 단계(High)인 데이터 신호를 표시한다. 즉, 상술한 표 1에 의하여 2단계 레벨의 신호가 마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시 데이터 신호로 사용되는 것이다.
한편, 제5 신호(305)는, 마스터 IC(210)에서 생성되는 신호의 종료를 표시한다. 여기서, 상기 제5 신호(305)는, 마스터 IC(210)에서 생성되는 신호임을 표시하는 상기 제3 신호(303)의 삽입 없이, 상기 제2 신호(302) 및 상기 제4 신호(304)를 연속으로 생성함으로서 만들어진다.
도 4는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 슬레이브 IC(220)에서 마스터 IC(210)로의 전송 신호를 나타낸 예시도로서, 이에 관하여 설명하면 다음과 같다.
먼저, 제6 신호(401)는, 슬레이브 IC(220)에서 생성되는 신호의 전송 시작을 표시한다. 즉, 상술한 표 1에 의하여 3단계 레벨의 신호가 슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 제어 신호로 사용되는 것이다.
또한, 제7 신호(402)는, 슬레이브 IC(220)에서 생성되는 신호 중 제2 논리 단계(High)인 데이터 신호를 표시한다. 즉, 상술한 표 1에 의하여 2단계 레벨의 신호가 슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 데이터 신호로 사용되는 것이다.
한편, 제8 신호(403)는, 마스터 IC(210)에서 생성되는 신호임을 표시하며,데이터 신호의 사이에 삽입된다. 여기서, 상기 제8 신호(403)를 연속으로 두 번 생성하면 상기 제6 신호(401)가 됨을 알 수 있다. 즉, 상술한 표 1에 의하여 3단계 레벨의 신호가 슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 제어 신호로 사용되는 것이다.
또한, 제9 신호(404)는, 마스터 IC(210)에서 생성되는 신호 중 제1 논리 단계(Low)인 데이터 신호를 표시한다. 즉, 상술한 표 1에 의하여 4단계 레벨의 신호가 슬레이브 IC(220)에서 마스터 IC(210)로의 전송 시 데이터 신호로 사용되는 것이다.
한편, 제10 신호(405)는, 슬레이브 IC(220)에서 생성되는 신호의 종료를 표시한다. 여기서, 상기 제10 신호(405)는, 슬레이브 IC(220)에서 생성되는 신호임을 표시하는 상기 제8 신호(403)의 삽입 없이, 상기 제7 신호(402) 및 상기 제9 신호(404)를 연속으로 생성함으로서 만들어진다.
도 5는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치의 신호 시퀀스를 나타낸 예시도로서, 이에 관하여 설명하면 다음과 같다.
전송 시작 신호, 데이터 구분 신호 및 전송 종료 신호는 제어 신호로서, 이 중 전송 시작 신호는, 상기 제1 신호(301) 및 상기 제6 신호(401)에 해당하는 것으로, 시퀀스의 시작을 알린다. 데이터 신호는 제1 논리 단계(Low) 및 제2 논리 단계(High)의 두 가지가 있으며, 상기 제2 신호(302), 상기 제4 신호(304), 상기 제7 신호(402) 및 상기 제9 신호(404)가 이에 해당된다. 데이터 구분 신호는, 신호의 전송 방향을 표시하는 신호로서, 상기 제3 신호(303) 및 상기 제8 신호(403)가 이에 해당된다. 상술한 데이터 신호 및 데이터 구분 신호가 반복됨으로써 정보 내용이 전송된다. 마지막으로, 전송 종료 신호는, 데이터 신호의 전송 종료를 표시하며, 상기 제5 신호(305) 및 상기 제10 신호(405)가 이에 해당된다.
만약, 인터페이스에 사용되는 신호가 7단계를 갖는 멀티 레벨의 신호라 가정하면, 각각의 레벨에 대하여 하기 표 2와 같은 기능을 설정할 수 있다(마스터 IC(210)에서 슬레이브 IC(220)로의 전송 시).
레벨 용도
1단계 레벨 기준 레벨
2단계 레벨 전송 종료 신호
3단계 레벨 'L''L'을 표시
4단계 레벨 'L''H'을 표시
5단계 레벨 'H''L'을 표시
6단계 레벨 'H''H'을 표시
7단계 레벨 전송 시작 신호
즉, 멀티 레벨의 단계 수를 늘리면, 한 단계에 복수개의 데이터 논리 레벨을 포함시킬 수 있으므로, 빠른 전송이 이루어진다.
도 6a 및 도 6b는 본 발명의 일 실시예에 의한 시리얼 인터페이스 장치에 있어서 슬레이브 IC(220) 및 마스터 IC(210)의 모드 변경 신호를 나타낸 예시도로서, 이에 관하여 설명하면 다음과 같다.
먼저, 슬레이브 IC(220)의 모드 변경(신호 감지 모드에서 신호 생성 모드로)을 위해서는, 마스터 IC(210)가 도 6a에 도시된 바와 같은 제11 신호(601)를 생성하여 슬레이브 IC(220)로 전송한다. 이를 통상 종료 신호인 제5 신호(305)와 비교하면 제5 신호(305)에 4단계 레벨의 신호가 연속되어 이루어지는 신호임을 알 수 있다.
또한, 마스터 IC(210)의 모드 변경(신호 감지 모드에서 신호 생성 모드로)을 위해서는, 슬레이브 IC(220)가 도 6b에 도시된 바와 같은 제12 신호(602)를 생성하여 마스터 IC(210)로 전송한다. 이를 통상 종료 신호인 제10 신호(405)와 비교하면 제10 신호(405)에 4단계 레벨의 신호가 연속되어 이루어지는 신호임을 알 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
본 발명은 신호선을 통하여 전송되는 데이터의 레벨을 적어도 3단계 이상의 멀티 레벨로 함으로써, 한 개의 신호선만으로도 효과적인 데이터 전송을 수행할 수 있는 장점이 있다.

Claims (8)

  1. 마스터 IC 및 슬레이브 IC를 포함하는 시리얼 인터페이스 장치에 있어서,
    상기 마스터 IC와 상기 슬레이브 IC간의 신호 전송은,
    한 개의 신호선 상에서 적어도 3이상의 단계를 갖는 멀티 레벨의 신호를 사용하여 수행되는
    것을 특징으로 하는 시리얼 인터페이스 장치.
  2. 제1항에 있어서,
    상기 마스터 IC는,
    송신 데이터를 적어도 3이상의 단계를 갖는 멀티 레벨의 데이터 신호로 변환하고, 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 출력하며, 상기 데이터 신호를 출력하는 신호 생성부; 및
    적어도 3이상의 단계를 갖는 데이터 신호를 입력받고, 상기 데이터 신호를 수신 데이터로 변환하며, 적어도 3이상의 단계를 갖는 제어 신호를 입력받고, 상기 제어 신호에 따라 데이터를 처리하는 신호 감지부
    를 포함하는 것을 특징으로 하는 시리얼 인터페이스 장치.
  3. 제1항에 있어서,
    상기 슬레이브 IC는,
    송신 데이터를 적어도 3이상의 단계를 갖는 멀티 레벨의 데이터 신호로 변환하고, 제어 신호를 적어도 3이상의 단계를 갖는 멀티 레벨의 신호로서 출력하며, 상기 데이터 신호를 출력하는 신호 생성부; 및
    적어도 3이상의 단계를 갖는 데이터 신호를 입력받고, 상기 데이터 신호를 수신 데이터로 변환하며, 적어도 3이상의 단계를 갖는 제어 신호를 입력받고, 상기 제어 신호에 따라 데이터를 처리하는 신호 감지부
    를 포함하는 것을 특징으로 하는 시리얼 인터페이스 장치.
  4. 제1항에 있어서,
    상기 멀티 레벨의 신호는, 전송 시작 신호, 데이터 신호, 데이터 구분 신호 및 전송 종료 신호 순의 시퀀스를 갖고, 상기 데이터 신호 및 상기 데이터 구분 신호의 반복을 통하여 정보를 표시하는
    것을 특징으로 하는 시리얼 인터페이스 장치.
  5. 제4항에 있어서,
    상기 데이터 구분 신호는, 상기 마스터 IC 발생의 경우와 상기 슬레이브 IC발생의 경우를 구분하기 위하여 각각 멀티 레벨 중 상이한 레벨을 할당하는
    것을 특징으로 하는 시리얼 인터페이스 장치.
  6. 제4항에 있어서,
    상기 전송 시작 신호는, 상기 데이터 구분 신호의 연속 발생에 의하여 생성되는
    것을 특징으로 하는 시리얼 인터페이스 장치.
  7. 제4항에 있어서,
    상기 데이터 신호는, 상기 멀티 레벨 중 상기 데이터 구분 신호에 할당되지 않은 두 개의 레벨을 사용하여 제1 논리 단계 및 제2 논리 단계를 표시하는
    것을 특징으로 하는 시리얼 인터페이스 장치.
  8. 제4항에 있어서,
    상기 전송 종료 신호는, 상기 데이터 신호의 연속 발생에 의하여 생성되는
    것을 특징으로 하는 시리얼 인터페이스 장치.
KR10-2002-0085819A 2002-12-28 2002-12-28 시리얼 인터페이스 장치 KR100465834B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085819A KR100465834B1 (ko) 2002-12-28 2002-12-28 시리얼 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085819A KR100465834B1 (ko) 2002-12-28 2002-12-28 시리얼 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20040059234A true KR20040059234A (ko) 2004-07-05
KR100465834B1 KR100465834B1 (ko) 2005-01-13

Family

ID=37351259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085819A KR100465834B1 (ko) 2002-12-28 2002-12-28 시리얼 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100465834B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310005B2 (en) 2004-12-15 2007-12-18 Samsung Electronics Co., Ltd. Receiver and transceiver for multi-level current-mode signaling
KR20200053017A (ko) * 2018-11-07 2020-05-18 에스앤즈 주식회사 시리얼 인터페이스를 이용한 데이터 전송장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863026B1 (ko) 2007-08-10 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 신호 전송 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7310005B2 (en) 2004-12-15 2007-12-18 Samsung Electronics Co., Ltd. Receiver and transceiver for multi-level current-mode signaling
KR20200053017A (ko) * 2018-11-07 2020-05-18 에스앤즈 주식회사 시리얼 인터페이스를 이용한 데이터 전송장치

Also Published As

Publication number Publication date
KR100465834B1 (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
US20070164883A1 (en) Method and device for transmitting data over a plurality of transmission lines
US8259838B2 (en) Signal transmission system for transmitting transmission signals via a transmission line including transmission conductors
US20150304048A1 (en) Digital signal transmitting apparatus for adjusting multi-channel superconducting quantum interference device
JP2010535453A (ja) シリアルストリームを介してｌｃｄ、カメラ、キーパッド、及びｇｐｉｏデータをインタリーブ、及び、直列化／非直列化する方法、及び回路
TW333651B (en) The data output related circuit for semiconductor memory device
US6266722B1 (en) Multi-value logic device, bus system of multi-value logic devices connected with shared bus, and network system of information processors loaded with multi-value logic devices and connected with shared network
EP0905947A2 (en) Modulation/demodulation method and apparatus
KR100465834B1 (ko) 시리얼 인터페이스 장치
US6791483B2 (en) Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
US20090096644A1 (en) Semiconductor integrated circuit device, pattern detection method and serial-parallel conversion method
US7061282B2 (en) Differential signal pairs generator
KR101284104B1 (ko) 다중 인터페이스를 적용한 엘씨디 검사 장치
KR20110077541A (ko) 인터페이스 장치 및 방법
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
US20130322888A1 (en) Optical transmission circuit device, optical reception circuit device, optical transmission/reception circuit device and optical transmission method
WO2012064174A1 (en) Quantum random number generator (qrng) with multi random source (mrs) processor
US7696981B2 (en) Wireless human input device
US11996838B2 (en) Driving device and driving method
JP5056262B2 (ja) データ送信装置、データ受信装置、データ転送装置、及び電子機器
US6791358B2 (en) Circuit configuration with signal lines for serially transmitting a plurality of bit groups
US7948497B2 (en) Chipset and related method of processing graphic signals
KR100744644B1 (ko) 반도체 메모리 소자
KR100542316B1 (ko) 에러 데이타 복구 회로
KR200245724Y1 (ko) ８k클럭추출장치
KR100414744B1 (ko) 패러티 비트 발생 수단을 갖는 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 16