CN115394671A - 抓取对象引脚的方法、测试芯片及其设计方法、系统 - Google Patents

抓取对象引脚的方法、测试芯片及其设计方法、系统 Download PDF

Info

Publication number
CN115394671A
CN115394671A CN202210895056.2A CN202210895056A CN115394671A CN 115394671 A CN115394671 A CN 115394671A CN 202210895056 A CN202210895056 A CN 202210895056A CN 115394671 A CN115394671 A CN 115394671A
Authority
CN
China
Prior art keywords
matching
layout
layer
template
target object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210895056.2A
Other languages
English (en)
Inventor
尤炎
杨璐丹
潘伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Guangli Microelectronics Co ltd
Original Assignee
Hangzhou Guangli Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Guangli Microelectronics Co ltd filed Critical Hangzhou Guangli Microelectronics Co ltd
Publication of CN115394671A publication Critical patent/CN115394671A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/70—Arrangements for image or video recognition or understanding using pattern recognition or machine learning
    • G06V10/74—Image or video pattern matching; Proximity measures in feature spaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Software Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供基于模板抓取对象引脚的方法，包括确定待抓取引脚的对象，将其记为目标对象；获取对象模板，包括匹配层和绕线层；基于所述目标对象的对象模板在版图中抓取所述目标对象的引脚。可以灵活地根据具体测试要求进行连接并定义引脚，对目标对象的类型以及引脚个数也没有限制；不但能对没有直接连接关系或其它连接关系的多个MOSFET进行识别抓取，还能对较为复杂的器件或不属于器件的各种类型的测试对象进行自动识别抓取。本发明还提供的测试芯片设计方法、测试芯片设计系统及测试芯片具有相应优势。

Description

抓取对象引脚的方法、测试芯片及其设计方法、系统
技术领域
本发明属于半导体设计和生产技术领域，尤其涉及一种基于模板抓取对象引脚的方法及相应的测试芯片设计方法、设计系统、测试芯片。
背景技术
目前在半导体设计和生产中用户一般通过对测试芯片中的测试结构进行测试，来推断产品芯片中相应器件的状态。测试芯片的设计中一个重要步骤是抓取关键器件的引脚，以进行后续绕线连接形成测试通路。目前的自动抓取引脚的做法较为简单，一般只针对MOSFET或其串、并联后的测试对象，而对于没有直接连接关系或其它连接关系的多个MOSFET则不能识别，对于DIODE、BJT、varactor等较为复杂的器件或不属于器件的测试对象，则更是无法自动识别。
为了解产品芯片中特定器件的失效与否以及电学特性是否符合要求，需要设计能在真实物理环境下测试关键器件电性参数的测试芯片，这类测试芯片一般是通过在保证产品芯片前道、中道工艺层不变的情况下，将连接层与后道工艺层改造成测试芯片，以提供测试器件的真实物理测试环境。在这类测试芯片的设计过程中，为了将更多类型的器件或更复杂的测试结构引入测试芯片，目前通用的自动识别器件引脚的方法已无法实现。
因此目前十分需要研究一种对待测对象的类型以及引脚个数没有限制的抓取目标器件引脚方法及相应的测试芯片设计方法、设计系统、测试芯片，能够适用于关键器件引脚的抓取，进而设计测试芯片，能够在真实物理测试环境进行测试，测试效果更好，以此进一步推动半导体设计和生产技术的深入发展及广泛应用。
发明内容
本发明是为解决上述现有技术的全部或部分问题，本发明一方面提供了一种基于模板抓取对象引脚的方法，适用于对待测对象的类型以及引脚个数没有限制的抓取目标器件引脚。本发明的另外一个方面提供了一种测试芯片设计方法，结合本发明的抓取对象引脚的方法进行测试芯片的设计。本发明还提供了测试芯片设计系统及测试芯片。
本发明一方面提供的一种基于模板抓取对象引脚的方法，包括：获取版图文件，确定版图中待抓取引脚的对象，将其记为目标对象，获取目标对象的对象模板；所述对象模板包括匹配层和绕线层，所述匹配层是用于进行图形匹配的图层，所述绕线层是用于将对象的端子引出的连接线图层；基于目标对象的对象模板在版图中抓取目标对象的引脚，包括：利用所述对象模板的匹配层在版图中进行匹配查找，查找到与所述匹配层的图形相匹配的图形后，将所述对象模板的绕线层进行复制后添加至所述版图中的对应位置，用于将目标对象的端子引出，实现对目标对象引脚的抓取。通过获取目标对象的对象模板，能够使用所述对象模板来识别并抓取目标对象的引脚，步骤简洁，能够根据测试要求进行连接并定义引脚，突破了现有技术中通用的自动识别器件引脚的方法对所述目标对象的类型以及引脚个数的限制，实现了芯片设计中对没有直接连接关系或其它连接关系的多个MOSFET进行识别抓取，以及对DIODE、BJT、varactor等较为复杂的器件或不属于常规器件的对象进行有效的自动识别抓取。
确定目标对象后，还获取目标对象在版图中的定位点，利用所述对象模板的匹配层在版图中进行匹配查找时，是在版图中以所述定位点为中心的预设匹配范围内进行匹配查找。
获取目标对象在版图中的定位点的方法包括：预设用于匹配识别所述目标对象的图层记为标记层或图形记为特征图形；其中，所述标记层是指：用于匹配识别所述目标对象的特征图层，或者收集有所述目标对象定位点坐标信息的标识层；利用目标对象的标记层或者特征图形在版图中匹配识别所述目标对象，并获取所述目标对象的定位点坐标信息。
所述对象模板中还包括图层：引脚标记层（Pin Label Layer），用于标记引脚的电极。通过包括引脚标记层能够标记引脚的电极，在后续抓取引脚的结果中可以明确引脚的电极是源极、漏极、栅极或体极，更利于有效开展后续相关工艺。
所述获取对象模板的方式包括：制作对象模板；制作方法包括：在版图中定位对象，并截取所述对象的版图作为模板的原型版图；对所述原型版图进行简化处理得到所述对象模板。通过先行定位所述对象，从所述版图中截取所述对象的版图作为模板的原型版图进行处理后制作得到所述对象模板，进一步简化了版图处理，利于提高设计效率。获取对象模板也可以直接导入之前已制作好的对象模板重复使用，并不是通过重新制作获得，在此并不限定。
所述截取所述对象的版图作为模板的原型版图，包括：判断所述对象是否为所述版图中的图元：若是，则将所述图元的版图截取作为所述原型版图；若不是，则将所述对象及其预设范围内的图形一起截取作为所述原型版图。版图中的图元是通过引用基本图元或图元的方式，以及阵列基本图元或图元的方式创建；所述基本图元是指图层中的多边形结构图形。
对所述原型版图进行简化处理，包括：删除所述原型版图中的后段绕线图层，再添加若干连接线，即获得若干新增绕线层，以将所述对象的端子引出作为引脚；所述新增绕线层中的连接线包括与所述原型版图中连接线相同路径的连接线和/或新创建的连接线（尽量沿用所述原型版图中绕线）；利用所述引脚标记层（Pin Label Layer）标记所述引脚的电极；在所述原型版图中确定若干（图形特征有辨识度的）图层作为匹配层，并删除所述匹配层中不完整的图形后，获得所述对象模板；其中，所述不完整的图形是指存在从所述版图中截取所述原型版图时被截断的基本图元。通过对所述原型版图进行简化处理，进一步简化版图处理，优化设计效率。
还有的情况中，对所述原型版图进行简化处理，还包括：获得所述对象模板之后，删除所述对象模板中除了所述匹配层、所述新增绕线层和所述引脚标记层之外的其余图层。
将所述对象模板中的绕线层进行复制后添加至所述版图中的对应位置后，还利用所述引脚标记层定义所述目标对象引脚的电极。
与所述匹配层的图形相匹配的图形，是指与所述匹配层的图形完全一致的图形或者所述匹配层的图形在相互正交的两个方向中任一方向上镜像后的图形。所述匹配层的图形在相互正交的两个方向中任一方向上镜像后的图形可以是直角坐标系中，所述匹配层的图形X轴方向上镜像后的图形，或者所述匹配层的图形在Y轴方向上镜像后的图形。
利用所述对象模板的匹配层，在版图中以所述定位点为中心的匹配范围（Template Match Search Range）内进行图形匹配查找；具体步骤包括：步骤a）：设置匹配参数：在所述对象模板的匹配层中设置匹配点的坐标（坐标（DeviceX，DeviceY）），以及预设匹配范围（Template Match Search Range）和匹配坐标误差容许范围（Template MatchCoordinate Tolerance）；步骤b）：将所述匹配点对齐版图中的所述定位点，利用所述对象模板的匹配层进行图形匹配：若匹配成功，则完成匹配查找；若匹配失败，则继续后续步骤；步骤c）：将所述匹配点在以所述定位点为中心的匹配坐标误差容许范围内移动，使所述匹配层在以所述定位点为中心的匹配范围内进行图形匹配：若匹配成功，则完成匹配查找；若匹配失败，则继续后续步骤；步骤d）：判断是否调整匹配参数：若调整匹配参数（比如扩大匹配范围和匹配坐标误差容许范围），则至步骤b）继续执行；若不调整匹配参数，则结束本次匹配查找。
基于所述对象模板抓取目标对象引脚之后（通过将所述对象模板的绕线层进行复制后添加至所述版图中的对应位置，用于将所述目标对象的端子引出，以抓取所述目标对象的引脚后），还自动抓取所述目标对象的剩余引脚（比如晶体管只通过所述对象模板抓取源极、漏极和栅极引脚，体极引脚则采用自动抓取的做法），以完成对所述目标对象所有引脚的抓取。在抓取所述目标对象的引脚后，还能根据实际应用的具体需要，能够灵活的判断是否已经抓取了全部所需的引脚，如果不是则能进一步抓取其他引脚，比如晶体管通过所述对象模板抓取了源极、漏极和栅极引脚，根据实际情况选择是否同时抓取对应的体极（Body）引脚，如果需要，则采用一般的自动抓取的做法继续抓取对应的体极（Body）引脚，以抓取全部的引脚。将通过所述对象模板抓取引脚与自动抓取引脚相结合，更能灵活的适用于生产实际，能够更好地符合具体应用的需要。
本发明另一方面提供的一种测试芯片设计方法，包括：步骤S1.输入产品芯片版图，基于图形化解读获取所述产品芯片版图中的对象及其对象信息；其中，所述产品芯片版图包括前段图层和后段图层；步骤S2.创建测试芯片的后段图层，包括：在产品芯片上排布若干焊盘；筛选出若干对象作为目标对象；抓取目标对象的引脚；为所述目标对象的引脚分配焊盘，并绕线实现目标对象的引脚到所分配焊盘的连接；其中，所述抓取目标对象的引脚，包括利用本发明一方面提供的基于模板抓取引脚的方法进行获取；步骤S3.将所述产品芯片的前段图层和所述步骤S2创建的测试芯片的后段图层进行合并连接，获得所述测试芯片的版图。
如此设计的测试芯片适用于对产品芯片关键器件或热点图形在真实物理环境下的测试，通过利用本发明的基于模板抓取引脚的方法抓取目标对象的引脚，能实现各种不同类型的对象引脚的自动抓取，既能完成关键器件引脚的抓取从而设计测试芯片的版图用于制造测试芯片，又能得到测试芯片用于在真实物理测试环境进行测试，测试结果更可靠，且测试芯片的制造工艺得到进一步的优化，利于测试芯片的制造水平和良率的完善，对芯片产品成品率的大幅提升具有积极的推动作用。
所述步骤S1中，所述图形化解读包括：利用预设的特征图形，根据特征图形匹配识别对应的对象，并采用量化表征对象信息；所述对象包括器件（device）和热点图形（hotspot），热点图形（hot spot）是易产生工艺缺陷（比如光刻工艺缺陷）的结构图形。通过图形化解读产品芯片的版图能够根据不同测试需求通过匹配预设的特征图形自动快速识别对象并提取所述目标对象。
所述步骤S1中，所述对象信息是指能影响对象性能的特征信息，包括对象特征图形的信息、对象特征图形与其周围图形之间的环境信息。所述环境信息例如相对距离信息等。
所述测试芯片设计方法还建立有对象数据库，用于存储所述步骤S1中获取的对象及对象信息；所述对象信息包括：对象的名称、位置坐标，以及量化表征的特征信息。
所述步骤S2中，在所述产品芯片上排布若干焊盘包括：在测试芯片上，以两个焊盘组在第一方向上间隔交错摆放焊盘的方式摆放多个焊盘组，形成若干个沿着第一方向的焊盘序列；在所述焊盘序列的两侧区域，分别确定所述焊盘序列中焊盘的可选区域，用于焊盘连接其可选区域内的测试对象引脚以形成测试通路；其中，所述焊盘组为焊盘阵列；所述第一方向是指焊盘组中焊盘阵列的行方向或列方向。
所述筛选出若干对象作为目标对象包括：仅在所述可选区域内的对象中进行筛选。
所述测试芯片设计方法预设有若干项筛选规则；所述步骤S2中，筛选出若干对象作为目标对象还包括为不同的对象选择适用的筛选规则进行筛选得到目标对象。
根据所述测试芯片的测试需求设置选择的筛选规则的优先级顺序，并按所述优先级顺序应用所述筛选规则以筛选出符合的对象作为目标对象。
所述目标对象的引脚包括：所述目标对象的端子、以及将所述端子引出的若干连接线；所述将所述端子引出的若干连接线包括与所述产品芯片版图中连接线相同路径的连接线和/或新创建的连接线。
所述步骤S2中，为所述引脚分配所述焊盘包括：在符合可绕线性原则的若干焊盘中选择距离引脚最近的焊盘进行分配。可绕线性原则包括所述焊盘对于所述引脚可绕线，以及所有引脚的整体可绕线。
所述步骤S2中，为所述引脚分配所述焊盘包括：将构成所述焊盘序列的间隔交错摆放的两个焊盘组分别记为第一焊盘组和第二焊盘组，将所述焊盘序列一侧的可选区域记为奇数区域，另一侧的可选区域记为偶数区域，所述奇数区域为所述第一焊盘组的可选区域，所述偶数区域为所述第二焊盘组的可选区域；将位于所述焊盘序列的奇数区域中的目标对象的引脚分配给所述焊盘序列中第一焊盘组的焊盘，将位于所述焊盘序列的偶数区域中的目标对象的引脚分配给所述焊盘序列中第二焊盘组的焊盘。
所述测试芯片设计方法预设有若干绕线规则；所述步骤S2中，绕线是根据不同的引脚选择对应的绕线规则进行绕线。不同的所述引脚例如一般引脚、对电流引起压降敏感的引脚等不同的引脚。步骤S2中将所述目标对象的引脚直连焊盘，有利于测试芯片覆盖更多的测试项和测试条件。
所述步骤S2中还包括：删除所述产品芯片的后段图层。
所述步骤S3之后，还对步骤S3获得的所述测试芯片的版图进行验证，验证合格则完成对所述测试芯片的设计。
所述验证包括DRC验证和LVS验证；所述验证全部合格则完成对所述测试芯片的设计。通过DRC验证是否符合设计规则，通过LVS验证确保后段绕线的连接符合要求，验证全部合格则设计的所述测试芯片能够更好地满足监测产品芯片良率和性能的高级定制需求。
本发明还提供的测试芯片设计系统，包括存储设备；所述存储设备中存储有多条指令，所述指令适于由处理器加载并执行本发明的所述的测试芯片设计方法。
本发明还提供的测试芯片，采用本发明的测试芯片设计方法进行设计得到。在保证产品芯片前道、中道工艺层（即产品芯片的前段图层FEOL）不变的情况下，通过改造产品芯片的连接层与后道工艺层（即创建新的后段图层BEOL），可以获得测试芯片的版图，如此设计的测试芯片适用于对产品芯片在真实物理环境下的测试，设计得到的测试芯片具有与产品芯片中器件或热点图形面临的物理环境相同的测试结构的测试芯片能够大幅优化测试准确性。
与现有技术相比，本发明的主要有益效果：
1、本发明的基于模板抓取对象引脚的方法，使用模板来识别并抓取目标对象的引脚，设计灵活，可以灵活地根据具体测试要求进行连接并定义引脚，对目标对象的类型以及引脚个数也没有限制；不但能对没有直接连接关系或其它连接关系的多个MOSFET进行识别抓取，还能对DIODE、BJT、varactor等较为复杂的器件或不属于器件的各种类型的测试对象进行自动识别抓取。为将更多类型的器件或更复杂的测试结构引入测试芯片提供了可行有效的解决方案
2、本发明的一种测试芯片设计方法，因采用本发明的基于模板抓取对象引脚的方法抓取目标对象的引脚，能够设计传统的通用的自动识别器件引脚的方法所无法实现的引入了更多类型的器件及更复杂的测试结构的测试芯片，步骤简洁，测试结果可靠，极大推动了测试芯片的制造工艺的进一步优化，以及芯片产品成品率的大幅提升。
3、本发明提供的测试芯片设计系统、测试芯片具有相应的优势，为推动实际测试工艺水平的进一步发展、产品生产质量的持续优化提供了积极有效的解决方案。
附图说明
图1为本发明实施例一的抓取引脚的方法过程示意图。
图2为本发明实施例一的模板的原型版图示意图。
图3为本发明实施例一中对原型版图进行删除后段绕线层后的版图示意图。
图4为本发明实施例一中对图3所示意的版图进行重新绕线并接出引脚的版图示意图。
图5为本发明实施例一的最终的对象模板示意图。
图6为本发明实施例三的测试芯片设计方法过程示意图。
图7为本发明实施例三中在原始产品芯片上排布焊盘后的示意图。
图8为本发明实施例三的对象数据库中存储的MOSFET的对象信息表示意图。
图9为本发明实施例三的MOSFET的对象参数示意图。
图10为本发明实施例四中两个焊盘组交错摆放过程示意图。
图11为本发明实施例四中焊盘组与可选区域关系示意图。
图12为本发明实施例四中筛选中的目标MOSFET信息表示意图。
图13为本发明实施例四中的目标MOSFET获取引脚过程的示意图。
图14为本发明实施例四中为引脚分配焊盘的过程示意图。
具体实施方式
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。在下述实施例中采用特定次序描绘了实施例的操作，这些次序的具体描述是为了更好的理解实施例中的细节以全面了解本发明，附图中的流程图和框图，图示出按照本发明实施例的方法可能实现的操作过程，不能以此限定本发明的范围。
实施例一
本发明实施例一中，如图1所示，基于模板抓取对象引脚的方法，具体包括：获取版图文件，确定版图中待抓取引脚的对象，将其记为目标对象，获取目标对象的对象模板；对象模板包括匹配层和绕线层，匹配层是用于进行图形匹配的图层，绕线层是用于将对象的端子引出的连接线图层；基于目标对象的对象模板在版图中抓取目标对象的引脚，包括：利用对象模板的匹配层在版图中进行匹配查找，查找到与匹配层的图形相匹配的图形后，将对象模板的绕线层进行复制后添加至版图中的对应位置，用于将目标对象的端子引出，实现对目标对象引脚的抓取。在本实施例中，确定目标对象后，还获取目标对象在版图中的定位点，利用对象模板的匹配层在版图中进行匹配查找时，是在版图中以定位点为中心的预设匹配范围内进行匹配查找。获取目标对象在版图中的定位点的方法包括：预设用于匹配识别所述目标对象的图层记为标记层或图形记为特征图形；利用目标对象的标记层或者特征图形在版图中匹配识别目标对象，并获取目标对象的定位点坐标信息。其中，标记层是指：用于匹配识别目标对象的特征图层，或者收集有目标对象定位点坐标信息的标识层。
下面提供对象模板制作过程的一些可行的做法示例，以方便本领域的专业技术人员理解对象模板，但不以任何方式限制对象模板。在本实施例中，对象模板中还利用引脚标记层标记引脚的电极。示例的获取对象模板是通过下述方式制作对象模板得到：在版图中定位对象，并截取对象的版图作为模板的原型版图；对原型版图进行简化处理后制作得到对象模板。具体的示例过程包括：（Ⅰ）在版图中定位对象，判断对象是否为版图中的图元：若是，则将图元的版图截取作为模板的原型版图；若不是，则将对象及其预设范围内的图形一起截取作为模板的原型版图。本实施例中截取如图2所示的原型版图。示例的做法中版图的图元是通过引用基本图元或特定图元的方式，以及阵列基本图元或特定图元的方式预先创建的。（Ⅱ）对原型版图进行简化处理，包括：先删除原型版图中的后段绕线图层，得到如图3所示的版图。根据测试要求，添加若干连接线（尽量沿用原型版图中绕线）即获得若干新增绕线层，以将对象的端子引出作为引脚；利用引脚标记层标记引脚的电极：源极S，两个漏极D1、D2，以及两个栅极G1、G2，具体可参考图4。若干新增绕线层的具体数量可根据实际的版图设计情况相应设定，并不限制。确定若干图形特征有辨识度的图层作为匹配层，并删除所述匹配层中的不完整图形后，并删除所述对象模板中除匹配层、新增绕线层和引脚标记层外的其余图层，得到如图5所示简化后的最终版图，作为对象模板。示例的不完整图形是存在从版图中截取原型版图时被截断的基本图元。需要说明的是，本实施例中，获取对象模板可以通过上述过程进行制作获取，在实际应用中基于对象模板抓取对象引脚也可以调用已经制作好的对象模板重复使用，无须重新制作。在一些具体的实施例中，通过设置匹配参数中的模板地址（Layout），来提供对象模板的存储地址。
实施例二
使本领域的专业技术人员更全面地理解实施例一的基于模板抓取对象引脚的方法，通过本实施例对实施例一中步骤三的一些具体做法进行展开示例，但不以任何方式限制本发明。
在本实施例中，利用对象模板的匹配层，在版图中以定位点为中心的匹配范围Template Match Search Range内进行图形匹配查找；具体步骤包括：步骤a）：设置匹配参数：在对象模板的匹配层中设置匹配点的坐标（DeviceX，DeviceY），以及预设匹配范围Template Match Search Range和匹配坐标误差容许范围Template Match CoordinateTolerance。步骤b）：将匹配点对齐版图中的定位点，利用对象模板的匹配层进行图形匹配：若匹配成功，则完成匹配查找；若匹配失败，则继续后续步骤。步骤c）：将匹配点在以所述定位点为中心的匹配坐标误差容许范围内移动，使所述匹配层在以定位点为中心的匹配范围内进行图形匹配：若匹配成功，则完成匹配查找；若匹配失败，则继续后续步骤。步骤d）：判断是否调整匹配参数：若调整匹配参数（比如扩大匹配范围和匹配坐标误差容许范围），则至步骤b）继续执行；若不调整匹配参数，则结束本次匹配查找。
利用对象模板的匹配层，在版图中以定位点为中心的匹配范围内，无法查找到与匹配层的图形相匹配的图形时，则可以扩大匹配范围后再进行匹配查找。在具体的实施例中，可以在匹配开始时，通过设置匹配参数中的匹配点坐标（DeviceX，DeviceY）、匹配范围Template Match Search Range和匹配坐标误差容许范围Template Match CoordinateTolerance来进行限定。其中的匹配点是在对象模板中选定的匹配起始点，用于在匹配开始时对齐版图的定位点。匹配范围作为起始的匹配范围。匹配点坐标是指：匹配点在对象模板中的坐标，示例的匹配点以坐标（DeviceX，DeviceY）表征。匹配坐标误差容许范围用于在匹配过程中保证匹配范围不扩大至超出预设的匹配坐标误差容许范围。
示例的与匹配层的图形相匹配的图形，是指与匹配层的图形完全一致的图形或者匹配层的图形在相互正交的两个方向中任一方向上镜像后的图形。为了便于理解相互正交的两个方向以直角坐标示例即X方向和Y方向，与匹配层的图形相匹配的图形可以是匹配层的图形在X方向上镜像后的图形，或者所述匹配层的图形在Y方向上镜像后的图形。在具体的做法中，可以在匹配开始时，通过设置匹配参数中的镜像信息（Mirror-Check）来进行选择，控制进行对象模板匹配时是否进行对象模板在X或Y方向上的镜像。
需要说明的是本实施例的基于模板抓取对象引脚的方法中，还提供自动抓取对象的剩余引脚的选择。在具体的做法中，可以通过设置匹配参数中的自动连井（Auto-Welltie）来选择。比如晶体管只通过对象模板抓取源极、漏极和栅极引脚，通过设置该参数来选择是否同时抓取对应的体极（Body）引脚。根据实际应用情况判断是否还有剩余引脚需要抓取并相应实施，如有则在基于对象模板抓取目标对象的引脚后，还自动抓取目标对象剩余的引脚，基于对象模板抓取与自动抓取的做法相结合抓取目标对象的全部引脚，在此并不限定。
实施例三
本实施例提供一种测试芯片设计方法，如图6所示，具体包括下述步骤：步骤S1：输入产品芯片版图，基于图形化解读获取产品芯片版图中的对象及其对象信息；其中，产品芯片版图包括前段图层和后段图层；步骤S2：创建测试芯片的后段图层，包括：在产品芯片上排布若干焊盘；筛选出若干对象作为目标对象；抓取目标对象的引脚；为目标对象的引脚分配焊盘，并绕线实现目标对象的引脚到所分配焊盘的连接；其中，抓取目标对象的引脚，通过上述实施例一、二所示例的基于模板抓取引脚的方法实现；步骤S3：将产品芯片的前段图层和步骤S2创建的测试芯片的后段图层进行合并连接，获得测试芯片的版图。
本实施例在步骤S1中，图形化解读包括：利用预设的特征图形，根据特征图形匹配识别对应的对象，并采用量化表征相应的对象信息；对象包括器件和热点图形。其中热点图形就是易产生工艺缺陷（比如光刻工艺缺陷）的结构图形，示例的情况中包括连接线结构、有源区（AA）、单扩散中断（SDB，single diffusion break）。示例的器件可以包括MOSFET（金属氧化物半导体场效应晶体管）、二极管、BJT（双极结型晶体管）、电阻、电容、电感、SRAM（静态随机存取存储器）。在本实施例中，在原始产品芯片上排布焊盘后的情况如图7所示。
示例的步骤S1中，对象信息是指能影响对象性能的特征信息，包括对象特征图形的信息、对象特征图形与其周围图形之间的环境信息。环境信息例如相对距离信息等。在本实施例中，还建立有对象数据库，用于存储步骤S1中获取的对象及对象信息。如图8所示意的对象信息包括：对象的名称、位置坐标，以及各项量化表征的特征信息。
下面以MOSFET为例，说明对象的识别及对象信息获取的具体做法。根据MOSFET的类型，预设两种特征图形用于识别MOSFET。分别为：N型MOSFET：N型栅极（ngate）两边分别边缘接触N型源极和漏极（nsd），且在非NWELL区域能有P型体极（ptap）。P型MOSFET：P型栅极（pgate）两边分别边缘接触P型源极和漏极（psd），且在NWELL区域能有N型体极（ntap）。其中，上述特征图形中涉及的MOSFET器件相关图形定义示例如下。N型有源区：ndiff=（（AAand NIMP） not PIMP） not NWELL；P型有源区：pdiff=（（AA and PIMP） not NIMP） andNWELL；N型栅极：ngate=（POLY not EG）and ndiff；P型栅极：pgate=（POLY not EG） andpdiff；N型源、漏极：nsd=ndiff not POLY；P型源、漏极：psd=pdiff not POLY；N型体极：ntap=（（AA and NIMP） not PIMP） and NWELL；P型体极：ptap=（（AA and PIMP） not NIMP）not NWELL。上述特征图形中涉及的基本图形定义相应示例如下：POLY—多晶硅层；POLYCUT—多晶硅删除层；EG—边缘栅极标识层；AA—有源层；NIMP—N型注入层；PIMP—P型注入层；NWELL—N阱层；PSUB—P衬底；IOMK—thick device标识层。
在本实施例中，定义的MOSFET的本身特征参数和周围环境参数可参考图9，示例包括L、W、DPL11、DPL12、SA、SB、PEEU等，在这里并不限定具体情况。
实施例四
通过本实施例对步骤S2中的一些具体的做法进行展开示例。本实施例中，在产品芯片上排布若干焊盘包括：在测试芯片上，以两个焊盘组在第一方向上间隔交错摆放焊盘的方式摆放多个焊盘组，形成若干个沿着第一方向的焊盘序列；在焊盘序列的两侧区域，分别确定焊盘序列中焊盘的可选区域，用于焊盘连接其可选区域内的测试对象引脚以形成测试通路。其中，焊盘组为焊盘阵列；第一方向是指焊盘组中焊盘阵列的行方向或列方向。将焊盘的设计尺寸在行方向、列方向上的预设值相应的分别记为sizeX、sizeY，相邻焊盘在行方向、列方向上预设的间隔值分别记为pitchX、pitchY。具体如图10所示，设置的焊盘组为焊盘数为48×2的焊盘阵列，每两个焊盘组的焊盘在Y方向上进行间隔交错排布Interleaved。该产品芯片的面积（约9mm×9mm）内可以摆放约232个焊盘组，焊盘排放的总数为22272个，在Y方向上焊盘组的重复行数为四，在X方向上焊盘组的重复列数为五十八。行方向和列方向可以分别为X和Y方向或者Y和X方向，图10仅是示意，并不因此限定行与列的特定排布。
本实施例在步骤S2中，筛选出若干对象作为目标对象包括仅在可选区域内的对象中进行筛选。可选区域是相邻两个焊盘组的焊盘间隔交错的排布的焊盘序列两侧的区域，即示例的每列沿着Y方向排布的焊盘序列两侧的区域，可选区域可参考图11中的DeviceArea，图11中Pad group代表焊盘组。
示例的筛选具体利用预设的筛选规则来实现。筛选出若干对象作为目标对象，还包括为不同的对象选择适用的筛选规则进行筛选。根据不同的对象选择若干筛选规则进行筛选得到目标对象。示例的做法中根据测试芯片的实际应用需求设置选择的筛选规则的优先级顺序，进而按优先级顺序应用筛选规则以筛选出符合的若干对象作为目标对象。示例的预设有30多种不同的筛选规则，覆盖MOSFET、BJT、DIODE、电阻、电容、SRAM、hotspot等。下面以MOSFET的一项筛选规则来进行示例性说明：DEVICETYPE中各种不同类型的MOSFET，按照基本参数W和L的最小值、最大值，分别选出满足要求的目标器件。示例的筛选规则中对这部分筛选出来的目标器件感兴趣，覆盖到产品芯片中各种MOSFET的W、L范围两端的极限值，即最小值和最大值，用于监测工艺窗口（Process Window）。选中的目标器件参数可参考下表1。
表1.选中的目标器件参数表
Figure DEST_PATH_IMAGE002
在本实施例的一般操作中，在满足筛选规则且数量足够的待选器件中，随机选取三个样本器件，若满足筛选规则的待选器件数量不足三个，则优先全部选取，该筛选规则一共选取了如图12所示的二十个目标器件。
在本实施例步骤S2中，目标对象的引脚包括：目标对象的端子、以及将端子引出的若干连接线。如图13所示，示例的做法中通过自动识别并且抓取MOSFET的栅极、源极、漏极、体极四端子，并且创建四个端子的金属引线，做符合设计规则（design rule）的处理和引脚出线方向的优化设置，即让四个引脚尽量从四个不同方向出线，让后续步骤中的绕线更加便捷。因体极的实际位置较远，故在图13中仅示出栅极、源极、漏极的自动识别和抓取结果，仅保留后段图层。在也有的情况中，将端子引出的若干连接线包括与原始产品芯片版图中连接线相同路径的连接线和/或新创建的连接线，一般会尽量沿用与原始产品芯片版图中连接线相同路径的连接线，在此并不限定。
在本实施例中为目标对象的引脚分配焊盘包括：将构成焊盘序列的间隔交错摆放的两个焊盘组分别记为第一焊盘组和第二焊盘组。将焊盘序列一侧的可选区域记为奇数区域，另一侧的可选区域记为偶数区域。奇数区域为第一焊盘组的可选区域，偶数区域为第二焊盘组的可选区域；将位于该焊盘序列的奇数区域中的目标对象的引脚分配给该焊盘序列中第一焊盘组的焊盘，将位于该焊盘序列的偶数区域中的目标对象的引脚分配给该焊盘序列中第二焊盘组的焊盘。对于可选区域可参考图10和图11，图10中设两个在Y方向上间隔交错摆放的焊盘组分别为第一焊盘组Pad GroupⅠ和第二焊盘组Pad GroupⅡ，并将沿着Y方向排布的焊盘序列左侧的可选区域设为左侧可选区域Device Area of Pad GroupⅠ，将沿着Y方向排布的焊盘序列右侧的可选区域设为右侧可选区域Device Area of Pad GroupⅡ；分配焊盘时，将属于第一焊盘组Pad GroupⅠ中的焊盘与该焊盘所在焊盘序列的左侧可选区域Device Area of Pad GroupⅠ内的目标对象的引脚相配，将第二焊盘组Pad GroupⅡ中的焊盘与该焊盘所在焊盘序列的右侧可选区域Device Area of Pad GroupⅡ内的目标对象的引脚相配。
本实施例在步骤S2中，为引脚分配焊盘包括在符合可绕线性原则的若干焊盘中选择距离引脚最近的焊盘进行分配。即在为目标对象的引脚分配焊盘时，遵循：1）就近且可绕线性原则分配，这里的可绕线性原则包括焊盘对于该引脚可绕线，以及所有引脚的整体可绕线；2）只为焊盘分配其可选区域内的目标对象的引脚。
在本实施例中预设有若干绕线规则。步骤S2中，绕线是根据不同的引脚选择对应的绕线规则进行绕线。在对目标对象的引脚到所分配焊盘进行绕线时，自动根据不同的引脚（比如一般引脚、对电流引起压降敏感的引脚等），选择对应的绕线规则进行自动绕线。
本实施例中，对图13抓取的目标器件MOSFET的四个引脚，即栅极、源极、漏极和体极进行自动绕线。其中体极将和其他同类型的器件共享最底部的焊盘，而其余三个引脚将会按照可绕性和就近原则分配焊盘。如图14所示的焊盘分配情况如下：栅极G配PAD_92；漏极D配PAD_94；源极S配PAD_96；体极B配PAD_2（底部共享焊盘）；其中该MOSFET在PAD_92、PAD_94、PAD_96所属焊盘组对应的可选区域内。而在绕线时，栅极G和体极B采用single绕线，漏极D和源极S采用大面积mesh绕线用于降低IR drop（IR压降）。
在本实施例中，步骤S2中还包括：删除产品芯片的后段图层（导电互连层）。步骤S3之后还对测试芯片进行验证，示例的包括通过DRC验证是否符合设计规则，通过LVS验证确保后段绕线的连接符合要求，验证合格则完成对该测试芯片的设计，得到用于监测产品芯片良率和性能的高定内置测试芯片。本实施例中提供的测试芯片，在本实施例的产品芯片面积下一共选出约6200个目标对象，并且将目标对象的测量引脚直接连接到临近的焊盘上，在提高面积利用率的同时，通过引脚直连焊盘，可以覆盖更多的测试项和测试条件。
在本实施例中还提供测试芯片设计系统，包括存储设备。该存储设备中存储有多条指令，指令适于由处理器加载并执行本实施例的测试芯片设计方法。
在本实施例中还提供了测试芯片，采用本实施例的测试芯片设计方法设计得到。
本发明为了便于叙述清楚而采用的一些常用的英文名词或字母只是用于示例性指代而非限定性解释或特定用法，不应以其可能的中文翻译或具体字母来限定本发明的保护范围。

Claims (26)

1.基于模板抓取对象引脚的方法，其特征在于：包括：
获取版图文件，确定版图中待抓取引脚的对象，将其记为目标对象，获取目标对象的对象模板；所述对象模板包括匹配层和绕线层，所述匹配层是用于进行图形匹配的图层，所述绕线层是用于将对象的端子引出的连接线图层；
基于目标对象的对象模板在版图中抓取目标对象的引脚，包括：利用所述对象模板的匹配层在版图中进行匹配查找，查找到与所述匹配层的图形相匹配的图形后，将所述对象模板的绕线层进行复制后添加至所述版图中的对应位置，用于将目标对象的端子引出，实现对目标对象引脚的抓取。
2.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：确定目标对象后，还获取目标对象在版图中的定位点，利用所述对象模板的匹配层在版图中进行匹配查找时，是在版图中以所述定位点为中心的预设匹配范围内进行匹配查找。
3.根据权利要求2所述的基于模板抓取对象引脚的方法，其特征在于：获取目标对象在版图中的定位点的方法包括：预设用于匹配识别所述目标对象的图层记为标记层或图形记为特征图形；其中，所述标记层是指：用于匹配识别所述目标对象的特征图层，或者收集有所述目标对象定位点坐标信息的标识层；
利用目标对象的标记层或者特征图形在版图中匹配识别所述目标对象，并获取所述目标对象的定位点坐标信息。
4.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：所述对象模板中还包括图层：引脚标记层，用于标记引脚的电极。
5.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：所述获取对象模板的方式包括：制作对象模板；制作方法包括：在版图中定位对象，并截取所述对象的版图作为模板的原型版图；对所述原型版图进行简化处理得到所述对象模板。
6.根据权利要求5所述的基于模板抓取对象引脚的方法，其特征在于：所述截取所述对象的版图作为模板的原型版图，包括：
判断所述对象是否为所述版图中的图元：若是，则将所述图元的版图截取作为所述原型版图；若不是，则将所述对象及其预设范围内的图形一起截取作为所述原型版图。
7.根据权利要求5所述的基于模板抓取对象引脚的方法，其特征在于：对所述原型版图进行简化处理，包括：
删除所述原型版图中的后段绕线图层，再添加若干连接线即获得若干新增绕线层，以将所述对象的端子引出作为引脚；
所述新增绕线层中的连接线包括与所述原型版图中连接线相同路径的连接线和/或新创建的连接线；
利用所述引脚标记层标记所述引脚的电极；
在所述原型版图中确定若干图形特征有辨识度的图层作为匹配层，并删除所述匹配层中不完整的图形后，获得所述对象模板；
其中，所述不完整的图形是指存在从所述版图中截取所述原型版图时被截断的基本图元。
8.根据权利要求7所述的基于模板抓取对象引脚的方法，其特征在于：对所述原型版图进行简化处理，还包括：获得所述对象模板之后，删除所述对象模板中除了所述匹配层、所述新增绕线层和所述引脚标记层之外的其余图层。
9.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：将所述对象模板中的绕线层进行复制后添加至所述版图中的对应位置后，还利用所述引脚标记层定义所述目标对象引脚的电极。
10.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：与所述匹配层的图形相匹配的图形，是指与所述匹配层的图形完全一致的图形或者所述匹配层的图形在相互正交的两个方向中任一方向上镜像后的图形。
11.根据权利要求2所述的基于模板抓取对象引脚的方法，其特征在于：
利用所述对象模板的匹配层，在版图中以所述定位点为中心的匹配范围内进行图形匹配查找；具体步骤包括：
步骤a）：设置匹配参数：在所述对象模板的匹配层中设置匹配点的坐标，以及预设匹配范围和匹配坐标误差容许范围；
步骤b）：将所述匹配点对齐版图中的所述定位点，利用所述对象模板的匹配层进行图形匹配：
若匹配成功，则完成匹配查找；
若匹配失败，则继续后续步骤；
步骤c）：将所述匹配点在以所述定位点为中心的匹配坐标误差容许范围内移动，使所述匹配层在以所述定位点为中心的匹配范围内进行图形匹配：
若匹配成功，则完成匹配查找；
若匹配失败，则继续后续步骤；
步骤d）：判断是否调整匹配参数：
若调整匹配参数，则至步骤b）继续执行；
若不调整匹配参数，则结束本次匹配查找。
12.根据权利要求1所述的基于模板抓取对象引脚的方法，其特征在于：基于所述对象模板抓取目标对象引脚之后，还自动抓取所述目标对象的剩余引脚，以完成对所述目标对象所有引脚的抓取。
13.测试芯片设计方法，其特征在于：包括：
步骤S1.输入产品芯片版图，基于图形化解读获取所述产品芯片版图中的对象及其对象信息；其中，所述产品芯片版图包括前段图层和后段图层；
步骤S2.创建测试芯片的后段图层，包括：在产品芯片上排布若干焊盘；筛选出若干对象作为目标对象；抓取目标对象的引脚；为所述目标对象的引脚分配焊盘，并绕线实现目标对象的引脚到所分配焊盘的连接；其中，所述抓取目标对象的引脚，包括利用权利要求1至12任一项所述的基于模板抓取引脚的方法进行获取；
步骤S3.将所述产品芯片的前段图层和所述步骤S2创建的测试芯片的后段图层进行合并连接，获得所述测试芯片的版图。
14.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S1中，所述图形化解读包括：利用预设的特征图形，根据特征图形匹配识别对应的对象，并采用量化表征对象信息；所述对象包括器件和热点图形，热点图形是易产生工艺缺陷的结构图形。
15.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S1中，所述对象信息是指能影响对象性能的特征信息，包括对象特征图形的信息、对象特征图形与其周围图形之间的环境信息。
16.根据权利要求13-15任一项所述的测试芯片设计方法，其特征在于：还建立有对象数据库，用于存储所述步骤S1中获取的对象及对象信息；所述对象信息包括：对象的名称、位置坐标，以及量化表征的特征信息。
17.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S2中，在所述产品芯片上排布若干焊盘包括：在测试芯片上，以两个焊盘组在第一方向上间隔交错摆放焊盘的方式摆放多个焊盘组，形成若干个沿着第一方向的焊盘序列；在所述焊盘序列的两侧区域，分别确定所述焊盘序列中焊盘的可选区域，用于焊盘连接其可选区域内的测试对象引脚以形成测试通路；其中，所述焊盘组为焊盘阵列；所述第一方向是指焊盘组中焊盘阵列的行方向或列方向。
18.根据权利要求17所述的测试芯片设计方法，其特征在于：所述筛选出若干对象作为目标对象包括：仅在所述可选区域内的对象中进行筛选。
19.根据权利要求13所述的测试芯片设计方法，其特征在于：预设有若干项筛选规则；所述步骤S2中，筛选出若干对象作为目标对象还包括为不同的对象选择适用的筛选规则进行筛选得到目标对象。
20.根据权利要求13所述的测试芯片设计方法，其特征在于：所述目标对象的引脚包括：所述目标对象的端子、以及将所述端子引出的若干连接线；所述将所述端子引出的若干连接线包括与所述产品芯片版图中连接线相同路径的连接线和/或新创建的连接线。
21.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S2中，为所述引脚分配所述焊盘包括：在符合可绕线性原则的若干焊盘中选择距离引脚最近的焊盘进行分配。
22.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S2中，为所述引脚分配所述焊盘包括：将构成所述焊盘序列的间隔交错摆放的两个焊盘组分别记为第一焊盘组和第二焊盘组，将所述焊盘序列一侧的可选区域记为奇数区域，另一侧的可选区域记为偶数区域，所述奇数区域为所述第一焊盘组的可选区域，所述偶数区域为所述第二焊盘组的可选区域；将位于所述焊盘序列的奇数区域中的目标对象的引脚分配给所述焊盘序列中第一焊盘组的焊盘，将位于所述焊盘序列的偶数区域中的目标对象的引脚分配给所述焊盘序列中第二焊盘组的焊盘。
23.根据权利要求13所述的测试芯片设计方法，其特征在于：预设有若干绕线规则；所述步骤S2中，绕线是根据不同的引脚选择对应的绕线规则进行绕线。
24.根据权利要求13所述的测试芯片设计方法，其特征在于：所述步骤S3之后，还对步骤S3获得的所述测试芯片的版图进行验证，验证合格则完成对所述测试芯片的设计。
25.测试芯片设计系统，其特征在于：包括存储设备；所述存储设备中存储有多条指令，所述指令适于由处理器加载并执行权利要求13-24任一项所述的测试芯片设计方法。
26.测试芯片，其特征在于：采用权利要求13-24任一项所述的测试芯片设计方法进行设计得到。
CN202210895056.2A 2021-11-14 2022-07-28 抓取对象引脚的方法、测试芯片及其设计方法、系统 Pending CN115394671A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN2021113439549 2021-11-14
CN202111343954 2021-11-14
CN202111671651X 2021-12-31
CN202111671651 2021-12-31

Publications (1)

Publication Number Publication Date
CN115394671A true CN115394671A (zh) 2022-11-25

Family

ID=84116937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210895056.2A Pending CN115394671A (zh) 2021-11-14 2022-07-28 抓取对象引脚的方法、测试芯片及其设计方法、系统

Country Status (1)

Country Link
CN (1) CN115394671A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116029258A (zh) * 2023-03-24 2023-04-28 深圳前海深蕾半导体有限公司 一种芯片版图验证方法、装置、设备及存储介质
CN116108801A (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种交错引脚矩阵的引脚匹配方法及系统
CN117291146A (zh) * 2023-11-24 2023-12-26 杭州广立微电子股份有限公司 测试芯片版图生成方法、装置及存储介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116108801A (zh) * 2023-03-01 2023-05-12 上海合见工业软件集团有限公司 一种交错引脚矩阵的引脚匹配方法及系统
CN116108801B (zh) * 2023-03-01 2023-11-10 上海合见工业软件集团有限公司 一种交错引脚矩阵的引脚匹配方法及系统
CN116029258A (zh) * 2023-03-24 2023-04-28 深圳前海深蕾半导体有限公司 一种芯片版图验证方法、装置、设备及存储介质
CN116029258B (zh) * 2023-03-24 2023-06-06 深圳前海深蕾半导体有限公司 一种芯片版图验证方法、装置、设备及存储介质
CN117291146A (zh) * 2023-11-24 2023-12-26 杭州广立微电子股份有限公司 测试芯片版图生成方法、装置及存储介质

Similar Documents

Publication Publication Date Title
CN115394671A (zh) 抓取对象引脚的方法、测试芯片及其设计方法、系统
US4823276A (en) Computer-aided automatic wiring method for semiconductor integrated circuit device
US7269803B2 (en) System and method for mapping logical components to physical locations in an integrated circuit design environment
US10509884B2 (en) Method for routing between pins of semiconductor device and design system therewith
CN108241765B (zh) 一种芯片晶体管测试芯片设计方法
US20080016482A1 (en) Density driven layout for rram configuration module
CN115618799A (zh) 一种版图处理方法及测试芯片设计方法
US6804809B1 (en) System and method for defining a semiconductor device layout
JPH06252020A (ja) チップ管理システムおよびその入力処理方法とロット処理方法
JPS63209144A (ja) 論理チップの製造方法
US20030030445A1 (en) Method of analyzing an integrated electric circuit, computer program utilizing the method, data carrier including the method, and method for downloading the program
JP4698119B2 (ja) メモリセルのアレイにおける不具合セルの物理的ロケーションの自動判定および表示
CN115331090A (zh) 保护二极管的识别、绕线方法及测试芯片设计方法和系统
CN100367041C (zh) 可避免热点并可均匀分布热量的系统级芯片测试方法
US20060267612A1 (en) Automatic design method for semiconductor device
JP2003142583A (ja) 半導体装置及びその設計方法
CN111444668B (zh) 一种对待测阵列中的晶体管逐个进行版图布线的方法
CN115166301B (zh) 一种测试结构的基极选择方法
CN118444133B (zh) 一种漏电测试结构的生成方法、装置和存储介质
US20220374580A1 (en) Modeling method and apparatus, computer device and storage medium
JP3570883B2 (ja) 半導体集積回路の配線方法
JP2965259B2 (ja) 半導体集積回路の配置方法
JP3768034B2 (ja) 半導体集積回路の製造方法
JP3631047B2 (ja) 半導体集積回路の配置方法
CN118693049A (zh) 集成电路及其制造方法、以及对集成电路进行调试的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination