CN115166301B - 一种测试结构的基极选择方法 - Google Patents
一种测试结构的基极选择方法 Download PDFInfo
- Publication number
- CN115166301B CN115166301B CN202210623807.5A CN202210623807A CN115166301B CN 115166301 B CN115166301 B CN 115166301B CN 202210623807 A CN202210623807 A CN 202210623807A CN 115166301 B CN115166301 B CN 115166301B
- Authority
- CN
- China
- Prior art keywords
- test structure
- base
- pad
- search
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H10P74/203—
-
- H10P74/23—
-
- H10P74/27—
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供测试结构的基极选择方法,包括在相邻两列pad之间的区域选定测试结构;包括步骤S1,在不超过相邻两列pad边界的区域内,确定以测试结构的中心为坐标原点,在(±X,±Y)的搜寻范围;步骤S2包括在搜寻范围内,在测试结构的同一阱区中搜寻与该阱同类型掺杂的有源区;若测试结构的任意一点搜寻到有源区,则有源区能够被连接出作为测试结构合适的基极,停止搜寻,并执行步骤S3;若没有搜寻到所述有源区,判定测试结构不适合连出测试;步骤S3在有源区上设置连接结构,并通过绕线连接到附近的pad。通过设定合理的搜寻范围,避免就近挑不到合适基极时无限扩大搜寻范围的可能,提高搜寻效率;也避免基极与测试结构距离过远,测试结果不精确。
Description
技术领域
本发明属于半导体器件测试技术领域,尤其涉及一种测试结构的基极选择方法。
背景技术
在集成电路产业链上,成品率提升是企业在市场中核心竞争力的体现。传统的成品率提升技术是在集成电路产品的设计、制造环节进行测试、监控,根据结果数据进行设计条件、工艺参数调整以提高芯片产品的成品率。而对一些已经生产出来的产品,其设计、生产工艺已完成,如何对已有产品进行系统分析以达到对产品设计、生产工艺的优化调整,以期待下一次产品成品率与性能的提升问题还有待解决。
在一个布局复杂、环境条件多变的真实产品芯片中,各个效应之间会相互影响,产生更多复杂的或者全新的效应,从而影响集成电路芯片产品的成品率和性能指标。因此,如何通过实际产品中器件的电性参数来提高芯片成品率具有非常重要的意义。
在实际芯片的器件测试是通过识别、挑选合适的测试结构,通过绕线连出进行测试。这种方法中包含了识别测试结构的基极,目前基极的识别挑选是根据pad排列就近进行挑选,若就近没有挑选到合适的,则会无限扩大范围进行挑选,这就会导致在就近区域内测试结构的基极难以找到的情况,从而需要查询整个范围的GDS寻找基极端,这个过程花费时间较长,大大降低了连接测试结构的效率,同时若基极与测试结构之间的距离过远,也会使整个测试结果不精确。与此同时,用上述的方法来连接的基极端,会出现基极距离较远的情况,导致在绕线上会有较多的压降,从而不能良好控制测试结构,影响测试结果。因此,需要寻找一种快速、便捷的基极识别挑选方法,以提高测试结构的连接效率与连接有效性,并提高测试精度。
发明内容
本发明提供一种搜寻效率高、快速便捷的测试结构的基极选择方法,提高测试结构的连接效率与连接有效性,提高测试精度。
本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。
为达上述之一或部分或全部目的或是其他目的,本发明一技术方案提供的测试结构的基极选择方法,包括在相邻两列pad之间的区域选定若干测试结构;其中,对单个测试结构进行基极选择的方法包括:步骤S1,确定搜寻范围,包括:在不超过相邻两列pad边界的区域内,确定以所述测试结构的中心为坐标原点,在(±X,±Y)的搜寻范围,其中,X、Y为常数;步骤S2,搜寻基极,包括:在所述搜寻范围内,在所述测试结构的同一阱区中搜寻与该阱同类型掺杂的有源区;若所述测试结构的任意一点在所述搜寻范围内搜寻到所述有源区,则所述有源区能够被连接出作为所述测试结构合适的基极,停止搜寻,并执行步骤S3;若所述测试结构的任意一点在所述搜寻范围内没有搜寻到所述有源区,则基极搜寻失败,判定所述测试结构不适合连出测试;步骤S3:在所述有源区上设置作为基极的连接结构,并通过绕线连接到附近的pad。该技术方案的有益效果在于,通过在不超过相邻两列pad边界的区域内设定合理的搜寻范围,测试结构在该搜寻范围内搜寻基极,该搜寻范围的限定,避免了现有技术中在就近挑选不到合适的基极的情况下无限扩大搜寻范围的可能,提高了搜寻效率;也避免了搜寻范围过大、基极与测试结构之间的距离过远,导致测试结果不精确情况的发生。
所述附近的pad优选为到所述有源区距离最近的pad,使得基极与测试结构之间的距离最短,保证测试结果的精确性。
所述测试结构通过特征参数或通过特征参数与周围环境参数进行选择。
所述X的值由行方向相邻两个pad之间的距离及pad在行方向的宽度计算得到或由工艺节点的设计规则确定。该技术方案的有益效果在于,通过合理设置X的值,可以进一步保证搜寻范围的合理限定,提高搜寻效率的情况下,还保证了良好的连接有效性。
所述X的值可以定义为X=(S-W)/2,其中,S为在行方向上相邻两个pad之间的距离,W为单个pad在行方向的宽度。
所述Y的值根据工艺节点的设计规则中基极到源端或漏端的距离确定。该技术方案的有益效果在于,通过合理设置Y的值,也可以进一步保证搜寻范围的合理限定,提高搜寻效率,保证连接有效性。
当pad为多列时,需要将所有相邻两列pad之间的若干测试结构的基极全部搜寻到之后,再进行统一绕线。该技术方案可以提高绕线效率。
本发明的测试结构的基极选择方法,还包括对相邻两列pad之间的区域进行划分,包括:将两列pad之间的区域根据pad在列方向的长度进行划分,形成与pad行数相同的数个行区域;将每个行区域均划分为左右两个相等的分区,分别记为左分区和右分区。
对单个测试结构进行基极搜寻时,在所述搜寻范围涉及的分区中,定义所述测试结构所在的分区为第一搜寻区域,所述第一搜寻区域在列方向上相邻的分区为第二搜寻区域,并以所述第一搜寻区域为原点、依次在列方向由近及远对分区进行定义;所述步骤S2中,在搜寻基极时,参照搜寻区域的定义,由近及远进行搜寻。该技术方案的有益效果在于,区域的划分可以使后续的绕线更方便;此外,通过由近及远的方式搜寻,优先会搜寻到距离测试结构距离最近的有源区作为基极,使后续绕线更快更方便,且距离近也避免了后续绕线过长导致的较多压降,提高了测试结构的测试结果的精确性。
将每列的pad按顺序标记序号,并将奇数号或偶数号的pad分配给该列pad左侧区域中的右分区的若干测试结构及其基极进行绕线,并将剩余的pad分配给该列pad右侧区域中的左分区的若干测试结构及其基极进行绕线。该技术方案的有益效果在于,通过固定的绕线方式进行绕线,且本方案基于就近原则分配pad,可以使绕线更清晰方便。
多个相同类型阱的测试结构的基极连接到同一个pad,可以节约pad的使用数量,使得同样数量的pad能够连接更多的测试结构,有效地节约芯片面积。
所述连接结构为接触孔。
与现有技术相比,本发明的有益效果主要包括:本发明提供的测试结构的基极选择方法,通过合理的搜寻范围的限定,可以提高基极的搜寻效率;通过区域的划分以及由近及远的搜寻方式,可以实现测试结构最佳基极的有效选择,也能够实现测试结构的最佳绕线选择,不仅减少了绕线对测试的影响,还大大提高芯片器件测试结构的连接效率与有效性。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例的测试结构基极选择方法的pad区域划分的示意图。
图2为本发明实施例的测试结构基极选择方法的搜寻范围示意图。
图3为pad为三列时,pad按顺序标记后的分配方式的示意图。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效,在以下配合参考图式的一优选实施例的详细说明中,将可清楚的呈现。以下实施例中所提到的方向用语,例如:上、下、左、右、前或后等,仅是参考附加图式的方向。因此,使用的方向用语是用来说明并非用来限制本发明。
本发明实施例一提供一种测试结构的基极选择方法,请结合参考图1和图2。该基极选择方法具体包括在相邻两列pad之间的区域选定若干测试结构,并对每个选定的测试结构进行基极的选择。
具体的,在选定测试结构时,主要通过特征参数或通过特征参数与周围环境参数进行选择。例如,若测试结构为晶体管时,可以通过特征参数进行选择,该特征参数可以包括沟道宽度、栅极宽度、N/P类型、IO/Core类型等;若测试结构为前中段结构的测试结构,可以通过特征参数与周围环境参数进行选择,该特征参数可以包括尺寸、N/P类型等,周围环境参数可以包括有源区的密度、N/P掺杂的面积比例等。
本实施例中,对每个选定的测试结构进行基极选择的方法又具体包括以下步骤:
步骤S1:确定搜寻范围,包括在不超过相邻两列pad边界的区域内,确定以测试结构的中心为坐标原点,在(±X,±Y)的搜寻范围,其中,X、Y为常数。
本步骤中,X值的确定可以通过两种方式实现,其中一种方式为通过在行方向上相邻两个pad之间的距离S以及pad在行方向的宽度W计算得到,该计算方式例如可以为X=(S-W)/2,需要说明的是,在实际使用过程中,可以根据不同工艺要求调整pad之间的距离、pad的位置、数量以及pad的尺寸大小;另一种方式为通过工艺节点的设计规则确定,一般不同的节点设计规则里面有不同的规定, 举例来说,根据28nm设计规则规定是基极距离source 和drain 要小于35μm;14nm 设计规则规定基极距离小于50μm。Y值的确定则是根据工艺节点的设计规则中基极到源端或漏端的距离确定。
步骤S2:搜寻基极,包括:在上述步骤S1确定的搜寻范围内,在测试结构的同一阱区中搜寻与该阱同类型掺杂的有源区;若测试结构的任意一点在搜寻范围内搜寻到有源区,则该有源区能够被连接出作为测试结构合适的基极,停止搜寻,并执行步骤S3;若测试结构的任意一点在搜寻范围内没有搜寻到有源区,则基极搜寻失败,判定该测试结构不适合连出测试。
本步骤中,在测试结构的同一阱区中搜寻与该阱同类型掺杂的有源区是指,以选定测试结构类型的不同,举例说明如下,当测试结构为一个P型MOS管时,版图一般包括有源区图层、栅极图层、P型掺杂图层、N型阱图层和VT类型图层等,对MOS管基极的搜寻需要在同一个N型阱中进行,通过识别N型阱图层、有源区图层、N型掺杂图层,搜寻到N型掺杂的有源区,该有源区就能够被连接出作为合适的基极,进行绕线并完成后续的连接测试;当测试结构为前中段结构的N型M0金属层的金属线,版图包括了有源区、N型掺杂、P型阱、栅极、M0金属层等图层,对该测试结构基极的搜寻需要在同一个P型阱中搜寻,通过识别P型阱图层、有源区图层、P型掺杂图层,搜寻到P型掺杂的有源区,该有源区就能够被连接出作为合适的基极,进行绕线并完成后续的连接测试。
此外,本步骤中,为了进一步提高搜寻效率、搜寻到最优的基极、也为了方便后续的绕线,还对相邻两列pad之间的区域进行了划分,以通过合理的搜寻路径达到上述目的。具体的,对相邻两列pad之间的区域进行划分包括:将两列pad之间的区域根据pad在列方向的长度进行划分,形成与pad行数相同的数个行区域;将每个行区域划分为左右两个相等的分区,分别记为左分区和右分区;即,若相邻两列pad为N行时,将两列pad之间的区域划分成N个行区域,可以分别标记为N_1、N_2、……、N_N;每个行区域又划分为左右两个相等的分区,可以分别标记为N_1_L与N_1_R、N_2_L与N_2_R、……、N_N_L与N_N_R,当然也可以使用其他标记,这里仅为示例说明。
划分完区域后,在对测试结构进行基极搜寻时,在搜寻范围涉及的分区中,定义测试结构所在的分区为第一搜寻区域,第一搜寻区域在列方向上相邻的分区为第二搜寻区域,并以第一搜寻区域为原点、依次在列方向由近及远对分区进行定义,完成对可能存在的第三搜寻区域直至到第N搜寻区域的定义。在搜寻基极时,参照搜寻区域的定义,由近及远进行搜寻,即从第一搜寻区域往第N搜寻区域进行搜寻。
在搜寻到合适的有源区后,执行步骤S3:在该有源区上设置作为基极的连接结构,并通过绕线连接到附近的pad,本实施例中优选用距离最近的pad。该连接结构例如为接触孔。
为清楚表示本实施例所提供的单个测试结构的基极选择方法,此处特举具体个例进行说明。如图1中所示,本实施例中以单个测试结构为例,该测试结构为通过特征参数选定测试结构DUT1,两列pad的行数例如为7行。
结合图1和图2中所示,确定搜寻范围,该搜寻范围为以DUT1的中心为坐标原点,在未超过两列pad边界的区域内,确定(±X,±Y)的搜寻范围;其中,X=(S-W)/2,S为相邻两列pad之间的距离,W为单个pad在行方向的宽度,Y根据工艺节点的设计规则中基极到源端或漏端的距离确定。
将DUT1所在的相邻两列pad之间的区域进行划分,以pad在列方向的长度进行划分成7个区域,分别标记为:2_1、2_2、2_3、2_4、2_5、2_6、2_7;然后将每个区域又划分为左右相等的两个搜寻区域,分别标记为:2_1_L、2_2_L、2_3_L以及2_1_R、2_2_R、2_3_R,此处图2中仅示出了搜寻范围所涉及的三个区域2_1至2_3的划分示意,其他2_4至2_7的划分未示出;由图中可以看出,DUT1位于2_2_L搜寻区域中。
定义DUT1位于的搜寻区域2_2_L为第一搜寻区域,类推在列方向由近及远的定义,2_1_L和2_3_L为第二搜寻区域。搜寻时,在预设的搜寻范围内,依次从2_2_L、2_1_L、2_3_L区域内,在测试结构的同一阱中由近及远搜寻与该阱同类型掺杂的有源区,测试结构的任意一点在搜寻范围内搜寻到该有源区,则该有源区可以被连接出作为测试结构合适的基极,停止搜寻;若直至搜寻到2_3_L也没有合适的有源区,则搜寻失败,判定该测试结构不适合连出测试。
本发明实施例二还提供当pad为多列时,一种pad分配的优化方案。结合实施例一的图1和图2,以及本实施例的图3,该优化方案为,将每列的pad按顺序标记序号,并将奇数号或偶数号的pad分配给该列pad左侧区域中的右分区的若干测试结构及其基极进行绕线,并将剩余的pad分配给该列pad右侧区域中的左分区的若干测试结构及其基极进行绕线。
如图3中所示,将三列的pad分别从1至7按序号进行标记,由于中间排序号1至7的pad是被两侧的区域共用的,因此,在进行pad分配时,可以将序号为1、3、5、7的pad分配给pad右侧区域中左分区中的测试结构DUT1及其基极,具体可以将标号为1、3、5的pad分配给测试结构DUT1,标号为7的pad分配给搜寻到的基极,测试结构DUT1通过绕线连接到pad1、pad3、pad5,基极通过绕线连接到pad7;然后,将序号2、4、6分配给pad左侧区域中右分区中的测试结构DUT2,若DUT2和DUT1的基极为同类型阱的基极,则DUT2的基极可以跟DUT1的基极共用同一个pad,即pad7,这样可以有效地节约芯片面积;若为不同型,则DUT2的基极需要再分配一个偶数号的pad,例如pad8(图中未示出)。
此外,当pad为多列时,需要将所有相邻两列pad之间的若干测试结构的基极全部搜寻到之后,再进行统一绕线,可以进一步提高绕线效率。
以上所述,仅为本说明的优选实施例而已,当不能以此限定本发明实施的范围,即所有依本发明权利要求书及说明书所作的简单的等效变化与修改,皆仍属本发明专利涵盖的范围内。另外,本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外,摘要部分和发明名称仅是用来辅助专利文件检索之用,并非用来限制本发明的权利范围。此外,本说明书或权利要求书中提及的“第一”、“第二”等用语仅用以命名元件(element)的名称或区别不同实施例或范围,而并非用来限制元件数量上的上限或下限。
Claims (12)
1.一种测试结构的基极选择方法,其特征在于,包括在相邻两列pad之间的区域选定若干测试结构;其中,对单个测试结构进行基极选择的方法包括:
步骤S1:确定搜寻范围,包括:在不超过相邻两列pad边界的区域内,确定以所述测试结构的中心为坐标原点,在(±X,±Y)的搜寻范围,其中,X、Y为常数;
步骤S2:搜寻基极,包括:在所述搜寻范围内,在所述测试结构的同一阱区中搜寻与该阱同类型掺杂的有源区;
若所述测试结构的任意一点在所述搜寻范围内搜寻到所述有源区,则所述有源区能够被连接出作为所述测试结构合适的基极,停止搜寻,并执行步骤S3;
若所述测试结构的任意一点在所述搜寻范围内没有搜寻到所述有源区,则基极搜寻失败,判定所述测试结构不适合连出测试;
步骤S3:在所述有源区上设置作为基极的连接结构,并通过绕线连接到附近的pad。
2.根据权利要求1所述的测试结构的基极选择方法,其特征在于,所述附近的pad为到所述有源区距离最近的pad。
3.根据权利要求1或2所述的测试结构的基极选择方法,其特征在于,所述测试结构通过特征参数或通过特征参数与周围环境参数进行选择。
4.根据权利要求1或2所述的测试结构的基极选择方法,其特征在于,所述X的值由行方向相邻两个pad之间的距离及pad在行方向的宽度计算得到或由工艺节点的设计规则确定。
5.根据权利要求4所述的测试结构的基极选择方法,其特征在于,所述X=(S-W)/2,其中,S为在行方向上相邻两个pad之间的距离,W为单个pad在行方向的宽度。
6.根据权利要求1或2所述的测试结构的基极选择方法,其特征在于,所述Y的值根据工艺节点的设计规则中基极到源端或漏端的距离确定。
7.根据权利要求1或2所述的测试结构的基极选择方法,其特征在于,当pad为多列时,需要将所有相邻两列pad之间的若干测试结构的基极全部搜寻到之后,再进行统一绕线。
8.根据权利要求7所述的测试结构的基极选择方法,其特征在于,还包括对相邻两列pad之间的区域进行划分,包括:
将两列pad之间的区域根据pad在列方向的长度进行划分,形成与pad行数相同的数个行区域;
将每个行区域均划分为左右两个相等的分区,分别记为左分区和右分区。
9.根据权利要求8所述的测试结构的基极选择方法,其特征在于,对单个测试结构进行基极搜寻时,在所述搜寻范围涉及的分区中,定义所述测试结构所在的分区为第一搜寻区域,所述第一搜寻区域在列方向上相邻的分区为第二搜寻区域,并以所述第一搜寻区域为原点、依次在列方向由近及远对分区进行定义;所述步骤S2中,在搜寻基极时,参照搜寻区域的定义,由近及远进行搜寻。
10.根据权利要求8所述的测试结构的基极选择方法,其特征在于,将每列的pad按顺序标记序号,并将奇数号或偶数号的pad分配给该列pad左侧区域中的右分区的若干测试结构及其基极进行绕线,并将剩余的pad分配给该列pad右侧区域中的左分区的若干测试结构及其基极进行绕线。
11.根据权利要求10所述的测试结构的基极选择方法,其特征在于,多个相同类型阱的测试结构的基极连接到同一个pad。
12.根据权利要求1所述的测试结构的基极选择方法,其特征在于,所述连接结构为接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210623807.5A CN115166301B (zh) | 2022-06-02 | 2022-06-02 | 一种测试结构的基极选择方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210623807.5A CN115166301B (zh) | 2022-06-02 | 2022-06-02 | 一种测试结构的基极选择方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115166301A CN115166301A (zh) | 2022-10-11 |
| CN115166301B true CN115166301B (zh) | 2024-10-29 |
Family
ID=83483188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210623807.5A Active CN115166301B (zh) | 2022-06-02 | 2022-06-02 | 一种测试结构的基极选择方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115166301B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105184022A (zh) * | 2015-10-21 | 2015-12-23 | 福州大学 | 一种针对多层芯片的高效x结构避障布线器的构造方法 |
| CN110927549A (zh) * | 2019-11-21 | 2020-03-27 | 广西天微电子有限公司 | 晶圆重定位方法及其系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043389B2 (en) * | 2004-02-18 | 2006-05-09 | James Francis Plusquellic | Method and system for identifying and locating defects in an integrated circuit |
| US7489151B2 (en) * | 2005-10-03 | 2009-02-10 | Pdf Solutions, Inc. | Layout for DUT arrays used in semiconductor wafer testing |
| CN111146103B (zh) * | 2018-11-06 | 2024-06-21 | 长鑫存储技术有限公司 | 晶圆的检测方法及检测设备 |
-
2022
- 2022-06-02 CN CN202210623807.5A patent/CN115166301B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105184022A (zh) * | 2015-10-21 | 2015-12-23 | 福州大学 | 一种针对多层芯片的高效x结构避障布线器的构造方法 |
| CN110927549A (zh) * | 2019-11-21 | 2020-03-27 | 广西天微电子有限公司 | 晶圆重定位方法及其系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115166301A (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
| TWI524445B (zh) | Manufacturing method of semiconductor device | |
| KR101751578B1 (ko) | Feol/mol/beol의 상이한 스케일링 비 | |
| US20250315587A1 (en) | Semiconductor device including standard cells with combined active region | |
| CN114722772A (zh) | 测试芯片的焊盘排布方法、设计方法及系统、测试芯片 | |
| KR20130103273A (ko) | FinFET 설계를 위한 LVS 구현 | |
| TW201715421A (zh) | 使測試單元及虛擬單元包含於積體電路之佈局中的方法 | |
| CN115394671A (zh) | 抓取对象引脚的方法、测试芯片及其设计方法、系统 | |
| CN110120357B (zh) | 半导体晶圆测试结构及其形成方法 | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| CN115166301B (zh) | 一种测试结构的基极选择方法 | |
| US6559475B1 (en) | Test pattern for evaluating a process of silicide film formation | |
| JP6915766B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US9038010B2 (en) | DRC format for stacked CMOS design | |
| CN111129004A (zh) | 一种基于pmos管和金属层的电容的版图设计方法及版图结构 | |
| TWI484619B (zh) | 多層密度梯度平滑方法、半導體裝置以及半導體記憶裝置 | |
| US7856610B2 (en) | Method and apparatus for semiconductor integrated circuit | |
| US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
| US20240378365A1 (en) | Routing structure of semiconductor device and forming method thereof | |
| CN114823628B (zh) | 一种电性测试结构以及包含其的晶圆 | |
| KR102447733B1 (ko) | 반도체 메모리를 위한 감지 라인 아키텍처들에 대한 장치 및 방법 | |
| US20230104185A1 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
| US7590507B2 (en) | Structure and method for monitoring variation within an active region of a semiconductor device using scaling | |
| JP3322345B2 (ja) | 半導体集積回路のテスト素子パターンのレイアウト方法 | |
| JPWO2000005764A1 (ja) | マスタースライス方式半導体集積回路及びその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |