TW201715421A - 使測試單元及虛擬單元包含於積體電路之佈局中的方法 - Google Patents

使測試單元及虛擬單元包含於積體電路之佈局中的方法 Download PDF

Info

Publication number
TW201715421A
TW201715421A TW105109665A TW105109665A TW201715421A TW 201715421 A TW201715421 A TW 201715421A TW 105109665 A TW105109665 A TW 105109665A TW 105109665 A TW105109665 A TW 105109665A TW 201715421 A TW201715421 A TW 201715421A
Authority
TW
Taiwan
Prior art keywords
block
layer
space
blocks
unit
Prior art date
Application number
TW105109665A
Other languages
English (en)
Other versions
TWI594142B (zh
Inventor
其特 林
保羅Ｗ 艾克曼
該杜 埃貝瑞特爾
倪國安
竹宣 馮
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201715421A publication Critical patent/TW201715421A/zh
Application granted granted Critical
Publication of TWI594142B publication Critical patent/TWI594142B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本發明的方法包含接收包括多個層的積體電路的佈局，選擇該多個層其中一層並且提供一個或多個區塊數值。該積體電路的晶粒區域依據該區塊數值劃分成為多個區塊。依據該佈局決定在該區塊中該多個層之被選擇的該其中一層的一部分是否具有包含測試單元或虛擬單元的可用空間，並指定標籤指示結果至該區塊。依據所指定的標籤決定一個或多個空間可用性標準是否是滿足的，並且若是滿足的，則該標籤用於在該佈局內放置一個或多個測試單元及一個或多個虛擬單元其中至少一個。

Description

使測試單元及虛擬單元包含於積體電路之佈局中的方法
本發明揭露通常是關於積體電路的製造，並且尤其是關於提供包含測試單元的積體電路的佈局。
積體電路通常包含大量的電路元件，尤其是包含場效應電晶體。在積體電路中的電路元件可以藉由形成在介電材料內的電性傳導金屬線路的技術而電性連接，例如金屬鑲嵌的技術。該電性傳導金屬線路可以以多個金屬層來提供，該多個金屬層為彼此配置在基板上方，該基板內或上形成有該電路元件。在不同的金屬層內的金屬線路可以藉由接觸通孔而彼此電性連接，該接觸通孔是以金屬填覆並且設在配置於該金屬層之間的通孔層內。另外，電性傳導特徵，諸如以電性傳導材料填覆的接觸及通孔，可以提供用於在最低的金屬層內的金屬線路與電路元件之間提供電性連接。
由於現代化積體電路的複雜度，在積體電 路的設計中，通常會使用電子設計自動化的技術。電子設計自動化的技術可以包含建立使用者規格以定義該積體電路的功能性。該使用者規格可以是建立寄存器轉移階層描述的基礎，該寄存器轉移階層描述在硬件寄存器與在訊號上所執行的邏輯運作之間的訊號的流動而模型化該積體電路。該積體電路的寄存器轉移階層描述可以接著使用於該積體電路的實體設計，其中會產生該積體電路的佈局。該佈局可以包含該多個積體電路的層的層佈局信息，並且該佈局可使用於形成一個或多個遮罩(有時亦稱之為“光遮罩”)以用於每一層的積體電路。該遮罩接著在該積體電路的製造中可以藉由光微影製程而使用於圖案化材料。
在該遮罩為諸如以電子束光微影的技術所製造之前，可以執行佈局的方法，如同在下文參考第1圖的描述。在步驟101，接收該佈局。該佈局可以由佈局工具所提供的圖形文件檔的形式接收，例如GDSII檔。
在步驟102，虛擬圖案可以插入至該佈局內。虛擬圖案可以插入至該佈局的區域之間的佈局內，該區域包含用以提供該積體電路的功能性電路特徵的目標特徵。虛擬圖案可以包含在該積體電路的區域內，其中功能性電路特徵具有相對小的密度。該虛擬圖案可以幫助維持電路特徵的密度在一個範圍內，該範圍相對於該積體電路的可製造性是有益的。
在步驟103，可以施加偏移及/或執行該佈局的重新定位。如此執行後，在光微影製程中定義形成在 半導體晶圓上的特徵形狀的該佈局中的目標特徵的形狀，可以修改而改善該積體電路的可製造性。
在步驟104，可以執行插入次解析輔助特徵(SRAFs，Sub-Resolution Assist Features)。除了印刷使用於形成該光阻遮罩的光阻特徵的遮罩特徵之外，該遮罩可以提供次解析輔助特徵(SRAFs)。次解析輔助特徵可以是具有條狀及提供在該遮罩上且接近該印刷遮罩特徵的小的遮罩特徵。當該遮罩使用於光微影製程時，通常沒有對應於次解析輔助特徵的光阻特徵在該光阻遮罩內形成。然而，次解析輔助特徵的存在可以減少該光微影製程相對於該光微影製程的參數的變化的敏感度，尤其，該光微影製程可以包含投影的聚焦及使用於投影該遮罩至該光阻的照射的劑量。
次解析輔助特徵包含可以依據規則基礎技術或模型基礎技術來執行。在模型基礎技術中，可以提供使用於光微影製程的模擬的光學模型。該光微影製程的模擬可以包含該光微影工具的光學系統的潛在(aerial)影像的形成的模擬及/或該光阻的行為的模擬。該模擬可以在該佈局的最佳化製程內包含次解析輔助特徵。
在規則基礎技術中，一組規則，該規則稱之為“配方”，定義次解析輔助特徵包含該佈局中的目標特徵的圖案的相依性。
在步驟105，可以執行光學鄰近校正(OPC，Optical Proximity Correction)及次解析輔助特徵的調整。在 光學鄰近校正(OPC)技術中，提供遮罩上的遮罩特徵的形狀可以相較於欲在光阻遮罩中所形成的目標特徵的形狀而校正，該光阻遮罩由在該光微影製程中的晶圓上的一層光阻而形成。光學鄰近校正可以輔助補償用於在該遮罩至該光阻的投影中的影像誤差及/或其它製程誤差。
執行光學鄰近校正技術包含規則基礎的光學鄰近校正製程及模型基礎的光學鄰近校正製程。規則基礎的光學鄰近校正製程中，遮罩特徵的邊緣可以相對於目標特徵的邊緣而移動及/或可以加入額外的多邊形至該遮罩特徵。邊緣的移動及/或多邊形的加入可以基於規則腳本所定義的一組規則的基礎來執行。例如，該規則可以包含在遮罩特徵的凸起角落處加入的截線(serif)、在凹陷角落處的一部分遮罩特徵的移除或遮罩特徵的尺寸的校正，例如，增加遮罩特徵的尺寸，該遮罩特徵為形成絕緣的接觸通孔的光阻特徵。
在模型基礎的光學鄰近校正技術中，可以執行光微影製程的模擬，並且該遮罩特徵的形狀的校正相較於該目標特徵的形狀可以在該模擬的結果的基礎上執行，以便在遮罩中的該光阻特徵的形狀與該目標特徵的形狀之間可以獲得較佳的一致性。
該次解析輔助特徵的調整可以包含該次解析輔助特徵的尺寸的調整，以避免對應於在該光阻中的該次解析輔助特徵的圖案的印刷。
在步驟106，如同在步驟102、103及105 的校正，可以輸出用於該遮罩形成的佈局。
為了監控使用該遮罩所形成的製程的效能，諸如電子束光微影及光微影製程，其中該遮罩是使用於晶圓上以圖案化光阻層，可以執行各種量測，該量測可以包含關鍵尺寸的標準化量測及關鍵尺寸的長期監控量測，該尺寸可以使用於晶圓關鍵尺寸一致性(CDU，Critical Dimension Uniformity)量測。晶圓關鍵尺寸一致性(CDU)量測的結果可以回饋至光微影工具(如掃描器)上，諸如，在晶圓處所執行的光微影製程中內場(intra-field)的關鍵尺寸一致性校正。
再者，關鍵尺寸的量測可以執行用於映射至該遮罩形成的劑量的目的，並且關鍵尺寸校正圖用於電子束光微影工具上，該電子束光微影工具適用於該遮罩的製造。在此類量測中，在遮罩上的測試特徵的尺寸及/或使用該遮罩而形成在晶圓上的測試特徵可以量測之。
該測試特徵可以於測試單元內提供，該測試單元可以在形成晶粒測試單元內的遮罩的晶粒區域中提供，該晶粒測試單元是配置在積體電路的功能性電路特徵之間。該測試單元可以包含執行各種量測的測試特徵的配置，如同上文的說明。
在先進的技術節點中，例如在該28奈米或以下的技術節點，在電路特徵之間只有相對小量的空間是可用的，該電路特徵在積體電路的前段線路(FEOL，Front-End-Of-Line)層中可以是如同9×3.5平方微米(μm2) 或4×2平方微米，及在後段線路(BEOL，Back-End-Of-Line)層中可以是如同4×4平方微米一樣小，並且對於測試單元包含進入該積體電路的中段線路(MOL，Middle-Of-Line)層的可能性甚至是較為有限的。
在此所揭露的實施例提供允許包含測試單元進入依據先進技術節點所形成的積體電路的佈局的方法。
另外，本發明在此所揭露的實施例提供包含測試單元進入該積體電路的中段線路層(如通孔零層)內，其中通孔在該積體電路的金屬一層(有時亦稱之為“第一金屬層”或“1X金屬層”)之間提供電性連接，該金屬一層為該積體電路的最下方金屬層，並且形成電性連接至諸如場效應電晶體的電路特徵的接觸。
下文呈現本發明的簡單的概述以提供本發明某些目的的基本瞭解。本發明概述並非本發明的詳細的概觀。本發明概述並非意在確認本發明的主要或關鍵要素或者描繪本發明的範疇。本發明概述的單純目的在於以簡化的形式呈現某些概念而作為在後續所討論的實施方式的序言。
在此所揭露的例示性的方法包括接收包括多個層的積體電路的佈局。選擇該積體電路的該多個層其中一層。提供一個或多個區塊數值(tile number value)。依據該一個或多個區塊數值劃分該積體電路的晶粒區域成為 多個區塊。對於該多個區塊的每一個，依據該佈局決定在該區塊中該積體電路的該多個層之被選擇的該其中一層的一部分是否具有用於包含測試單元及虛擬單元其中一個的可用空間，以及指定標籤指示該決定的結果至該區塊。依據指定至該區塊的該標籤，決定一個或多個空間可用性標準是否是滿足的。若該一個或多個空間可用性標準是滿足的，則使用該標籤用於在該佈局內包含該一個或多個測試單元及該一個或多個虛擬單元其中至少一個。
在此所揭露的另一個例示性的方法，該方法包括接收積體電路的佈局，其包括該積體電路的多個層的每一層的層佈局信息，該多個層包括第一層及第二層。依據該佈局，提供該積體電路的晶粒區域的劃分成為多個區塊及第一空間可用信息，對於該多個區塊的每一個，該第一空間可用信息指示在該區塊中的該第一層的一部分內用於包含測試單元及虛擬單元其中一個的空間是否是可用的。依據該佈局，提供第二空間可用信息，對於該多個區塊的至少一部分，該第二空間可用信息指示在該區塊中該第二層的一部分內用於包含測試單元及虛擬單元其中一個的空間是否是可用的。形成多個區塊群組，該多個區塊群組的形成包括：依據該第二空間可用信息的至少一部分劃分該多個區塊的子集合成為該多個區塊群組，其中，對於該子集合中的每一個區塊，該第一空間可用信息指示在該區塊中的該第一層的該部分內用於包含測試單元及虛擬單元其中一個的空間是可用的。依據該區塊群組修改該佈 局，其中，該一個或多個測試單元及該一個或多個虛擬單元其中至少一個是包含在該積體電路的一個或多個層內。
100‧‧‧流程圖
101‧‧‧步驟
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
105‧‧‧步驟
106‧‧‧步驟
200‧‧‧晶圓
201‧‧‧內場區域
202‧‧‧內場區域
203‧‧‧內場區域
205‧‧‧晶粒區域
205’‧‧‧晶粒區域
206‧‧‧晶粒區域
207‧‧‧晶粒區域
208‧‧‧晶粒區域
209‧‧‧晶粒區域
210‧‧‧晶粒區域
211‧‧‧晶粒區域
212‧‧‧晶粒區域
213‧‧‧晶粒區域
214‧‧‧主要區域
215‧‧‧框架區域
301‧‧‧基板
302‧‧‧溝槽絕緣結構
303‧‧‧場效應電晶體
304‧‧‧場效應電晶體
305‧‧‧場效應電晶體
306‧‧‧主動區
307‧‧‧源極區
308‧‧‧汲極區
309‧‧‧閘極絕緣層
310‧‧‧閘極電極
311‧‧‧側壁間隔體
312‧‧‧主動層
313‧‧‧多晶層
314‧‧‧接觸層
315‧‧‧通孔零層
316‧‧‧金屬一層
317‧‧‧通孔一層
318‧‧‧金屬二層
319‧‧‧接觸
320‧‧‧接觸
321‧‧‧接觸
322‧‧‧接觸
323‧‧‧接觸
324‧‧‧接觸
325‧‧‧接觸通孔
326‧‧‧接觸通孔
327‧‧‧接觸通孔
328‧‧‧接觸通孔
329‧‧‧接觸通孔
330‧‧‧接觸通孔
331‧‧‧電性傳導線路
332‧‧‧電性傳導線路
333‧‧‧電性傳導線路
334‧‧‧電性傳導線路
335‧‧‧電性傳導線路
336‧‧‧接觸通孔
337‧‧‧接觸通孔
338‧‧‧接觸通孔
339‧‧‧電性傳導線路
340‧‧‧電性傳導線路
341‧‧‧電性傳導線路
401‧‧‧行
402‧‧‧行
403‧‧‧行
404‧‧‧行
405‧‧‧行
406‧‧‧行
407‧‧‧列
408‧‧‧列
409‧‧‧列
410‧‧‧列
411‧‧‧列
412‧‧‧列
413‧‧‧列
414‧‧‧列
415‧‧‧列
416‧‧‧列
417‧‧‧列
418‧‧‧列
419‧‧‧列
420‧‧‧列
421‧‧‧列
422‧‧‧列
423‧‧‧列
424‧‧‧列
425‧‧‧區塊陣列
426‧‧‧區塊
427‧‧‧區塊
428‧‧‧區塊
429‧‧‧區塊
430‧‧‧區塊
431‧‧‧區塊
432‧‧‧區塊
433‧‧‧區塊
434‧‧‧區塊
436‧‧‧可用空間
437‧‧‧可用空間
438‧‧‧可用空間
500‧‧‧矩陣
1100‧‧‧流程圖
1101‧‧‧步驟
1102‧‧‧步驟
1103‧‧‧步驟
1104‧‧‧步驟
1105‧‧‧步驟
1106‧‧‧步驟
1107‧‧‧步驟
1108‧‧‧步驟
1109‧‧‧步驟
1110‧‧‧步驟
1111‧‧‧步驟
1112‧‧‧步驟
1113‧‧‧步驟
1200‧‧‧流程圖
1201‧‧‧步驟
1202‧‧‧步驟
1203‧‧‧步驟
1204‧‧‧步驟
1205‧‧‧步驟
1206‧‧‧步驟
本發明揭露參考結合附加圖式的下文說明可以瞭解，其中相同的圖式標號定義類似的元件，並且其中：第1圖顯示說明積體電路的佈局的方法的概要流程圖；第2A圖顯示半導體晶圓的概要視圖；第2B圖及第2C圖顯示半導體晶圓的內場區域的概要放大視圖；第3圖顯示積體電路的一部分的概要橫截面視圖；第4圖概要性說明積體電路的層的佈局的特徵；第5圖概要性說明依據積體電路的層的佈局所提供的空間可用信息；第6圖及第7圖概要性說明包含進入該積體電路的層內的測試單元及虛擬單元修改積體電路的佈局；第8圖至第10圖概要性說明包含進入該積體電路的層內的測試單元及虛擬單元修改積體電路的佈局；以及第11圖及第12圖顯示說明在此所揭露的方法的概要流程圖。
雖然在此所揭示的主要目的可輕易地做各種的校正及替代形式，本發明的特定實施例已經在圖式中的例子呈現並且在此詳細說明。然而，應該要瞭解的是特定實施例在此的描述並非意在限定本發明於所揭露的特定的形式，相反的，是意在涵括落在由附加的申請專利範圍所定義的本發明的精神及範疇內的所有的修正、等同及替代。
本發明的各種說明實施例於下文做描述。為了說明清楚的目的，並非實際實現的所有特徵都將於本說明書中做描述。當然可以瞭解的是在任何此類實際實施例的開發中，各種特定實現的決定必須做到以達到開發者的特定目標，諸如符合系統相關的及商業相關的限制，該特定目標將依照其中一項實現至另一項實現而改變。另外，將可以瞭解的是此類開發的努力可能是複雜的及耗時的，儘管如此，對於熟習該項技藝的人士在具有本發明揭露的優勢之後將是一項例行性的工作。
本發明主要內容現在將參考該附加的圖式而做描述。各種結構、系統及裝置僅為了解釋的目的而示意地描繪於圖式中，並且以便不使本發明揭露與對於熟習該項技藝的人士已知的細節產生混淆。儘管如此，本文包含附加的圖式及解釋本發明揭露的說明的例子。在此所使用的字詞及片語應該要瞭解及解讀以具有與由熟習該相關技藝的人士所瞭解的字詞及片語一致的意義。沒有術語或 片語的特殊的定義，意即不同於熟習該項技藝的人士所瞭解的一般及慣常的意義的定義，是意在由使用該術語或片語所隱含的一致性。在某程度上，術語或片語是意在具有特殊的意義，意即非由熟習該項技藝的人士所瞭解的意義，此類特殊的定義將在說明書中以定義的方式而明確地提出，該定義的方式對於該術語或片語直接地及明確地提供特殊的定義。
第2A圖顯示半導體晶圓200的概要性俯視圖。該晶圓200可以包含多個內場區域201。在第2A圖中，圖式標號202、203例示性地表示該多個內場區域201的兩個內場區域。在該多個內場區域201的每一個內場區域中，可以形成一個或多個積體電路。第2B圖顯示在一實施例中的該內場區域203的概要性放大的視圖。該內場區域203包含主要區域214及延伸圍繞該主要區域214的框架區域215。該主要區域214包含多個晶粒區域205-213。在該晶粒區域205-213的每一個中，可以在該晶圓上形成一個積體電路，其中形成於該晶粒區域205-213內的該積體電路的配置可以是實質上相同的。在該積體電路的形成完成之後，該晶圓200可被切割以形成個別的積體電路。
顯示於第2B圖中在該主要區域214內的該晶粒區域205-213的數目僅為例示性的特質。在其它實施例中，可以提供包含晶粒區域的數目的多個晶粒區域，而不同於顯示於第2B圖中的九個晶粒區域。
在又一實施例中，該內場區域203可具有如 同在第2C圖中所顯示的配置，其中該主要區域214包含單一晶粒區域205'。在該晶粒區域205'中，可以形成積體電路。類似於上文所描述的參考第2B圖的實施例，該內場區域203還包括延伸圍繞該主要區域214的框架區域215。例如，在該晶圓200為多重製程晶圓(MPW，Multiple Process Wafer)的實施例中，可以使用如同在第2C圖中所顯示的該內場區域203的配置。
該多個內場區域201的其它內場區域，例如內場區域202，可以具有配置對應於該內場區域203的配置。
在此所揭露的實施例中，將於下文做詳細描述，形成在該晶圓200上的晶粒區域內的積體電路的佈局可以包含測試單元及虛擬單元，諸如參考第2B圖及第2C圖的上文所描述的晶粒區域205-213、205'。包含該測試單元及虛擬單元的佈局接著可以使用於形成光微影製程的遮罩，該光微影製程是在該積體電路的製造中所執行。該測試單元及虛擬單元可以是在該晶粒區域中的積體電路的電路特徵之間所形成的晶粒內測試單元及晶粒內虛擬單元。
第3圖顯示在該晶圓200上的其中一個晶粒區域中的該晶圓的一部分的概要橫截面視圖。在下文中，為了方便起見，可以參考晶粒區域205。其它晶粒區域的特徵，以及對於包含測試單元及虛擬單元至其它晶粒區域內的技術，例如顯示於第2B圖的晶粒區域206至213或顯 示於第2C圖的晶粒區域205'，可以對應於該晶粒區域205的特徵，並且該特徵的詳細描述將會省略。
該晶圓200包含基板301。該基板301包含半導體材料，例如矽。在某些實施例中，該基板301可以是塊材(bulk)矽基板。在其它實施例中，該基板301可以是絕緣體上矽(SOI，Silicon-On-Insulator)基板。
在該晶粒區域205中，可以形成多個場效應電晶體303、304、305。
該場效應電晶體303包含在該基板301的半導體材料中提供的主動區306。在該主動區306中，提供該場效應電晶體303的源極區307及汲極區308。該場效應電晶體303的通道區是由在該源極區307與該汲極區308之間的該主動區306的一部分所提供，該主動區306摻雜不同於該源極區307及該汲極區308。在該通道區上方，可以提供閘極電極310，該閘極電極310是由閘極絕緣層309自該主動區306隔離而來且側邊有側壁間隔體311。該場效應電晶體304、305的特徵及未顯示於第3圖中的晶粒區域205的其它部分的更進一步的場效應電晶體可以對應於該場效應電晶體303的特徵。
該場效應電晶體303、304、305的主動區可以在該主動區之間提供電性絕緣的溝槽絕緣結構302而彼此隔離。該場效應電晶體303、304、305的主動區及該溝槽絕緣結構302為在該積體電路的主動層312內提供。
為了形成該溝槽絕緣結構302，溝槽可以於 該基板301內形成，並且可執行氧化、沉積及化學機械研磨的技術以電性絕緣材料(如二氧化矽)填覆該溝槽。該溝槽可以於該基板301上方形成光阻遮罩並且執行蝕刻製程以移除存在該光阻遮罩中的基板301的半導體材料而形成。使用形成該溝槽絕緣結構302的該光阻遮罩可以光微影製程形成，其中可以使用一個或多個遮罩，該遮罩是依據該積體電路的佈局中用於該主動層312的層佈局信息而形成。
該場效應電晶體303、304、305的閘極電極及閘極絕緣層形成於該晶粒區域205的積體電路的多晶層313內。為了形成該閘極電極及閘極絕緣層，包含該閘極絕緣層及閘極電極的材料的閘極堆迭可以沉積在該基板301的上方，並且該閘極絕緣層及該閘極電極的材料可以藉由光微影製程所形成的光阻遮罩所執行的一道或多道的蝕刻製程而圖案化。使用該光微影製程的一個或多個遮罩可以依據該多晶層313的層佈局信息而形成，該多晶層313是提供於該積體電路的佈局內。
然而，在某些實施例中，該場效應電晶體303、304、305的閘極電極可以包含多晶矽，在其它實施例中，該閘極電極可以包含不同於多晶矽的材料，例如，一種或多種的金屬。在此所使用的名詞“多晶層”是意在包含其中多晶矽是使用於該閘極電極的實施例、及其中該閘極電極包含不同於多晶矽的材料的實施例兩者。再者，在某些實施例中，可以使用替代性閘極製程，其中虛擬閘 極電極是形成在該基板301的上方，並且該虛擬閘極電極是以在該製造流程的後段中的該場效應電晶體303、304、305的最終的閘極電極所取代。在此類實施例中，該虛擬閘極電極可以藉由其中使用一個或多個遮罩的光微影製程而形成，該一個或多個遮罩依據該多晶層313的層佈局信息而形成。
該積體電路還包括含有接觸319至324的接觸層314。該接觸319至324可以包含電性傳導材料，例如鎢，並且該接觸319至324可以形成於該基板301的上方的層間介電質內。該接觸319至324可以提供電性連接至該電晶體303、304、305的源極及汲極區。此外，該接觸層314可以包含提供電性連接至該場效應電晶體303、304、305的閘極電極的接觸。
該接觸319至324可以於該接觸層314的層間介電質內形成接觸孔及以該電性傳導金屬填覆該接觸孔而形成。為了形成該接觸孔，光阻遮罩可以形成於該晶圓200的上方，並且在該光阻遮罩的存在下執行蝕刻製程。該光阻遮罩可以藉由光微影製程而形成，其中可以使用一個或多個遮罩，該遮罩依據在欲形成於該晶粒區域205內的積體電路的佈局中的該接觸層314的層佈局信息而形成。
該積體電路還包括通孔零(Via-Zero)層315，該通孔零層315有時亦稱為“第一連接層”或“第一連接通孔層”。該通孔零層315可以包含在該通孔零層315 的層間介電質內形成的接觸通孔325至330。該接觸通孔325至330可以填覆不同於該接觸319至324的材料的電性傳導材料。尤其，在某些實施例中，該接觸通孔325至330可以銅填覆。該接觸通孔325至330的形成可以包含光微影製程，其中定義該接觸通孔325至330的光阻遮罩是藉由一個或多個遮罩形成，該遮罩是依據在該積體電路的佈局中的通孔零層315的層佈局信息而提供。
該積體電路還包括含有電性傳導線路331至335的金屬一層316。該電性傳導線路331至335可以在光阻遮罩的存在下蝕刻該金屬一層316的層間介電質而形成，其中該光阻遮罩是形成在其中使用一個或多個遮罩的光微影製程內，該遮罩是依據在該積體電路的佈局內的該金屬一層316的層佈局信息而形成。在該蝕刻製程中，可以形成溝槽，該溝槽接著可以填覆以電性傳導材料，諸如銅。
該積體電路還包括通孔一層317及金屬二層318。該通孔一層317包含接觸通孔336至338，並且該金屬二層318包含電性傳導線路339至341。該接觸通孔336至338及該電性傳導線路339至341可以填覆以電性傳導材料，諸如銅，其中在該通孔一層317內的該接觸通孔336至338提供在該金屬一層316內的該金屬線路331至335與在該金屬二層318內的該電性傳導線路339至341之間的電性連接。在該通孔一層317內的該接觸通孔336至338的形成及在該金屬二層318內的該電性傳導線路339 至341的形成可以包含光微影製程，其中在該光微影製程的每一個中，可以使用一個或多個遮罩。在該通孔一層317中的該接觸通孔336至338的形成的遮罩可以依據在該積體電路的佈局中的該通孔一層317的層佈局信息而形成，並且使用於在該金屬二層內的該電性傳導線路339至341的形成的一個或多個遮罩可以依據在該積體電路的佈局中的該金屬二層318的層佈局信息而形成。
形成該接觸通孔及在該通孔零層315、該金屬一層316、該通孔一層317及該金屬二層318中的電性傳導線路的進一步技術，可以藉由金屬鑲嵌及/或雙金屬鑲嵌技術對應於使用在形成接觸通孔及電性傳導線路的已知技術。
除了在第3圖中所顯示的層外，該積體電路可以包含更多的通孔層及金屬層，其中該通孔層內的接觸通孔提供在不同的金屬層中的電性傳導線路之間的電性連接。該積體電路的佈局可以包含用於形成遮罩的該通孔層及金屬層的每一層的層佈局信息，該遮罩是用於形成該積體電路的個別的層中的該接觸通孔及電性傳導線路的光微影製程內。
該主動層312及該多晶層313提供該積體電路的前段線路(FEOL，Front-End-Of-Line)層。該接觸層314及該通孔零層315提供積體電路的中段線路(MOL，Middle-Of-Line)層。該金屬一層316、該通孔一層317、該金屬二層318、及較高的通孔及金屬層提供該積體電路的 後段線路(BEOL，Back-End-Of-Line)層。
在此所揭露的實施例中，測試單元可以提供形成於該晶圓200的晶粒區域205中的該積體電路的某些或所有該主動層312、該多晶層313、該接觸層314、該通孔零層315、該金屬一層316、該通孔一層317、該金屬二層318、及較高的通孔層及金屬層。類似地，測試單元亦可以包含在形成該晶圓200上的其它晶粒區域中的積體電路內。在某些實施例中，形成於該晶圓200上的所有晶粒區域中的該積體電路可以依據該積體電路相同的佈局而形成，使得形成在該晶圓200上的所有該積體電路是實質上相同的。
該測試單元可以提供在該積體電路的該層312至318的位置，其中提供該積體電路的功能性的電路特徵之間具有可用空間，諸如顯示於第3圖中的各種特徵。為了於該積體電路的層中提供測試單元，用於該個別層的該積體電路的佈局中的該層佈局信息可以藉由包含目標特徵及/或該測試單元的遮罩特徵而修改，該修改稱之為“包含測試單元於該積體電路的層內”。因此，當該積體電路的校正佈局是使用於形成遮罩，並且該遮罩是使用於執行該晶圓200的半導體製造程序中的光微影製程時，對應於該測試單元的結構化特徵是形成在該晶圓200中所形成的積體電路內。
該積體電路的每一層，對應於該層內的測試單元的結構化特徵可以包含類似於該個別的層內的該積 體電路的電路特徵的特徵。例如，當測試單元包含在該主動層312時，可以形成填覆以類似於該溝槽絕緣結構302的電性絕緣材料的溝槽。當測試單元包含於該多晶層313時，可以形成類似於該場效應電晶體303至305的該閘極電極的特徵。當測試單元包含於該接觸層314時，可以形成類似於該接觸319至334的特徵。當測試單元包含於該通孔零層315、該通孔一層317或較高的通孔層時，可以形成類似於接觸通孔的特徵，以及當測試單元包含在該金屬一層316、該金屬二層318或較高的金屬層時，可以形成類似於電性傳導線路的特徵。該測試單元可以包含特徵的規則性配置，該特徵可以使用於量測遮罩關鍵尺寸及晶圓關鍵尺寸及利用已知的技術，諸如電子顯微鏡及/或能譜法的製程監控。再者，該測試單元可以提供使用於量測目的的開路電路，其中在該積體電路的前段線路層的測試單元與該積體電路的後段線路層的測試單元之間沒有電性連接。此外，該測試單元可以包含量測遮罩對準及/或製程對準的對準標線。另外，測試單元的特徵可以對應於使用於半導體製造中的已知的測試單元的特徵。
包含於該積體電路內的測試單元可能受到該積體電路的不同層中對應於測試單元的個別的特徵中的問題所造成的限制，該積體電路的配置為彼此接近，例如在彼此的上方，以關於開路電路提供的量測製程及/或限制。例如，該主動層312內及該多晶層313內的測試單元經配置為彼此接近所形成的個別的特徵可能具有問題。再 者，彼此接近的該通孔零層315及該通孔一層317的測試單元所形成的個別的特徵可能會有問題。因此，限制在該主動層中及該多晶層中的測試單元不應該彼此接近。另外，限制在該通孔零層315中的測試單元及在該通孔一層317中的測試單元不應該彼此接近。限制在該通孔零層315中的測試單元及在該通孔一層317中的測試單元不應該彼此接近，可能有益於提供開放式電路，因為如此可以確保該通孔一層317中及該通孔零層315中沒有測試單元位在彼此上方及可能有電性連接。
在此所揭露的實施例中，除了測試單元在該積體電路中形成特徵可以使用於量測目的之外，虛擬單元可以包含於該積體電路的層內。類似於在該積體電路的層內包含測試單元，於積體電路的層內包含虛擬單元可以藉由修改該虛擬單元的目標特徵及/或遮罩特徵而執行該積體電路的佈局中的該個別層的層佈局信息。可以使用虛擬單元於該積體電路中形成特徵，該積體電路可以幫助避免在該積體電路的製造中的擾動。例如，在某些實施例中，考量到該積體電路的可製造性，虛擬單元可以形成特徵使該積體電路中的特徵的密度接近積體適合的數值。
在某些實施例中，當測試單元包含於該積體電路的一部分中的該多晶層時，虛擬單元可以包含於該積體電路的該部分中的該主動層內，以避免在該主動層312內由實質上無特徵區域所可能造成的積體電路的製造的擾動。同樣地，當測試單元包含於該通孔零層中該積體 電路的一部分時，虛擬單元可以在該金屬一層的區域中提供金屬一層，以避免在該金屬一層內的由實質上無特徵區域所可能造成的製造程序的擾動。
在下文中，如同在該佈局中所定義的，該積體電路的層內包含的測試單元及虛擬單元，將會描述使用於修改積體電路的佈局的技術。
第4圖顯示說明形成於該晶圓200上的該晶粒區域205內的該積體電路的主動層312的佈局特徵的概要視圖。為了簡化目的，在第4圖中，形成該積體電路的功能性的電路特徵，如同上文參考第3圖的描述，已經省略該積體電路的該主動層312中的佈局特徵。
該積體電路的佈局可以包含對應於該積體電路的電路特徵的沒有目標特徵或遮罩的區域，並且該區域具有充分的大小以包含不論是測試單元或虛擬單元。在該主動層312內的此類區域可以提供包含測試單元或虛擬單元的可用空間。
在某些實施例中，包含測試單元或虛擬單元的可用空間可以不需要該積體電路的電路特徵，及該空間尺寸等於或大於對應測試單元的尺寸及虛擬單元的尺寸的最小尺寸的空間，其中，在某些實施例中，測試單元及虛擬單元的尺寸可以接近相同。
在第4圖中，包含測試單元或虛擬單元的每一個可用空間是以影線區域概要地顯示，其中包含測試單元或虛擬單元的某些可用空間藉由圖式標號436、437、438 而例示性地標示。
類似於第4圖中所顯示的該主動層312，諸如該多晶層313、該接觸層314、該通孔零層315、該第一金屬層316、該第一通孔層317、該第二金屬層318、及較高的通孔層及金屬層的該積體電路的其它層亦可以包含具有測試單元或虛擬單元的可用空間，雖然在鄰接的層中包含測試單元或虛擬單元的可用空間的位置之間可能有某種程度上的相關，包含測試單元或虛擬單元的該可用空間的數量及位置在各層之間可以是不同的。
在該下文中，包含該積體電路的層中的測試單元或虛擬單元的可用空間的空間可用信息的方法將用於描述該主動層312。然而，在某些實施例中，在此所描述的技術亦可以施加至該積體電路的其它層，例如，該第一金屬層316。
第11圖顯示依據實施例的方法的概要流程圖1100。在步驟1101，可以接收該積體電路的佈局。在某些實施例中，在光學鄰近校正執行之前，以及在次解析輔助特徵插入至該積體電路的佈局之後，可以執行該流程圖1100所說明的方法。在此類的實施例中，該積體電路的佈局可以在插入該次解析輔助特徵之後接收，例如在次解析輔助特徵插入類似於第1圖在流程圖100的步驟104所說明的方法之後。在其它實施例中，在步驟105執行該光學鄰近校正之後及在步驟106輸出該佈局遮罩信息結構之前，如同該流程圖1100所說明的方法可以類似於第1圖的 流程圖100所說明的方法執行。
在步驟1102，可以選擇該積體電路的層的其中一層。該積體電路的選擇的一層可以是該主動層312、或積體電路的層312至318其中另一層，例如該金屬一層316。
在步驟1103，可以提供區塊數值。步驟1103提供的該區塊數值可以是定義該積體電路分割成為該晶粒區域205的多個區塊中的區塊數量的起始數值，例如，該晶粒區域205分割成為包含多個列(row)及多個行(column)的區塊陣列，將在下文做更詳細的描述。該區塊數值的起始數值可以提供區塊陣列的行數量的起始數值N及區塊陣列的列數量的起始數值M的形式。該區塊數值N、M的起始數值可以依據測試單元所需的最小數量提供，該測試單元是包含於該積體電路內，當只有相對小數量的測試單元包含於該積體電路內時，可以提供該區塊數值N、M的相對地最小起始數值，以及若相對大數量的測試單元包含於該積體電路內時，則可以提供該區塊數值N、M的相對地大的起始數值。在某些實施例中，可以選擇該區塊數值N、M的起始數值，使得該區塊數值的該起始數值的乘積N×M接近等於欲包含於該積體電路內的測試單元的該最小數量。在某些實施例中，每一個區塊數值N、M的該起始數值對於可以提供生產遮罩內的每一個晶粒205-213(第2B圖)，或者對於可以提供於遮罩內多重製程晶圓(MPW，Multiple Process Wafer)裝置的該晶粒205'(第2C圖)，可以 從大約4至大約20的範圍內。
在步驟1104，該積體電路的晶粒區域205可以劃分成為依據該區塊號數值N、M的區塊。如同上文已經提到的，在該晶粒區域205的劃分為區塊，該晶粒區域205可以劃分成為包含多個行及多個列的區塊陣列425。在第4圖中，圖式標號401至406表示區塊陣列425的行，並且圖式標號407至424表示區塊陣列425的列。該區塊中的陣列425，如同在第4圖中的例示性顯示，為表示等於6的行數目的區塊數值N及表示等於18的該區塊陣列425的列的數目的區塊數值M所提供。
該區塊陣列425的每一個區塊可以包含該積體電路的晶粒區域205的一部分，尤其接近方形形狀的積體電路的晶粒區域205的一部分。該區塊陣列425的尺寸可以是實質上相同的，並且使得該區塊陣列425實質上涵括該整個晶粒區域205。
該區塊陣列425的每一個區塊位在該陣列425的其中一個行401至406內及該陣列425的其中一個列407至424內。在第4圖中，圖式標號426至434例示性地表示某些該區塊陣列425的區塊，其中區塊426、427、429及430是在行401中，區塊428及431是在行402中，區塊432是在行403中，區塊434是在行404中，及區塊433是在行405中。區塊426及428是在列407中，區塊429是在列409中，區塊427是在列410中，區塊430、431及433是在列423中，及區塊432、434是在列424中。
在步驟1104劃分該晶粒區域205成為區塊之後，將會執行經由該區塊陣列425的區塊的迴圈。經由該區塊中的迴圈起始在步驟1105及結束在步驟1109。
在某些實施例中，執行在步驟1105及步驟1109之間的經由該區塊中的迴圈可以以兩個巢狀迴圈的形式提供，其中一個迴圈，例如外部迴圈是經由該陣列425的行401至406執行，並且另一個迴圈，例如內部迴圈是經由該陣列425的該列407至424執行。
該區塊的迴圈在步驟1105及步驟1109之間執行，若在步驟1102所選擇的該積體電路中的該區塊具有用於包含測試單元及虛擬單元的可用空間，則對於每一個區塊都可以做決定。這可以依據在步驟1101所接收的該積體電路的佈局而達成。該選擇的層的層佈局信息可以經分析決定該區塊是否具有包含測試單元或虛擬單元的可用空間，若該區塊中該積體電路的選擇的層的部分包含至少一空間，且該空間未具有該積體電路的電路特徵但具有充足的尺寸供測試單元或虛擬單元。尤其，若在該區塊中的積體電路的層的該部分包含至少一空間，該空間並未包含形成該積體電路的電性功能性，以及具有等於或大於該測試單元及該虛擬單元的尺寸的電路特徵，則依據該佈局可以做決定。
形成沒有電路特徵的空間以提供該積體電路的電性功能性，不論是該積體電路的選擇的層內的空間，其中該積體電路的佈局並未包含任何目標特徵或遮罩 特徵於所有該積體電路的該選擇的層內，或是其中該積體電路的層僅僅包含虛擬圖案的目標特徵或遮罩特徵的空間，諸如上文所描述的方法的參考第1圖中所顯示的流程圖100的步驟103。為了決定該區塊內的該積體電路的選擇的層的該部分是否包含具有用於包含測試單元或虛擬單元的充分的尺寸空間，該積體電路的佈局可以用處理積體電路的佈局已知的工具做分析，諸如由Mentor Graphics、Brion及Synopsys所提供的工具。
視該區塊是否具有包含該積體電路的選擇的層中的測試單元或虛擬單元的可用空間的決定結果而定，表示該決定結果的標籤可以指定給該區塊。在某些實施例中，針對該區塊中的指定標籤可以給該區塊包含數值零(0)的指定，若在步驟1106已經決定該區塊中沒有用於包含測試單元或虛擬單元的可用空間，則該指定可以在步驟1107執行，或給該區塊包含數值一(1)的指定；若在步驟1106已經決定該積體電路的選擇中的該區塊具有用於包含測試單元或虛擬單元的可用空間，則該指定可以在步驟1108執行。
在某些實施例中，在步驟1105及1109之間經由該區塊中的迴圈在步驟1107或1108指定給該區塊中的數值可以以矩陣提供。第5圖顯示矩陣500的例子可以依據該積體電路的晶粒區域205的劃分而獲得成為顯示於第4圖中的區塊陣列425。該矩陣500包含對應於該區塊陣列425的行401至406及列407至424的多個行及多個 列。為了方便起見，在第5圖中，使用第4圖中表示區塊陣列425的行的該參考數量401至406是表示該矩陣500的行，並且使用第4圖中表示區塊陣列425的列的該參考數量407至424是在第5圖中表示該矩陣500的行。該矩陣500的每一個要素是在該矩陣500的行401至406的其中一個及列407至424的其中一個，並且具有對應於指定給該區塊以該陣列425的相同的行及列的數值的數值。因此，該矩陣500的每一個要素唯一結合該區塊陣列425的其中一個區塊。
例如，在該區塊陣列425的行401及列407的區塊426包含可用空間436，測試單元或虛擬單元可以包含於該空間436內。因此，在步驟1106，對於該區塊426可以決定該區塊具有包含測試單元或虛擬單元的可用空間，並且在步驟1108，指定數值1至該區塊426。對應於該區塊426，以及在第5圖中的圖示標號426所表示的行401及列407中的該矩陣500的要素，設定為數值1。同樣地，包含測試單元或虛擬單元的可用空間437及438的該區塊427及428的該矩陣500的要素可以設定為數值1。為了便利起見，在第5圖中，該矩陣500的這些要素已經由圖式標號427及428所表示。對應於包含測試單元或虛擬單元的可用空間的該區塊陣列425的區塊中的該矩陣500的其它要素，如同上文的細節，該可用空間已經以劃為方形的影線顯示於第4圖中，亦可以設定為數值1。
在顯示於第4圖的例子中，該區塊陣列425 的該區塊429至434並未包含測試單元或虛擬單元的可用空間。因此，在顯示於第5圖的矩陣500中，為了便利性，對應於這些區塊中的該矩陣要素已經藉由對應於該區塊中的圖式標號的圖式標號所表示，在步驟1107可以設定數值零(0)至指定給這些區塊中。同樣地，於區塊陣列425中的區塊未包含用於包含測試單元及虛擬單元其中一個的可用空間對應的該矩陣500的其它要素可以設定數值零(0)。
該矩陣500的要素提供標籤給該區塊陣列425的區塊。如果該區塊已經具有包含在步驟1106執行的測試單元或虛擬單元的可用空間，該矩陣500的每一個要素提供標籤給對應於指示該決定的結果的該矩陣列500的個別的要素的該區塊陣列425中的該區塊。
在執行經由在步驟1105及步驟1109之間的區塊中的該迴圈之後，可以決定一個或多個空間可用性標準是否是滿足的。在某些實施例中，可以決定二個空間可用性標準是否是滿足的。顯示於第11圖的流程圖100中，依據該區塊具有包含其中一個測試單元的可用空間的標籤的區塊數量，於步驟1110中決定第一空間可用性標準是否是滿足的。若該區塊具有包含測試單元或虛擬單元的標籤的區塊數量是大於閾值數值，則該標準是滿足的，其中該閾值數值對應於包含於該積體電路內的測試單元的最小數量。在某些實施例中，標籤指示該區塊包含測試單元及虛擬單元的可用空間的區塊數量可以藉由計算該矩陣500具有數值1的要素的數量而決定。
在步驟1111，依據區塊覆蓋的第二空間可用性標準決定是否是滿足的。該區塊覆蓋可以是該區塊具有包含測試單元或虛擬單元的可用空間的標籤的區塊數量及該區塊中的全部數量之間的比例。在某些實施例中，該區塊覆蓋可以藉由該矩陣500具有數值1的要素的數量除以該矩陣500的全部的要素的數量而獲得，其中該矩陣500的要素的全部數量可以將對應於該區塊陣列425的行的數量的該矩陣500的行的數量N乘以對應於該區塊陣列425的列的數量M的該矩陣500的列的數量而獲得。
若該區塊覆蓋是大於閾值覆蓋，則可以滿足區塊覆蓋的標準。在某些實施例中，該閾值覆蓋可以具有大約50%的數值。在某些實施例中，尤其當僅具有相對地少量的可用空間包含測試單元及/或虛擬單元於該積體電路的佈局中，該閾值覆蓋的較小的數值，例如大約40%，可以提供。
在步驟1110，若具有標籤指示的該區塊包含測試單元或虛擬單元的可用空間的區塊數量的該空間可用性標準是不滿足的，則該區塊數值可以在步驟1112做變更。在一實施例中，該區塊數值是以該區塊陣列425的行數量N及該區塊陣列425的列數量M的形式提供，該區塊數值可以增加該數量N、M其中一個或兩者而做變更。之後，在步驟1104劃分該晶粒區域成為區塊，經由在步驟1105及步驟1109之間的該區塊中的迴圈，其中，對於每一個區塊，將決定是否該區塊具有可用空間包含測試單元 或虛擬單元於該選擇的層中，以及其中指示該決定的結果的標籤將指定至該區塊，可以重複。
在步驟1110，若決定依據具有標籤指示該區塊具有可用空間包含測試單元及虛擬單元的區塊數量的該空間可用性標準是滿足的，則在步驟1111，可以決定是否依據區塊覆蓋的該空間可用性標準是滿足的。若該標準是未滿足的，則該區塊數值可以在步驟1112做變更，並且在步驟1104劃分該晶粒區域成為區塊及經由該區塊在1105及1109之間的該迴圈可以重複。
若依據區塊覆蓋該標準是滿足的，則可以輸出該矩陣500。該矩陣500的行及列的數量定義該積體電路的晶粒區域205劃分成為該區塊陣列425。再者，該矩陣500的要素的該數值，對於每一個區塊陣列425的區塊，提供指示該空間包含測試單元及虛擬單元是否是可用於該區塊中的在步驟1102的該積體電路的佈局的一部分層中的空間可用信息。
在某些實施例中，該區塊陣列425的該行及列的數值N、M可以輸出成為該矩陣500的一部分。在某些實施例中，除了該矩陣500外，該區塊數值N、M可以個別地輸出。
該積體電路的該晶粒區域205劃分成為該區塊陣列425及由該矩陣500與該區塊數值N、M所提供的空間可用信息可以使用於包含測試單元及虛擬單元至該積體電路的佈局內，如同將於下文中參考第6圖-第10圖 及第12圖而做描述。
第12圖顯示可以使用於包含測試單元及虛擬單元於該積體電路的佈局的方法的概要性流程圖1200。該流程圖1200所說明的方法可以使用於包含測試單元及虛擬單元於該積體電路的該主動層312及該多晶層313(第3圖)。類似的技術亦可以使用於包含測試單元及虛擬單元於該積體電路的其它層，例如，在該通孔零層315及該金屬一層316。在下文中，描述將首先說明方法的應用的實施環境而該流程圖1200包含於該主動層312及該多晶層313內的測試單元及虛擬單元。之後，將描述應用於該通孔零層315、該金屬一層316及該通孔一層317。
在步驟1201，可以提供積體電路的第一層劃分成為區塊及用於該第一層的空間可用信息。在某些實施例中，該第一層可以為主動層312。該第一層劃分成為區塊，以及用於該第一層的空間可用信息可以以定義該積體電路的該第一層的劃分成為區塊陣列的區塊數值N、M的形式提供，諸如上文所描述的參考第4圖的該區塊陣列425，以及矩陣的形式，諸如上文所描述的參考第5圖的該矩陣500。雖然，在某些實施例中，該區塊數值N、M可以包含於該矩陣500的數據內，在其它實施例中，該區塊數值可以提供以個別的數據的形式。對於提供該劃分及該空間可用信息，如同上文所描述的參考第4圖、第5圖及第11圖的技術可以使用。
在步驟1202，具有可用空間包含測試單元
或虛擬單元於該第一層中的該區塊陣列425中的該區塊可以劃分成初始群組。在某些實施例中，該初始群組可以接近均勻地分佈於該積體電路的晶粒區域205上。
在某些實施例中，具有可用空間包含測試單元或虛擬單元於該第一層中的該區塊依據其中該區塊所在的該列及該行可以包含至該初始群組內。例如，在某些實施例中，在該區塊陣列425的每一個該列407至424中，在該列中的該區塊可以交替地指定給第一初始群組及第二初始群組。
例如，對於該區塊陣列425的列407，在行401、403及405中的該區塊可以指定給初始群組A，並且在行402、404及406中的該區塊可以指定給初始群組B。 接著，在其中該矩陣500的對應的要素具有指示該區塊具有可用空間包含測試單元或虛擬單元的數值1的該列407中的該區塊，依據該個別的區塊指定至該初始群組，可包含於初始群組A或初始群組B內。
在該區塊陣列425的其它列中，例如列408，可以使用區塊相同的指定至如同在列407中的初始群組，其中對於其它列，例如對於列409、410，可使用該列中的區塊中的不同的指定至該初始群組。例如，在行401、403及405中的該區塊可以指定至初始群組B，並且在行402、404及406中的該區塊可以指定至初始群組A。在對於該矩陣500的對應的要素具有數值1的列409、410中的區塊，依據該區塊中的指定至該初始群組，可以包含於該
初始群組A及B內。例如，對於該列409，在行402、404及406中的該區塊可以包含於初始群組A內，並且在行403及405的區塊可以包含於初始群組B內。在列409及行401的區塊429並沒有可用空間包含測試單元及虛擬單元，如同由該矩陣500的對應的要素的該數值O所指示。因此，該區塊429並未包含於任何該初始群組內。
對於該區塊陣列425的其它列，可以使用區塊中的類似指定至初始群組。例如，如同上文所描述對於列407及408的區塊指定至初始群組，以及如同上文所描述對於列409及410的區塊指定至初始群組可以交替地施加至該區塊陣列425的列配對上。例如，對位列411、412、415、416、419、420、423及424，可以使用區塊指定至初始群組如同上文所描述的對於列407、408，並且對位列413、414、417、418、421及422，可以使用區塊指定至初始群組如同上文所描述的對於列409及410。
在步驟1203，空間可用信息至少可以提供給第二層。包含測試單元及虛擬單元至該主動層312及該多晶層313，該第二層可以是該多晶層313。對於該第二層的該空間可用信息，該多個區塊陣列425的區塊的至少一部分，指示在該區塊內該第二層的一部分中用於包含測試單元或虛擬單元的空間是否是可用的。
在某些實施例中，對於該第二層的該空間可用信息可以以參考上文所描述的參考第5圖的類似於該矩陣500的矩陣的形式而提供，其中該矩陣的行的數量及
列的數量是分別地相等於該區塊陣列425的行的數量及列的數量。提供該空間可用信息給該第二層的該矩陣的要素具有指示用於包含測試單元或虛擬單元於該區塊陣列425的區塊中該第二層的部分的可用空間的數值。
包含測試單元或虛擬單元於該第二層中的可用空間可以不同於包含測試單元或虛擬單元於該第一層中的可用空間。因此，提供該空間可用信息給該第二層的矩陣可以包含不同於提供該空間可用信息給該第一層的該矩陣的相同的列及行的對應的要素數值的要素。例如，在其中該第一層是該主動層312並且該第二層是該多晶層313的實施例中，可能有區塊其中具有可用空間包含測試單元或虛擬單元於該主動層內，但是其中沒有空間包含測試單元或虛擬單元於該多晶層313內。
該第二層的該空間可用信息可以藉由類似於參考第11圖的上文所描述的方法而提供，其中，在步驟1102，選擇該積體電路的第二層，在步驟1103，提供該第一層所獲得的區塊數值N、M，以及其中決定一個或多個空間可用性標準在步驟1110及1111是否是滿足的，區塊數值的改變是否至少一個該空間可用性標準在步驟1112是未滿足的，以及步驟1104至1109的後續的重複將省略。 因此，提供該第二層的空間可用信息依據區塊數值相同於該第一層的空間可用信息。
在步驟1204，可以決定結合該初始群組的一個或多個條件對於該初始群組中的區塊是否是滿足的。 該條件可以依據包含測試單元在該第一層中及在該第二層中的彼此接近的位置的限制而提供。
如同上文所描述，當該主動層312中的測試單元及該多晶層313中的測試單元是彼此接近位置時，執行量測時可能具有困難性，並且當沒有測試單元包含於這些可用空間時，可能有益虛擬單元於可用的空間內包含測試單元或虛擬單元於該主動層312。在此類的實施例中，可以提供區塊群組A使用於該區塊中的初始群組，其中測試單元是包含於可用空間內包含測試單元或虛擬單元於該主動層312，以及區塊中的群組B，其中虛擬單元是包含於可用空間內包含測試單元或虛擬單元於該主動層312，並且測試單元是包含於可用空間內包含測試單元或虛擬單元於該多晶層313。
在此類的實施例中，若該多晶層313(為該第二層)的該空間可用信息指示空間包含測試單元或虛擬單元可用在該區塊內的該多晶層313的該部分中時，則可以提供條件給可以滿足群組B中的區塊，並且若沒有可用空間包含測試單元或多晶單元在該區塊內的該多晶層313的該部分中時，則群組B中的區塊將不會滿足。對於在初始群組A中的區塊，當沒有可用空間包含測試單元或虛擬單元於該多晶層的相同的區塊中，由於測試單元包含於該主動層312中的區塊內也是可能的，沒有此類的條件需要提供。
在步驟1205，若有一個或多個的區塊，其 中該個別的區塊所在的初始區塊群組的條件沒有滿足的區塊，則該初始區塊群組可以做變更以便該區塊在該變更的初始群組內的條件將會滿足。在該包含測試單元及虛擬單元於該主動層312及該多晶層313，可以具有區塊於初始群組B內其中沒有可用空間包含測試單元或虛擬單元於該多晶層。對於帶入該初始區塊群組成為符合在該初始群組內的該區塊中的條件，此類的區塊可以由群組B移動至群組A。在步驟1204，若決定該條件對於在該初始群組內的所有的區塊是滿足的，或者，在步驟1205該初始群組的變更之後，該初始群組的條件是滿足的，則該初始群組可以維持成為該區塊中的最終群組。
在步驟1206，測試單元及虛擬單元可以包含於該區塊中的積體電路的第一層及第二層的部分內。該包含的測試單元及虛擬單元於該主動層312及該多晶層313，測試單元可以包含於測試單元或虛擬單元於區塊中的群組A中的該主動層312的可用空間內，並且虛擬單元可以包含於測試單元或虛擬單元於區塊中的群組B中的該主動層312的可用空間內。再者，測試單元可以包含於測試單元或虛擬單元於位在區塊中的群組B內的該多晶層313的可用空間內。在包含測試單元或虛擬單元於位在區塊中的群組A中的該多晶層313內的可用空間中，皆不需要插入測試單元或虛擬單元。
若有區塊包含測試單元或虛擬單元超過多個可用空間，在某些實施例中，最接近該區塊中心的該可 用空間可以包含測試單元或虛擬單元。
第6圖及第7圖概要地說明測試單元及虛擬單元包含於提供該晶粒區域205中的該積體電路內的該主動層312及多晶層313。第6圖及第7圖各者顯示該晶粒區域205劃分成為參考第4圖的上文所描述的該區塊陣列425。第6圖顯示該主動層312，說明可用空間包含測試單元或虛擬單元成為群組A及B的該區塊陣列425的區塊劃分，其中測試單元為包含測試單元或虛擬單元於區塊中的群組A內的可用空間，並且虛擬單元為包含測試單元或虛擬單元於區塊中的群組B內的可用空間。第7圖概要地說明該多晶層313，其中測試單元為包含測試單元或虛擬單元於區塊中的群組B內的可用空間。由於測試單元或虛擬單元皆不包含於該多晶層313中的區塊中的群組A內，在第7圖中，只有顯示該區塊中的群組B。
在說明於第6圖及第7圖的例子中，測試單元或虛擬單元包含於該主動層312內的可用空間是如同上文參考第4圖及第5圖所描述。在該多晶層313中，包含測試單元或虛擬單元沒有可用空間可用於行401的區塊中，包含測試單元及虛擬單元的可用空間是不同於在該主動層312中的空間可用。在行402、403、404、405及406的說明的例子中，測試單元及虛擬單元包含於該多晶層中的可用空間對應於包含測試單元或虛擬單元於該主動層中的可用空間。因此，如同可以在第6圖及第7圖中看出，可用空間包含測試單元或虛擬單元於行402至406中的區 塊劃分對應於步驟1202參考第12圖的上文所描述的該區塊中的劃分成為初始群組A及B，而在初始群組B內的行401的區塊已經移動至群組A內。例如，區塊427，可用空間包含測試單元或虛擬單元於該主動層312，但是沒有可用空間包含測試單元或虛擬單元於該多晶層313將由初始群組B移動至最終的群組A。
在某些實施例中，包含測試單元及虛擬單元至該通孔零層315、該金屬一層316及該通孔一層317，可以使用類似於上文所描述的方法，如同將於參考第12圖的下文中將做描述。
如同上文所描述，當在該通孔零層315及該通孔一層317的測試單元是彼此接近的時候，由於測試單元於該通孔零層315及測試單元於該通孔一層317執行量測可能受到不利的影響，包含測試單元於該通孔零層315及該通孔一層317可能具有限制，例如在彼此的上方及/或開路電路，其中在該積體電路的前段線路層及後段線路層中的測試單元之間沒有電性連接。再者，當測試單元於該通孔零層315並且沒有測試單元是包含於測試單元或虛擬單元於該通孔一層317的可用空間內時，可能有益於包含虛擬單元於測試單元及虛擬單元於該金屬一層316內的可用空間內。
當執行如同由測試單元及虛擬單元於該通孔零層315、該金屬一層316及該通孔一層317的第12圖的流程圖1200所說明的方法時，該金屬一層316可以成為 該第一層。因此，在步驟1201，該金屬一層316分割成為區塊及該金屬一層316的可用空間可以提供。
在某些實施例中，該方法可以使用如同參考第11圖的上文所描述的技術而達成，其中，在步驟1100，該積體電路的該金屬一層316是經由選擇，並且其中若必須滿足空間可用性標準，該區塊數值N、M在步驟1112做變更。
在其它實施例中，在步驟1103，區塊數值諸如該區塊陣列425的行的數量N及該區塊陣列425的列的數量M，該區塊陣列425為獲得該積體電路的其它層，例如主動層312，可以在步驟1103提供，並且這些區塊數值可以維持，而不改變步驟1112的該區塊數值並且重複步驟1104至1109。因此，該金屬一層316的劃分成為對應該主動層的劃分的多個區塊可以提供。
包含測試單元及虛擬單元其中一個成為提供該主動層312的該晶粒區域205的該劃分區塊中該金屬一層316的部分的可用空間可以不同於測試單元及虛擬單元於該主動層312中的該可用空間，雖然，在某些實施例中，該主動層312及該金屬一層316中的可用空間的圖案可能具有特定程度的相似性。例如，該金屬一層316中，包含測試單元或虛擬單元的可用空間可以呈現於區塊429、430、431、432及433中，其中於該主動層312中沒有可用空間包含測試單元或虛擬單元。對於該區塊陣列425的其它區塊，例如對於區塊427、428及434，以及該 區塊陣列425的其它區塊，包含測試單元或虛擬單元於該金屬一層316的可用空間可以實質上對應於包含測試單元或虛擬單元於該主動層312的可用空間。
在步驟1202所執行的可用空間包含測試單元或虛擬單元於該金屬一層316劃分成為初始群組，在某些實施例中，初始群組A及B可以提供使用如同上文用於該主動層312的技術。
在其它實施例中，在步驟1202，具有可用空間包含測試單元或虛擬單元於該金屬一層316的該區塊可以依據區塊的劃分成為提供給其它層的區塊中的群組的初始群組。例如，劃分成為包含測試單元及虛擬單元於該主動層312及該多晶層313內的群組A內，並且具有可用空間包含測試單元或虛擬單元於該金屬一層316中的區塊，可以是初始地包含於群組A內。區塊包含測試單元及虛擬單元於該主動層312及該多晶層313內的群組B內，並且具有可用空間包含測試單元或虛擬單元於該金屬一層316中，可以是初始地包含於群組B內。可用空間包含測試單元或虛擬單元於該金屬一層316，並且未包含測試單元及虛擬單元於該主動層312及該多晶層313內的任何區塊群組內的區塊，可以初始地包含於第三群組C內。
在步驟1203，可以提供空間可用信息給該通孔零層315及該通孔一層317。提供類似於上文所描述的該多晶層313的空間可用信息，該手法可以藉由執行與第11圖中的流程第圖1100所說明的方法類似的方法而達 成，對於每一通孔零層315及通孔一層317，其中一個或多個空間可用性標準在步驟1110及1111是否滿足的決定、區塊數值在步驟1112的改變、及執行步驟1104至1109之後續重複的步驟是省略的。該通孔零層315的空間可用信息可以與第5圖中所顯示的矩陣500類似的矩陣的形式提供，其中該矩陣的每一個要素指示是否包含測試單元或虛擬單元的可用空間是在該對應的區塊中該通孔零層315的一部分內的數值。該通孔一層317的可用空間可以以另一個矩陣的形式提供，其中該矩陣的每一個要素指示是否在該對應的區塊內的該通孔一層317的該部分包含測試單元或虛擬單元的可用空間的數值。
在步驟1204，該初始群組可以決定在該初始群組內的區塊是否滿足結合該個別的初始群組的條件。例如，對於在初始群組A及B內的每一個區塊，可以決定是否有可用空間包含測試單元或虛擬單元於該區塊中該通孔零層315的該部分內，及是否有可用空間包含測試單元或虛擬單元於該區塊中該通孔一層317的該部分內。對於初始群組C內的每一個區塊，可以決定是否具有空間包含測試單元或虛擬單元於該通孔零層315。
若該條件是滿足的，則該初始群組A、B及C可以維持為最終群組。若一個或多個區塊在初始群組內，其中有未滿足於該區塊中的該初始群組的條件，在步驟1205，該初始群組可以藉由移動此類區塊進入另一個群組而做變更。例如，若初始指定至群組A或群組B的區塊， 並且在步驟1204決定該區塊中的該通孔零層315的該部分內沒有可用空間包含測試單元或虛擬單元，則該區塊可以移動至群組C。
通常，至少小於4.5×4.5微米的測試單元及虛擬單元的尺寸，每一個至少為群組A或B，其中一個區塊滿足結合該群組的條件。若不是這種情況，在某些實施例中，該內場區域203的框架區域215可以包含測試單元及/或虛擬單元，其中可以使用類似於在此所描述的方法的技術。
在步驟1206，測試單元及虛擬單元依據該區塊劃分成為群組A、B、C可以包含於該通孔零層315、該金屬一層316及該通孔一層317內。
對於在群組B內的區塊，測試單元可以包含於該通孔零層315的可用空間內，虛擬單元可以包含於該金屬一層316的可用空間內，及測試單元與虛擬單元皆不包含於該通孔一層317的可用空間內。在群組C內的區塊，測試單元可以包含於該金屬一層316及該通孔一層317兩者的可用空間內。在群組C的區塊內該通孔零層的部分不需要包含測試單元及虛擬單元的可用空間，並且沒有測試單元或虛擬單元需要包含於群組C的區塊中該通孔零層的部分內。
在某些實施例中，在群組A中的區塊，測試單元可以包含該區塊中該金屬一層316及該通孔一層317的部分的可用空間，並且測試單元或虛擬單元皆不需 要包含於群組A的區塊中該通孔零層315的部分內。
包含測試單元及虛擬單元至包含測試單元於該通孔零層315、該金屬一層316及該通孔一層317的部分的可用空間，在此類的實施例中為概要地說明於第8圖、第9圖及第10圖中。
第8圖說明包含測試單元及虛擬單元於可用空間包含測試單元或虛擬單元於實施例中的該金屬一層316中，其中該晶粒區域205劃分成為該金屬一層316的區塊對應於該晶粒區域205劃分成為使包含測試單元及虛擬單元於該主動層312及在該多晶層313的區塊，並且其中該晶粒劃分成為包含該金屬一層316、該通孔零層315及該通孔一層317的測試單元及虛擬單元的群組是依據該晶粒的劃分成為執行包含測試單元及虛擬單元於該主動層312及該多晶層313內的群組A及B。因此，在第6圖中位於群組A或群組B內的區塊在第8圖中的相同群組內。尤其，由於顯示在第6、7、8、9及10圖的說明例子中，沒有可用空間包含測試單元或虛擬單元於該區塊陣列425的該行401的區塊中的該多晶層內，故沒有群組B的區塊於行401內。
區塊429、430、431、432及433並未包含測試單元或虛擬單元於任何該主動層312、該多晶層313、該接觸層314或該通孔零層315的可用空間，但是該區塊包含測試單元或虛擬單元於該金屬一層316及該通孔一層317的可用空間。因此，區塊429、430、431、432及433 在群組C中。包含測試單元或虛擬單元於已經於第8圖中所表示的A或C區塊中的可用空間，將包含測試單元。包含測試單元或虛擬單元於已經由B所表示的區塊中的可用空間內，將包含虛擬單元。
第9圖概要地說明該通孔零層315。在包含測試單元或虛擬單元於已經由第9圖中字母B所表示的區塊中的該通孔零層315的可用空間，將包含虛擬單元。測試單元或虛擬單元皆未包含於該包含測試單元或虛擬單元於其它區塊中的可用空間。
第10圖概要地顯示該通孔一層317。測試單元包含於測試單元或虛擬單元由字母A及C所表示的區塊中的可用空間。測試單元或虛擬單元皆未包含於該區塊陣列425的其它區塊內。
依據區塊劃分成為如同上文所描述的群組A、B及C，包含測試單元及虛擬單元於該通孔零層315、該金屬一層316及該通孔一層317，可以確認關於測試單元於該通孔零層315及該通孔一層317中的配置的限制，如同上文所描述是滿足的，並且虛擬單元是必要包含的。
測試單元包含於該積體電路的層而非在該主動層312、該多晶層313、該通孔零層315、該金屬一層316及該通孔一層317，並不需要受到如同上文所描述的限制。因此，該測試單元可以包含於測試單元或虛擬單元於每一層的可用空間。
包含測試單元及虛擬單元，如同上文所描 述更包含於下列的表格1中。
在該表格中，行表示區塊的群組，並且列表示積體電路的層。測試單元包含於測試單元或虛擬單元的可用空間是由字母“T”所表示，虛擬單元包含測試單元或虛擬單元的可用的空間是由字母“D”所表示，以及測試單元或虛擬單元皆未包含是由字母“X”所表示。除了如同上文所描述的群組A、B及C的行外，該表格包含表示“其它”及表示區塊中的行，其中該第二金屬層、該第二通孔層及較高的金屬及通孔層包含用於包含測試單元或虛擬單元的可用的空間，並且其中沒有可用空間是可用於任何較低的層中。
不包含測試單元及虛擬單元於群組A的區 塊中該通孔零層的部分、及不包含測試單元及虛擬單元於群組B的區塊中該通孔一層的部分，其中可以提供在前段線路層中的測試單元及後段線路層中的測試單元之間沒有電性連接的開路電路。
在其它實施例中，包含測試單元及虛擬單元於該通孔零層315、該金屬一層316及該通孔一層317可以如同下列表格2中的說明而實施。
在此類的實施例中，對於在群組A中的每一個區塊，測試單元包含用於測試單元及虛擬單元於該通孔零層315中的可用空間，虛擬單元包含用於測試單元及虛擬單元於該金屬一層316中的可用空間，並且測試單元或虛擬單元皆未包含用於測試單元及虛擬單元於該通孔一 層317中的可用空間。
不包含測試單元及虛擬單元於群組A及B的區塊中該通孔零層的部分內，其中可以提供在前段線路層的測試單元及後段線路層的測試單元之間沒有電性連接的開路電路。在更多的實施例中，該積體電路的層中的可用空間包含測試單元及虛擬單元，該可用空間由該積體電路的佈局所提供，可以不同於上文所描述的實施例。例如，在某些實施例中，可能該積體電路的晶粒區域劃分區塊成為可用空間包含測試單元或虛擬單元於該多晶層313中及該接觸層314中，但是其中沒有空間包含測試單元或虛擬單元於該主動層312的區塊。在某些實施例中，此類區塊可以包含於區塊群組C內。再者，其中該通孔零層315具有可用空間包含測試單元或虛擬單元，以及該主動層312、該多晶層313及該接觸層314沒有可用空間包含測試單元或虛擬單元的區塊。此類的區塊可以包含於區塊中的群組D內。
在此類的實施例中，測試單元及虛擬單元包含於該通孔零層315、該金屬一層316及該通孔一層317內可以依據該下列的表格3而實施。
如同表格3中所顯示，對於群組B中的區塊，測試單元可以包含於測試單元或虛擬單元於該通孔零層315中的可用空間，虛擬單元可以包含於測試單元或虛擬單元於該金屬一層316中的可用空間，及測試單元及虛擬單元皆不包含於測試單元或虛擬單元於該通孔一層317中的可用空間。對於在群組A、C及D中的區塊，測試單元為包含於測試單元或虛擬單元於該金屬一層316及該通孔一層317的可用空間，並且測試單元及虛擬單元皆未包含於測試單元或虛擬單元於該通孔零層315的可用空間。在此類實施例中，該通孔零層315相對於該主動層312及該多晶層313具有較多可用的位置，僅有群組B的其中一個包含測試單元。
藉由在群組A、C及D的區域中未包含測試單元及虛擬單元於該通孔零層的部分，以及在群組B的區域中皆未包含測試單元及虛擬單元於該通孔一層的部分，其中可以提供在前段線路層中的測試單元及後段線路層中的測試單元之間沒有電性連接的開路電路。
另外，測試單元及虛擬單元的包含可以依據該下列的表格4而實施。
在此類的實施例中，在群組A中的區域內包含測試單元及虛擬單元是以在群組B中的區域內包含測試單元及虛擬單元的相同方式實施。群組B、C及D中的區域包含測試單元及虛擬單元相同於表格3的描述。在此類的實施例中，該通孔零層315具有包含測試單元的區塊 中的兩個群組A及B。
藉由在群組C及D的區域中皆未包含測試單元及虛擬單元的該通孔零層的部分，以及在群組A及B的區域中皆未包含測試單元及虛擬單元的該通孔一層的部分，其中可以提供在前段線路層中的測試單元及後段線路層中的測試單元之間沒有電性連接的開路電路。
依據表格3或表格4的實施例，指定至群組A及B的區域可以如同上文的描述而執行。指定至群組C及D的區域可以依據該主動層312、該多晶層313、該接觸層314及/或該通孔零層315的可用空間而執行，當執行該流程圖1200所說明的方法具有該金屬一層316作為該第一層時，該可用空間可以在步驟1203處獲得。
如同上文所描述的積體電路的佈局內包含測試單元及虛擬單元之後，包含該測試單元及虛擬單元的該積體電路的佈局可以輸出遮罩結構信息，類似於第1圖的流程圖100所說明的方法中在步驟106的遮罩結構信息的佈局及/或在該佈局處執行更進一步加工步驟的輸出。尤其，其中如同在此所描述的技術是執行光學鄰近校正執行之前及/或插入次解析輔助特徵的實施例中，在使用如同在此所描述的技術的積體電路的佈局內包含測試單元及虛擬單元之後，可以執行光學鄰近校正及/或可以插入次解析輔助特徵，類似於執行第1圖中的流程圖100步驟105所說明的方法中的行為。
如同可以藉由電腦執行在此所描述的技 術。對於該目的，造成該電腦執行在此所描述的方法的程式碼可以藉由儲存媒體提供給該電腦，例如，諸如CD或DVD的光學儲存裝置、諸如快閃記憶體裝置及/或硬碟的固態儲存媒體。在其它實施例中，該程式碼可以藉由網路連接而提供給電腦。
上文所揭露的特定的實施例僅為說明的目的，如同該發明可以做校正及以不同但對於熟習該項技藝的人士具有在此所教示的優點的顯而易見的等同的方式而實施。例如，上文所提及的製程步驟可以以不同的順序而實施。再者，本發明並非意在限定於此所顯示的架構或設計的細節，而是描述於申請專利範圍中。因此，上文所揭露的特定的實施例顯而易見的可以做變更或校正並且所有的此類變化皆考量於本發明的範疇及精神內。因此，在此所尋求的保護如同申請專利範圍中所提出。
1100‧‧‧流程圖
1101‧‧‧步驟
1102‧‧‧步驟
1103‧‧‧步驟
1104‧‧‧步驟
1105‧‧‧步驟
1106‧‧‧步驟
1107‧‧‧步驟
1108‧‧‧步驟
1109‧‧‧步驟
1110‧‧‧步驟
1111‧‧‧步驟
1112‧‧‧步驟
1113‧‧‧步驟

Claims (31)

  1. 一種方法，包括：接收包括多個層的積體電路的佈局；選擇該積體電路的該多個層之其中一層；提供一個或多個區塊數值；依據該一個或多個區塊數值劃分該積體電路的晶粒區域成為多個區塊；對於該多個區塊的每一個，依據該佈局決定在該區塊中該積體電路的該多個層之被選擇的該其中一層的一部分是否包括用於包含測試單元及虛擬單元之其中一個的可用空間，並指定標籤指示該決定的結果至該區塊；依據指定至該區塊的該標籤，決定一個或多個空間可用性標準是否是滿足的；以及若該一個或多個空間可用性標準是滿足的，則使用該標籤用於在該佈局內包含該一個或多個測試單元及該一個或多個虛擬單元其中至少一個。
  2. 如申請專利範圍第1項所述的方法，更包括：若該一個或多個空間可用性標準是不滿足的，則變更該一個或多個區塊數值其中至少一個，並重複劃分該積體電路的該晶粒區域成為多個區塊，對於該多個區塊的每一個，決定在該區塊中該積體電路的該多個層之被選擇的該其中一層的一部分是否包括用於包含測試單元及虛擬單元其中一個的可用空間，該標籤 指定至該區塊指示該決定的結果及決定一個或多個空間可用性標準是否是滿足的。
  3. 如申請專利範圍第2項所述的方法，其中，劃分該晶粒區域成為多個區塊包括劃分該晶粒區域成為區塊陣列，該區塊陣列包括多個列及多個行，每一個區塊配置於該列其中一個及該行其中一個，該一個或多個區塊數值包括該陣列的該列的數量及該陣列的該行的數量。
  4. 如申請專利範圍第3項所述的方法，其中，決定在該區塊中該積體電路的該多個層之被選擇的該其中一層的一部分是否包括用於包含該測試單元及該虛擬單元其中一個的可用空間，包括依據該層佈局信息決定在該區塊中該積體電路之被選擇的該其中一層的該部分是否包括沒有該積體電路之電路特徵的空間，該積體電路具有尺寸等於或大於該測試單元及該虛擬單元的尺寸。
  5. 如申請專利範圍第4項所述的方法，其中，指定該標籤指示該決定的結果至該區塊包括：若在該區塊中該積體電路的該多個層之被選擇的該其中一層的該部分包括用於包含該測試單元及該虛擬單元其中至少一個的可用空間，則指定第一數值至該區塊；以及若在該區塊中該積體電路的該多個層之被選擇的該其中一層的該部分並未包括用於包含該測試單元及 該虛擬單元其中至少一個的可用空間，則指定第二數值至該區塊。
  6. 如申請專利範圍第5項所述的方法，其中，該決定一個或多個空間可用性標準是否是滿足的包括：決定第一空間可用性標準是否是滿足的，其中，若具有該第一數值指定至區塊的數量是大於閾值數量，則該第一空間可用性標準是滿足的。
  7. 如申請專利範圍第6項所述的方法，其中，該決定一個或多個空間可用性標準是否是滿足的更包括：決定第二空間可用性標準是否是滿足的，其中，若具有該第一數值指定至區塊的該數量與該區塊的全部數量之間的比值是大於閾值覆蓋，則該第二空間可用性標準是滿足的。
  8. 如申請專利範圍第7項所述的方法，其中，變更該一個或多個區塊數值其中至少一個包括變更該區塊陣列的列的數量及該區塊陣列的行的數量其中至少一個。
  9. 如申請專利範圍第8項所述的方法，更包括：產生具有列的數量對應於該區塊陣列的列的該數量及行的數量對應於該區塊陣列的行的該數量的矩陣，該矩陣具有多個要素，該矩陣的每一個要素為唯一地結合該區塊陣列的個別的一個區塊，並具有數值對應於指定至該區塊陣列的該個別的一個區塊中的該第一數值及該第二數值其中一個；以及其中，該一個或多個測試單元及該一個或多個虛 擬單元其中至少一個依據該矩陣放置於該積體電路內。
  10. 一種方法，包括：接收積體電路的佈局，其包括該積體電路的多個層的每一層的層佈局信息，該多個層包括第一層及第二層；依據該佈局，提供該積體電路的晶粒區域的劃分成為多個區塊及第一空間可用信息，對於該多個區塊的每一個，該第一空間可用信息指示在該區塊中的該第一層的一部分內用於包含測試單元及虛擬單元其中一個的空間是否是可用的；依據該佈局，提供第二空間可用信息，對於該多個區塊的至少一部分，該第二空間可用信息指示在該區塊中該第二層的一部分內用於包含測試單元及虛擬單元其中一個的空間是否是可用的；形成多個區塊群組，該多個區塊群組的形成包括：依據該第二空間可用信息的至少一部分劃分該多個區塊的子集合成為該多個區塊群組，其中，對於該子集合中的每一個區塊，該第一空間可用信息指示在該區塊中的該第一層的該部分內用於包含測試單元及虛擬單元其中一個的空間是可用的；該方法更包括：依據該區塊群組修改該佈局，其中，該一個 或多個測試單元及該一個或多個虛擬單元其中至少一個是包含在該積體電路的一個或多個層內。
  11. 如申請專利範圍第10項所述的方法，其中，該多個區塊群組包括第一群組，其中，對於該第一群組中的每一個區塊，該第二空間可用信息指示在該區塊中該第二層的該部分內用於包含測試單元及虛擬單元其中一個的空間是可用的。
  12. 如申請專利範圍第11項所述的方法，其中，該佈局的修改包括：對於該第一群組內的每一個區塊，包含在該區塊中該第一層的該部分內的虛擬單元。
  13. 如申請專利範圍第12項所述的方法，其中，該多個區塊群組更包括第二群組，並且其中，該佈局的修改包括：對於該第二群組中的每一個區塊，包含在該區塊中該第一層的該部分內的測試單元。
  14. 如申請專利範圍第13項所述的方法，其中，劃分該多個區塊的該子集合成為該多個區塊群組包括：劃分該多個區塊的該子集合成為多個初始群組；對於該初始群組的其中一個，在該至少一個初始群組中的每一個區塊，決定與該初始群組的其中一個結合的條件是否滿足該區塊，其中，該條件視該第二空間可用信息指示在該區塊中的該第二層的該部分內用於包含測試單元及虛擬單元其中一個的空間是否是 可用的而定；以及藉由移動在該初始群組的其中至少一個內的區塊，對於該條件並未滿足而變更該初始群組成為該初始群組的其中一個而非該初始群組的其中至少一個。
  15. 如申請專利範圍第14項所述的方法，其中，該多個初始群組的每一個的區塊是接近均勻地分佈於該積體電路的該晶粒區域上。
  16. 如申請專利範圍第15項所述的方法，其中，劃分該晶粒區域成為該多個區塊以定義包括多個列及多個行的區塊陣列，每一個區塊位在該列的其中一個及該行的其中一個內，並且其中，劃分該多個區塊的該子集合成為該多個初始群組包括依據該區塊所在的該列及行包含該初始群組的其中一個內的每一個區塊。
  17. 如申請專利範圍第16項所述的方法，其中，該多個初始群組是藉由第一初始群組及第二初始群組所形成，其中，該初始群組的至少一個是藉由該第一初始群組所形成，並且其中，若該第二空間可用信息指示在該區塊中的該第二層的該部分內用於包含測試單元及虛擬單元其中一個的空間是可用的，則滿足該條件。
  18. 如申請專利範圍第17項所述的方法，其中，該第一層為主動層及該第二層為多晶層。
  19. 如申請專利範圍第12項所述的方法，其中，該第一層為金屬一層及該第二層為通孔零層，並且其中，該多個層更包括第三層，該第三層為通孔一層。
  20. 如申請專利範圍第19項所述的方法，更包括：依據該佈局提供第三空間可用信息，對於該多個區塊的至少一部分，該第三空間可用信息指示在該區塊中的該第三層的一部分內用於包含測試單元及虛擬單元其中一個的空間是否是可用的；其中，該多個區塊群組的該子集合的劃分更依據該第三空間可用信息的至少一部分。
  21. 如申請專利範圍第20項所述的方法，其中，該多個區塊群組包括第二群組，其中，對於在該第二群組中的每一個區塊，該第二空間可用信息指示在該第二層內用於包含測試單元及虛擬單元其中一個的空間是可用的，並且其中，對於在該第一群組內的每一個區塊及對於在該第二群組內的每一個區塊，該第三空間可用信息指示在該第三層內用於包含測試單元及虛擬單元其中至少一個的空間是可用的。
  22. 如申請專利範圍第21項所述的方法，其中，該多個區塊群組包括第三群組，其中，對於在該第三群組中的每一個區塊，該第二空間可用信息指示在該區塊中的該第二層的該部分內用於包含測試單元及虛擬單元其中一個的空間是沒有可用的，且該第三空間可用信息指示在該區塊中的該第三層的該部分內用於包含測試單元及虛擬單元其中一個的空間是可用的。
  23. 如申請專利範圍第22項所述的方法，其中，該佈局的修改包括： 對於該第一群組中的每一個區塊，在該區塊中的該第一層的該部分包含虛擬單元，在該區塊中的該第二層的該部分包含測試單元，且在該區塊中的該第三層的該部分皆未包含測試單元及虛擬單元；對於該第三群組的每一個區塊，在該區塊中的該第一層的該部分及在該區塊中的該第三層的該部分各者皆包含個別的測試單元。
  24. 如申請專利範圍第23項所述的方法，其中，該佈局的修改包括：對於在該第二群組中的每一個區塊，在該區塊中的該第一層的該部分包含虛擬單元，在該區塊中的該第二層的該部分包含測試單元，且在該區塊中的該第三層的該部分皆未包含測試單元及虛擬單元。
  25. 如申請專利範圍第23項所述的方法，更包括：對於在該第二群組中的每一個區塊，在該區塊中的該第一層的該部分及在該區塊中的該第三層的該部分各者皆包含個別的測試單元，且在該區塊中的該第二層的該部分皆未包含測試單元及虛擬單元。
  26. 如申請專利範圍第21項所述的方法，其中，該多個區塊群組更包括第三群組及第四群組，其中，在該第三群組中及在該第四群組中的每一個區塊，該第二空間可用信息指示在該第二層中用於包含測試單元及虛擬單元其中一個的空間是可用的，且該第三空間可用信息指示在該第三層中用於包含測試單元及虛擬單元其 中至少一個的空間是可用的。
  27. 如申請專利範圍第26項所述的方法，其中，該佈局的修改包括：對於在該第一群組中的每一個區塊，該區塊中的該第一層的該部分包含虛擬單元，該區塊中的該第二層的該部分包含測試單元，且該區塊中的該第三層的該部分皆未包含測試單元及虛擬單元；以及對於在該第三群組中的每一個區塊及在該第四群組中的每一個區塊，該區塊中的該第一層的該部分及該區塊中的該第三層的該部分皆包含個別的測試單元，且該區塊中的該第二層的該部分皆未包含測試單元及虛擬單元。
  28. 如申請專利範圍第27項所述的方法，其中，該佈局的修改包括：對於在該第二群組中的每一個區塊，該區塊中的該第一層的該部分包含虛擬單元，該區塊中的該第二層的該部分包含測試單元，且該區塊中的該第三層的該部分皆未包含測試單元及虛擬單元。
  29. 如申請專利範圍第27項所述的方法，其中，該佈局的修改更包括：對於在該第二群組中的每一個區塊，該區塊中的該第一層的該部分及該區塊中的該第三層的該部分各者皆包含個別的測試單元，且該區塊中的該第二層的該部分皆未包含測試單元及虛擬單元。
  30. 如申請專利範圍第27項所述的方法，其中，該佈局更包括第四層，該第四層為接觸層，其中，該第三群組的該區塊及該第四群組的該區塊不同於該區塊中的該第四層的一部分包含虛擬單元及測試單元其中一個的可用空間。
  31. 如申請專利範圍第10項所述的方法，其中，該積體電路的該多個層包括多個前端線路層及多個後段線路層，並且其中，包含該一個或多個測試單元及該一個或多個虛擬單元於該積體電路的該一個或多個層內是適合於提供開路電路，其中，在該多個前段線路層的層中的測試單元與該多個後段線路層的層中的測試單元之間實質上沒有電性連接。
TW105109665A 2015-05-04 2016-03-28 使測試單元及虛擬單元包含於積體電路之佈局中的方法 TWI594142B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/703,179 US9672312B2 (en) 2015-05-04 2015-05-04 Method wherein test cells and dummy cells are included into a layout of an integrated circuit

Publications (2)

Publication Number Publication Date
TW201715421A true TW201715421A (zh) 2017-05-01
TWI594142B TWI594142B (zh) 2017-08-01

Family

ID=57222633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109665A TWI594142B (zh) 2015-05-04 2016-03-28 使測試單元及虛擬單元包含於積體電路之佈局中的方法

Country Status (3)

Country Link
US (2) US9672312B2 (zh)
CN (1) CN106409815B (zh)
TW (1) TWI594142B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) * 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9905553B1 (en) * 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9627370B1 (en) * 2016-04-04 2017-04-18 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, GATE-short-configured, GATECNT-short-configured, and TS-short-configured, NCEM-enabled fill cells
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
US10331838B2 (en) * 2016-12-12 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with fill cells
US9748153B1 (en) * 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) * 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9768083B1 (en) * 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) * 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) * 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
FR3068798B1 (fr) * 2017-07-05 2021-12-31 Commissariat Energie Atomique Procede de generation d'un agencement de circuit 3d a partir d'un agencement de circuit 2d
US11573834B2 (en) * 2019-08-22 2023-02-07 Micron Technology, Inc. Computational partition for a multi-threaded, self-scheduling reconfigurable computing fabric
US11853674B2 (en) * 2021-07-22 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and systems for integrated circuit photomask patterning

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124386B2 (en) * 2002-06-07 2006-10-17 Praesagus, Inc. Dummy fill for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
TW200604865A (en) * 2004-07-16 2006-02-01 Hon Hai Prec Ind Co Ltd System and method for crosstalk checking of nets in a layout
US7257784B2 (en) * 2005-03-24 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally checking chip and package substrate layouts for errors
JP2006301837A (ja) * 2005-04-19 2006-11-02 Nec Electronics Corp マクロ内配線を考慮したネットリストを用いて遅延計算を行う設計方法及びそのネットリストの作成プログラム
US7235424B2 (en) * 2005-07-14 2007-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for enhanced CMP planarization using surrounded dummy design
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography
JP2009302510A (ja) * 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits
US8539416B1 (en) * 2009-12-30 2013-09-17 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for creating a hierarchical output for an operation in an electronic design
US8273610B2 (en) * 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8853860B2 (en) * 2012-03-23 2014-10-07 Teledyne Scientific & Imaging, Llc Method and apparatus for reduced parasitics and improved multi-finger transistor thermal impedance
US9218446B1 (en) * 2014-06-13 2015-12-22 Globalfoundries Inc. Optimization of integrated circuits for a reticle transmission process window using multiple fill cells

Also Published As

Publication number Publication date
US9672312B2 (en) 2017-06-06
US9817940B2 (en) 2017-11-14
US20160328510A1 (en) 2016-11-10
US20170235866A1 (en) 2017-08-17
CN106409815B (zh) 2019-03-15
CN106409815A (zh) 2017-02-15
TWI594142B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
TWI594142B (zh) 使測試單元及虛擬單元包含於積體電路之佈局中的方法
US11756999B2 (en) Double height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
JP6325568B2 (ja) ダブルパターンリソグラフィのための金属密度分布
CN110875321B (zh) 集成电路器件、电路和操作电路的方法
US11637108B2 (en) Memory array circuit and method of manufacturing same
US20130094035A1 (en) Multiple patterning technology method and system for achieving minimal pattern mismatch
US9995998B2 (en) Method and apparatus for integrated circuit layout
CN108932360A (zh) 集成电路及其制造方法
CN110852032A (zh) 产生集成电路元件的布局图的方法
TW202034070A (zh) 半導體裝置
CN113536727B (zh) 存储器器件及制造半导体器件的方法
CN113488087B (zh) 存储器件
US11016398B2 (en) Integrated circuit overlay test patterns and method thereof
CN111125984A (zh) 集成电路设计方法
KR102442273B1 (ko) 타이오프 디바이스
Xiao et al. Layout optimization and template pattern verification for directed self-assembly (dsa)
US11342341B2 (en) Integrated circuit layout, method, structure, and system
CN113299609B (zh) 半导体器件及其制造方法以及用于生成布局图的系统
US20240088126A1 (en) Cell structure having different poly extension lengths
CN115692407A (zh) 集成电路及其制造方法
KR20200125822A (ko) Opc 모델링 방법 및 이를 이용한 반도체 소자의 제조 방법
CN118042817A (zh) 集成电路器件、存储器宏及其制造方法
CN115527986A (zh) 包含单元的集成电路及制造集成电路的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees