JPH06252020A - チップ管理システムおよびその入力処理方法とロット処理方法 - Google Patents
チップ管理システムおよびその入力処理方法とロット処理方法Info
- Publication number
- JPH06252020A JPH06252020A JP6278393A JP6278393A JPH06252020A JP H06252020 A JPH06252020 A JP H06252020A JP 6278393 A JP6278393 A JP 6278393A JP 6278393 A JP6278393 A JP 6278393A JP H06252020 A JPH06252020 A JP H06252020A
- Authority
- JP
- Japan
- Prior art keywords
- information
- chip
- lot
- wafer
- host computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/31—From computer integrated manufacturing till monitoring
- G05B2219/31428—Production management for lot production and for individual components of lot
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45026—Circuit board, pcb
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Abstract
(57)【要約】
【目的】 本発明は、ウエハに形成されるチップごとに
を番号付けして、チップ番号とチップ位置とを関連付け
たマップを作成することにより、チップごとにプロセス
の指定をを可能にする。 【構成】 入力されたロット情報31に基づいてチップ
（図示せず）ごとの処理情報41を処理装置21に指令する
ホストコンピュータ11には、各情報を入力する端末12，
ライン用端末13とプロセス情報61を記憶するプロセス情
報記憶手段14とライン内情報81を記憶するライン内情報
記憶手段15とが接続され、さらに各ウエハ（図示せず）
に形成されるチップのマップを作成して、各チップに付
したチップ番号91に対応するデバイス情報51を関連付け
てマップ情報101 を作成するチップ管理コンピュータ16
が接続されていて、このチップ管理コンピュータ16に
は、マップ情報101 を記憶するチップ情報記憶手段17が
接続されている。
を番号付けして、チップ番号とチップ位置とを関連付け
たマップを作成することにより、チップごとにプロセス
の指定をを可能にする。 【構成】 入力されたロット情報31に基づいてチップ
（図示せず）ごとの処理情報41を処理装置21に指令する
ホストコンピュータ11には、各情報を入力する端末12，
ライン用端末13とプロセス情報61を記憶するプロセス情
報記憶手段14とライン内情報81を記憶するライン内情報
記憶手段15とが接続され、さらに各ウエハ（図示せず）
に形成されるチップのマップを作成して、各チップに付
したチップ番号91に対応するデバイス情報51を関連付け
てマップ情報101 を作成するチップ管理コンピュータ16
が接続されていて、このチップ管理コンピュータ16に
は、マップ情報101 を記憶するチップ情報記憶手段17が
接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造にお
ける生産管理システムの一つであって、異なるプロセス
情報を必要とするチップを搭載したウエハを、チップご
とに生産管理するチップ管理システムおよびその入力処
理方法とロット処理方法に関するものである。
ける生産管理システムの一つであって、異なるプロセス
情報を必要とするチップを搭載したウエハを、チップご
とに生産管理するチップ管理システムおよびその入力処
理方法とロット処理方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造に関する従来の生産管
理システムは、生産に用いる製造装置や測定装置等の処
理装置を制御するソフトウェアがロットを最小管理単位
としているために、ロットを最小管理単位として生産管
理するものが主である。また最近では、ウエハごとに生
産管理するシステムも検討されている。
理システムは、生産に用いる製造装置や測定装置等の処
理装置を制御するソフトウェアがロットを最小管理単位
としているために、ロットを最小管理単位として生産管
理するものが主である。また最近では、ウエハごとに生
産管理するシステムも検討されている。
【０００３】また上記生産管理システムによる入力処理
方法およびロット処理方法としては、例えばロットを最
小管理単位として生産管理を行う場合には、予め、ホス
トコンピュータまたはそれに接続している記憶手段に製
造プロセスを記憶させておく。そしてホストコンピュー
タより処理装置に対しては、ロットごとに当該ロット番
号と作業条件に対応したプロセス条件を上記製造プロセ
スより選択して指示する。そして当該ロットの処理が終
了した際に、ロットごとに処理装置における処理履歴を
ホストコンピュータを通じて記憶手段に記憶させる。
方法およびロット処理方法としては、例えばロットを最
小管理単位として生産管理を行う場合には、予め、ホス
トコンピュータまたはそれに接続している記憶手段に製
造プロセスを記憶させておく。そしてホストコンピュー
タより処理装置に対しては、ロットごとに当該ロット番
号と作業条件に対応したプロセス条件を上記製造プロセ
スより選択して指示する。そして当該ロットの処理が終
了した際に、ロットごとに処理装置における処理履歴を
ホストコンピュータを通じて記憶手段に記憶させる。
【０００４】
【発明が解決しようとする課題】上記生産管理システム
は、生産管理を行う対象物の最小単位は何か、出力する
情報は何か等によって、生産管理システムを構築する記
憶手段や制御手段等の構造が決定される。したがって、
例えばロットを最小単位として管理するように構成され
た生産管理システムでは、ロット内のウエハを枚葉管理
することはできない。同様に、ウエハを枚葉管理するよ
うに構成された生産管理システムではウエハ内のチップ
を最小単位として管理することはできない。
は、生産管理を行う対象物の最小単位は何か、出力する
情報は何か等によって、生産管理システムを構築する記
憶手段や制御手段等の構造が決定される。したがって、
例えばロットを最小単位として管理するように構成され
た生産管理システムでは、ロット内のウエハを枚葉管理
することはできない。同様に、ウエハを枚葉管理するよ
うに構成された生産管理システムではウエハ内のチップ
を最小単位として管理することはできない。
【０００５】例えば、ロットを最小単位とした生産管理
システムでは、ロットに所属している各ウエハの処理条
件、処理履歴等は、当該ロット内のウエハごとに処理条
件が異なる場合でも個々のウエハについて管理すること
はできない。仮に個々のウエハについて処理条件を指示
しようとする場合には、例えば各ウエハごとの処理条件
をメッセージとしてロットを管理する情報に付加し、当
該処理作業時にそのメッセージに基づいてウエハを処理
する。したがって、上記メッセージが当該生産管理シス
テムに基づいて指令されたものではないので、当該生産
管理システムの管理対象を各ウエハの作業履歴にまで拡
大することはできない。
システムでは、ロットに所属している各ウエハの処理条
件、処理履歴等は、当該ロット内のウエハごとに処理条
件が異なる場合でも個々のウエハについて管理すること
はできない。仮に個々のウエハについて処理条件を指示
しようとする場合には、例えば各ウエハごとの処理条件
をメッセージとしてロットを管理する情報に付加し、当
該処理作業時にそのメッセージに基づいてウエハを処理
する。したがって、上記メッセージが当該生産管理シス
テムに基づいて指令されたものではないので、当該生産
管理システムの管理対象を各ウエハの作業履歴にまで拡
大することはできない。
【０００６】また、処理するウエハの大口径化、それに
ともなう処理装置の一括に処理できる量の縮小化（例え
ばバッチ処理から枚葉処理へ移行する縮小化、または枚
葉処理からウエハの部分処理へ移行による縮小化等）、
さらには多品種少量生産（例えば、ＡＳＩＣ製品の生
産）によって、ウエハに搭載されるチップごとの生産管
理が必要になる。
ともなう処理装置の一括に処理できる量の縮小化（例え
ばバッチ処理から枚葉処理へ移行する縮小化、または枚
葉処理からウエハの部分処理へ移行による縮小化等）、
さらには多品種少量生産（例えば、ＡＳＩＣ製品の生
産）によって、ウエハに搭載されるチップごとの生産管
理が必要になる。
【０００７】本発明は、一枚のウエハ内において異なる
プロセス処理を必要とするようなウエハを、そのウエハ
に搭載されるチップごとに生産管理するチップ管理シス
テムおよびその入力処理方法とロット処理方法を提供す
ることを目的とする。
プロセス処理を必要とするようなウエハを、そのウエハ
に搭載されるチップごとに生産管理するチップ管理シス
テムおよびその入力処理方法とロット処理方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたチップ管理システムおよびその入
力処理方法とロット処理方法である。このチップ管理シ
ステムは、異なるプロセス情報を必要とする複数のチッ
プを搭載したウエハの生産管理を行うものであって、ロ
ット情報とデバイス情報とプロセス情報とチップ位置情
報とを入力する端末と、ライン内情報を入出力するライ
ン用端末とがホストコンピュータに接続されている。こ
のホストコンピュータは、入力されたロット情報に基づ
いてウエハに形成されるチップごとの処理情報を処理装
置に指令する。またホストコンピュータにはプロセス情
報を記憶するプロセス情報記憶手段と、ライン内情報を
記憶するライン内情報記憶手段とが接続されている。さ
らにロット情報とデバイス情報とチップ位置情報とに基
づいて各ウエハに形成されるチップのマップを作成する
とともに、各チップに番号付けして各チップ番号に対応
するデバイス情報を関連付けてマップ情報を作成するチ
ップ管理コンピュータが接続されている。このチップ管
理コンピュータには、マップ情報を記憶するチップ情報
記憶手段が接続されている。
成するためになされたチップ管理システムおよびその入
力処理方法とロット処理方法である。このチップ管理シ
ステムは、異なるプロセス情報を必要とする複数のチッ
プを搭載したウエハの生産管理を行うものであって、ロ
ット情報とデバイス情報とプロセス情報とチップ位置情
報とを入力する端末と、ライン内情報を入出力するライ
ン用端末とがホストコンピュータに接続されている。こ
のホストコンピュータは、入力されたロット情報に基づ
いてウエハに形成されるチップごとの処理情報を処理装
置に指令する。またホストコンピュータにはプロセス情
報を記憶するプロセス情報記憶手段と、ライン内情報を
記憶するライン内情報記憶手段とが接続されている。さ
らにロット情報とデバイス情報とチップ位置情報とに基
づいて各ウエハに形成されるチップのマップを作成する
とともに、各チップに番号付けして各チップ番号に対応
するデバイス情報を関連付けてマップ情報を作成するチ
ップ管理コンピュータが接続されている。このチップ管
理コンピュータには、マップ情報を記憶するチップ情報
記憶手段が接続されている。
【０００９】また端末は、上記ロット情報，デバイス情
報，プロセス情報，チップ位置情報の他に各デバイスご
とのチップの大きさに関するチップサイズ情報も入力す
るものであってもよい。またチップ管理コンピュータ
は、ロット情報，デバイス情報，チップ位置情報および
チップサイズ情報に基づいて各ウエハに形成されるチッ
プのマップを作成するとともに、各チップに番号付けし
て各チップ番号に対応するデバイス情報を関連付けてマ
ップ情報を作成するものであってもよい。
報，プロセス情報，チップ位置情報の他に各デバイスご
とのチップの大きさに関するチップサイズ情報も入力す
るものであってもよい。またチップ管理コンピュータ
は、ロット情報，デバイス情報，チップ位置情報および
チップサイズ情報に基づいて各ウエハに形成されるチッ
プのマップを作成するとともに、各チップに番号付けし
て各チップ番号に対応するデバイス情報を関連付けてマ
ップ情報を作成するものであってもよい。
【００１０】上記チップ管理システムの入力処理方法と
しては、第１の手順で、ロット情報を端末よりホストコ
ンピュータに入力してライン内情報記憶手段に記憶す
る。そして第２の手順で、ウエハ上に作製するデバイス
に関するデバイス情報を端末よりホストコンピュータに
入力する。次いで第３の手順で、ホストコンピュータに
よって、デバイス情報に基づいて各デバイスに適用する
プロセスを、予めプロセス情報を記憶させておいたプロ
セス情報記憶手段より選択してホストコンピュータに引
き出す。続いて第４の手順で、デバイス名とプロセス名
とをライン内情報記憶手段に記憶し、プロセス名に基づ
いてプロセス情報記憶手段よりプロセス条件を引き出し
てライン内情報記憶手段に記憶する。次いで第５の手順
で、チップ管理コンピュータによって、端末より入力さ
れた各情報に基づいてウエハ上に形成するチップの位置
座標を規定するマッピングを行う。そして第６の手順
で、チップ管理コンピュータによって、マッピングを行
った各チップに対して番号付けし、当該番号とデバイス
名とを関連付けて、マップ情報を作成する。その後第７
の手順で、マップ情報をチップ情報記憶手段に記憶す
る。
しては、第１の手順で、ロット情報を端末よりホストコ
ンピュータに入力してライン内情報記憶手段に記憶す
る。そして第２の手順で、ウエハ上に作製するデバイス
に関するデバイス情報を端末よりホストコンピュータに
入力する。次いで第３の手順で、ホストコンピュータに
よって、デバイス情報に基づいて各デバイスに適用する
プロセスを、予めプロセス情報を記憶させておいたプロ
セス情報記憶手段より選択してホストコンピュータに引
き出す。続いて第４の手順で、デバイス名とプロセス名
とをライン内情報記憶手段に記憶し、プロセス名に基づ
いてプロセス情報記憶手段よりプロセス条件を引き出し
てライン内情報記憶手段に記憶する。次いで第５の手順
で、チップ管理コンピュータによって、端末より入力さ
れた各情報に基づいてウエハ上に形成するチップの位置
座標を規定するマッピングを行う。そして第６の手順
で、チップ管理コンピュータによって、マッピングを行
った各チップに対して番号付けし、当該番号とデバイス
名とを関連付けて、マップ情報を作成する。その後第７
の手順で、マップ情報をチップ情報記憶手段に記憶す
る。
【００１１】ロット処理方法としては、第１の手順で、
ホストコンピュータによって、処理装置に仕掛けたロッ
トのロット番号から当該ロットのロット情報を把握し、
チップ管理コンピュータによって、チップ番号をキーワ
ードとして、当該ロット内の各ウエハに形成されるチッ
プのデバイス名とウエハ上におけるチップの位置とを検
索する。次いで第２の手順で、ホストコンピュータによ
って、当該デバイス名より各チップのプロセス名を検索
し、プロセス情報を引き出す。続いて第３の手順で、ホ
ストコンピュータによって、引き出したプロセス情報を
処理情報として処理装置またはライン用端末に指令す
る。その後第４の手順で、処理情報に基づいて、処理装
置でロット内の各ウエハに形成されるチップの処理を行
う。
ホストコンピュータによって、処理装置に仕掛けたロッ
トのロット番号から当該ロットのロット情報を把握し、
チップ管理コンピュータによって、チップ番号をキーワ
ードとして、当該ロット内の各ウエハに形成されるチッ
プのデバイス名とウエハ上におけるチップの位置とを検
索する。次いで第２の手順で、ホストコンピュータによ
って、当該デバイス名より各チップのプロセス名を検索
し、プロセス情報を引き出す。続いて第３の手順で、ホ
ストコンピュータによって、引き出したプロセス情報を
処理情報として処理装置またはライン用端末に指令す
る。その後第４の手順で、処理情報に基づいて、処理装
置でロット内の各ウエハに形成されるチップの処理を行
う。
【００１２】
【作用】上記チップ管理システムでは、各ウエハに対す
るチップのマッピングを行うとともに、各チップに番号
付けしてその番号とデバイス情報とを関連付けたマップ
情報を作成するチップ管理コンピュータをホストコンピ
ュータに接続し、さらに上記マップ情報を記憶するチッ
プ情報記憶手段を設けたことにより、ホストコンピュー
タを通じてチップごとに異なる条件の処理情報が処理装
置に指示される。例えば感光工程の場合には、チップご
とに異なるフォトマスクを用いて、異なる感光条件でレ
ジスト膜の感光が行える。またアニール処理工程では、
例えばエネルギービームによるアニール処理を用いるこ
とにより、ウエハ上の一部分のチップのみがアニール処
理される。さらにアニール処理条件をチップごとに変え
られる。
るチップのマッピングを行うとともに、各チップに番号
付けしてその番号とデバイス情報とを関連付けたマップ
情報を作成するチップ管理コンピュータをホストコンピ
ュータに接続し、さらに上記マップ情報を記憶するチッ
プ情報記憶手段を設けたことにより、ホストコンピュー
タを通じてチップごとに異なる条件の処理情報が処理装
置に指示される。例えば感光工程の場合には、チップご
とに異なるフォトマスクを用いて、異なる感光条件でレ
ジスト膜の感光が行える。またアニール処理工程では、
例えばエネルギービームによるアニール処理を用いるこ
とにより、ウエハ上の一部分のチップのみがアニール処
理される。さらにアニール処理条件をチップごとに変え
られる。
【００１３】また、ロット情報，デバイス情報，プロセ
ス情報，チップ位置情報およびチップサイズ情報が入力
される端末を設け、かつ上記端末より入力された各情報
に基づいて、各ウエハ上に形成されるチップのマップ情
報を作成するチップ管理コンピュータを設けることによ
り、チップサイズの異なるチップを搭載したウエハに対
してもマッピングが行える。そして各チップごとに番号
付けされる。このため、サイズが異なるチップが搭載さ
れているウエハに対しても、各チップごとに異なるプロ
セスが、チップ番号に対応して処理装置に指示される。
ス情報，チップ位置情報およびチップサイズ情報が入力
される端末を設け、かつ上記端末より入力された各情報
に基づいて、各ウエハ上に形成されるチップのマップ情
報を作成するチップ管理コンピュータを設けることによ
り、チップサイズの異なるチップを搭載したウエハに対
してもマッピングが行える。そして各チップごとに番号
付けされる。このため、サイズが異なるチップが搭載さ
れているウエハに対しても、各チップごとに異なるプロ
セスが、チップ番号に対応して処理装置に指示される。
【００１４】上記チップ管理システムの入力処理方法で
は、チップ管理コンピュータによって、ウエハ上に形成
するチップの位置座標を規定するマッピングを行って、
各チップに付けたチップ番号とデバイス名とを関連付け
てマップ情報を作成する。そしてマップ情報をチップ情
報記憶手段に記憶することにより、チップごとにデバイ
ス名が関連付けられる。よって、チップ番号でデバイス
名が検索される。またデバイス名によって、それに対応
するプロセス名が引き出され、さらにプロセス名に対応
したプロセス情報が指定される。したがって、各チップ
ごとに異なるプロセス情報を処理情報として処理装置に
指令することが行える。
は、チップ管理コンピュータによって、ウエハ上に形成
するチップの位置座標を規定するマッピングを行って、
各チップに付けたチップ番号とデバイス名とを関連付け
てマップ情報を作成する。そしてマップ情報をチップ情
報記憶手段に記憶することにより、チップごとにデバイ
ス名が関連付けられる。よって、チップ番号でデバイス
名が検索される。またデバイス名によって、それに対応
するプロセス名が引き出され、さらにプロセス名に対応
したプロセス情報が指定される。したがって、各チップ
ごとに異なるプロセス情報を処理情報として処理装置に
指令することが行える。
【００１５】上記ロット処理方法では、ロット番号より
ロット情報を認識し、そしてチップ番号をキーワードと
してデバイス名とウエハにおけるチップ位置とを検索す
る。続いてデバイス名より各チップのプロセス名を検索
し、プロセス情報を引き出し、それを処理情報として処
理装置またはライン用端末に指令する。その後指令に基
づいて、チップの処理を行うことにより、１ウエハ上で
チップごとに異なるプロセス処理が行える。
ロット情報を認識し、そしてチップ番号をキーワードと
してデバイス名とウエハにおけるチップ位置とを検索す
る。続いてデバイス名より各チップのプロセス名を検索
し、プロセス情報を引き出し、それを処理情報として処
理装置またはライン用端末に指令する。その後指令に基
づいて、チップの処理を行うことにより、１ウエハ上で
チップごとに異なるプロセス処理が行える。
【００１６】
【実施例】本発明の第１の実施例を図１のシステム構成
図により説明する。図に示すように、入力されたロット
情報３１に基づいて、ウエハ（図示せず）に形成される
チップごとに、処理情報４１を製造装置または測定装置
等の処理装置２１に指令するホストコンピュータ１１が
設けられている。このホストコンピュータ１１には、ロ
ット情報３１とデバイス情報５１とプロセス情報６１と
チップ位置情報７１とを入力する端末１２が接続されて
いる。また生産ラインのライン内情報８１を入力するラ
イン用端末１３が接続されている。
図により説明する。図に示すように、入力されたロット
情報３１に基づいて、ウエハ（図示せず）に形成される
チップごとに、処理情報４１を製造装置または測定装置
等の処理装置２１に指令するホストコンピュータ１１が
設けられている。このホストコンピュータ１１には、ロ
ット情報３１とデバイス情報５１とプロセス情報６１と
チップ位置情報７１とを入力する端末１２が接続されて
いる。また生産ラインのライン内情報８１を入力するラ
イン用端末１３が接続されている。
【００１７】上記ロット情報３１としては、例えばロッ
ト番号，ウエハ枚数，ウエハ番号等があり、処理情報４
１としては、作業工程名，作業条件等がある。またデバ
イス情報５１としては、例えばデバイス名，デバイスの
チップの大きさ，製作チップ数等がある。このデータ情
報５１は、例えばデバイス名５２がキーワードになる。
プロセス情報６１としては、例えば、プロセス名，工程
名，プロセス条件等がある。このプロセス情報６１は、
例えばプロセス名６２がキーワードになる。さらにチッ
プ位置情報７１は、ウエハ内におけるチップのアドレス
を示すものであり、ライン内情報８１は、処理装置２１
で処理して条件，測定結果等のデータよりなる。
ト番号，ウエハ枚数，ウエハ番号等があり、処理情報４
１としては、作業工程名，作業条件等がある。またデバ
イス情報５１としては、例えばデバイス名，デバイスの
チップの大きさ，製作チップ数等がある。このデータ情
報５１は、例えばデバイス名５２がキーワードになる。
プロセス情報６１としては、例えば、プロセス名，工程
名，プロセス条件等がある。このプロセス情報６１は、
例えばプロセス名６２がキーワードになる。さらにチッ
プ位置情報７１は、ウエハ内におけるチップのアドレス
を示すものであり、ライン内情報８１は、処理装置２１
で処理して条件，測定結果等のデータよりなる。
【００１８】また上記ホストコンピュータ１１には、上
記端末１３よりホストコンピュータ１１を通して入力さ
れたプロセス情報６１を記憶するプロセス情報記憶手段
１４が接続されている。さらに上記ホストコンピュータ
１１には、上記ライン用端末１３または上記処理装置２
１のいずれか一方または両方よりホストコンピュータ１
１を通して入力されたライン内情報８１を記憶するライ
ン内情報記憶手段１５が接続されている。
記端末１３よりホストコンピュータ１１を通して入力さ
れたプロセス情報６１を記憶するプロセス情報記憶手段
１４が接続されている。さらに上記ホストコンピュータ
１１には、上記ライン用端末１３または上記処理装置２
１のいずれか一方または両方よりホストコンピュータ１
１を通して入力されたライン内情報８１を記憶するライ
ン内情報記憶手段１５が接続されている。
【００１９】またさらに上記ホストコンピュータ１１に
は、ロット情報３１とデバイス情報５１とチップ位置情
報７１とに基づいて各ウエハ上にマッピングを行うとと
もに、各チップに番号付けし、各チップ番号９１に対応
するデバイス情報５１のデバイス名５２を関連付けて、
マップ情報１０１を作成するチップ管理コンピュータ１
６が接続されている。上記チップ管理コンピュータ１６
には、マップ情報１０１を記憶するチップ情報記憶手段
１７が接続されている。上記のごとくに、チップ管理シ
ステム１は構成されている。
は、ロット情報３１とデバイス情報５１とチップ位置情
報７１とに基づいて各ウエハ上にマッピングを行うとと
もに、各チップに番号付けし、各チップ番号９１に対応
するデバイス情報５１のデバイス名５２を関連付けて、
マップ情報１０１を作成するチップ管理コンピュータ１
６が接続されている。上記チップ管理コンピュータ１６
には、マップ情報１０１を記憶するチップ情報記憶手段
１７が接続されている。上記のごとくに、チップ管理シ
ステム１は構成されている。
【００２０】なお上記各接続に関しては、有線で接続し
てもよく、あるいは無線で接続してもよい。または有線
と無線とを併用してもよい。
てもよく、あるいは無線で接続してもよい。または有線
と無線とを併用してもよい。
【００２１】上記チップ管理システム１では、ホストコ
ンピュータ１１に接続されるチップ管理コンピュータ１
６によって、ロット情報３１，デバイス情報５１，チッ
プ位置情報７１等に基づいて、各ウエハに形成されるチ
ップのマッピングを行うとともに、各チップに番号付け
し、各チップ番号９１とデバイス情報５１とを関連付け
たマップ情報１０１を作成する。そして作成したマップ
情報１０１をチップ情報記憶手段１７に記憶する。
ンピュータ１１に接続されるチップ管理コンピュータ１
６によって、ロット情報３１，デバイス情報５１，チッ
プ位置情報７１等に基づいて、各ウエハに形成されるチ
ップのマッピングを行うとともに、各チップに番号付け
し、各チップ番号９１とデバイス情報５１とを関連付け
たマップ情報１０１を作成する。そして作成したマップ
情報１０１をチップ情報記憶手段１７に記憶する。
【００２２】このため、例えば、処理装置２１にロット
が仕掛かった場合には、ホストコンピュータ１１は、処
理装置２１に仕掛けられたロットのロット番号３２から
当該ロット内の各ウエハの状態を把握する。そして各ウ
エハに形成されるチップのデバイス名５２とウエハ上に
おける位置とを、チップ番号９１をキーワードとして、
チップ管理コンピュータ１６を通じてチップ情報記憶手
段１７より検索する。そして、当該チップ番号９１に対
応するデバイス名５２が判明する。
が仕掛かった場合には、ホストコンピュータ１１は、処
理装置２１に仕掛けられたロットのロット番号３２から
当該ロット内の各ウエハの状態を把握する。そして各ウ
エハに形成されるチップのデバイス名５２とウエハ上に
おける位置とを、チップ番号９１をキーワードとして、
チップ管理コンピュータ１６を通じてチップ情報記憶手
段１７より検索する。そして、当該チップ番号９１に対
応するデバイス名５２が判明する。
【００２３】次いでプロセス情報記憶手段１５より、デ
バイス名５２をキーワードとして、各チップのプロセス
名６２を検索する。プロセス名６２はプロセス情報６１
のキーワードになっているので、プロセス名６２よりプ
ロセス情報６１が引き出される。その結果をライン用端
末１３に表示するか、または処理装置２１に処理情報４
１として指令する。ライン用端末１３に表示した場合に
は、作業者が処理装置２１に処理情報４１を入力して、
各ウエハに当該プロセスを施す。また直接、処理装置２
１に処理情報４１を指令した場合には、その処理情報４
１によって、各ウエハに当該プロセスを施す。
バイス名５２をキーワードとして、各チップのプロセス
名６２を検索する。プロセス名６２はプロセス情報６１
のキーワードになっているので、プロセス名６２よりプ
ロセス情報６１が引き出される。その結果をライン用端
末１３に表示するか、または処理装置２１に処理情報４
１として指令する。ライン用端末１３に表示した場合に
は、作業者が処理装置２１に処理情報４１を入力して、
各ウエハに当該プロセスを施す。また直接、処理装置２
１に処理情報４１を指令した場合には、その処理情報４
１によって、各ウエハに当該プロセスを施す。
【００２４】このようにして、ホストコンピュータ１１
よりチップ管理コンピュータ１６を通じてマップ情報１
０１を呼び出し、チップごとに異なる条件の処理情報４
１が処理装置２１に指示される。例えば感光工程の場合
には、チップごとに異なるフォトマスクを用いて、異な
る感光条件でレジスト膜の感光が行える。またアニール
処理工程では、例えばエネルギービームによるアニール
処理を用いることにより、ウエハ上の一部分のチップの
みがアニール処理される。さらにアニール処理条件をチ
ップごとに変えられる。
よりチップ管理コンピュータ１６を通じてマップ情報１
０１を呼び出し、チップごとに異なる条件の処理情報４
１が処理装置２１に指示される。例えば感光工程の場合
には、チップごとに異なるフォトマスクを用いて、異な
る感光条件でレジスト膜の感光が行える。またアニール
処理工程では、例えばエネルギービームによるアニール
処理を用いることにより、ウエハ上の一部分のチップの
みがアニール処理される。さらにアニール処理条件をチ
ップごとに変えられる。
【００２５】次に一例として、上記チップ管理システム
１におけるチップの位置座標の決め方を、図２により説
明する。図に示すように、ウエハ１２１には複数のチッ
プ１２２（１２２−１，１２２−２，１２２−３，・・
・）が形成される。通常、チップ１２２間にはストリー
ト１２３が形成される。したがって、チップ１２２の座
標を決定するには、図面のｘ行方向およびｙ列方向のチ
ップの繰り返し間隔ａ，ｂと基準チップ１２２−１（１
２２）を決定する必要がある。そしてチップ１２２に番
号付けするには、例えばｘ行ｙ列のチップはｚ番（１２
２−ｚ）というように表示する。したがって、ロット情
報（３１）には、上記ロット番号，ウエハ枚数，ウエハ
番号の他に、チップ番号ｚが記憶される。またチップ番
号ｚによって、ロット番号，ウエハ枚数，ウエハ番号等
を表示することができれば、それらの情報はなくてもよ
い。また上記位置決めのデータは、例えば処理装置の一
つのステッパーが有するチップ座標を用いることも可能
である。
１におけるチップの位置座標の決め方を、図２により説
明する。図に示すように、ウエハ１２１には複数のチッ
プ１２２（１２２−１，１２２−２，１２２−３，・・
・）が形成される。通常、チップ１２２間にはストリー
ト１２３が形成される。したがって、チップ１２２の座
標を決定するには、図面のｘ行方向およびｙ列方向のチ
ップの繰り返し間隔ａ，ｂと基準チップ１２２−１（１
２２）を決定する必要がある。そしてチップ１２２に番
号付けするには、例えばｘ行ｙ列のチップはｚ番（１２
２−ｚ）というように表示する。したがって、ロット情
報（３１）には、上記ロット番号，ウエハ枚数，ウエハ
番号の他に、チップ番号ｚが記憶される。またチップ番
号ｚによって、ロット番号，ウエハ枚数，ウエハ番号等
を表示することができれば、それらの情報はなくてもよ
い。また上記位置決めのデータは、例えば処理装置の一
つのステッパーが有するチップ座標を用いることも可能
である。
【００２６】上記チップ管理システム１において、ウエ
ハに複数のデバイスを搭載し、かつ搭載するデバイスの
チップサイズが異なる場合には、各デバイスごとのチッ
プサイズに関するチップサイズ情報をチップ管理コンピ
ュータ１６に入力する必要が生じる。このような場合の
一例を第２の実施例として、図３のシステム構成図によ
り説明する。
ハに複数のデバイスを搭載し、かつ搭載するデバイスの
チップサイズが異なる場合には、各デバイスごとのチッ
プサイズに関するチップサイズ情報をチップ管理コンピ
ュータ１６に入力する必要が生じる。このような場合の
一例を第２の実施例として、図３のシステム構成図によ
り説明する。
【００２７】図に示すように、このチップ管理システム
２は、上記図１で説明したチップ管理システム（１）と
ほぼ同様の構成を成す。したがって、ホストコンピュー
タ１１には端末１２とライン内情報８１を入力するライ
ン用端末１３とが接続されている。さらにプロセス情報
６１を記憶するプロセス情報記憶手段１４とライン内情
報を記憶するライン内情報記憶手段１５とが接続されて
いる。またホストコンピュータ１１には処理装置２１が
オンライン接続されている。この処理装置２１はホスト
コンピュータ１１より指令される処理情報４１によって
稼働する。さらに上記ホストコンピュータ１１には、マ
ップ情報１０１を作成するチップ管理コンピュータ１６
が接続されている。チップ管理コンピュータ１６には、
マップ情報１０１を記憶するチップ情報記憶手段１７が
接続されている。
２は、上記図１で説明したチップ管理システム（１）と
ほぼ同様の構成を成す。したがって、ホストコンピュー
タ１１には端末１２とライン内情報８１を入力するライ
ン用端末１３とが接続されている。さらにプロセス情報
６１を記憶するプロセス情報記憶手段１４とライン内情
報を記憶するライン内情報記憶手段１５とが接続されて
いる。またホストコンピュータ１１には処理装置２１が
オンライン接続されている。この処理装置２１はホスト
コンピュータ１１より指令される処理情報４１によって
稼働する。さらに上記ホストコンピュータ１１には、マ
ップ情報１０１を作成するチップ管理コンピュータ１６
が接続されている。チップ管理コンピュータ１６には、
マップ情報１０１を記憶するチップ情報記憶手段１７が
接続されている。
【００２８】そして、本チップ管理システム２では、上
記端末１２が、ロット情報３１とデバイス情報５１とプ
ロセス情報６１とチップ位置情報７１とを入力するとと
もに各デバイスごとのチップサイズに関するチップサイ
ズ情報１１１を入力するもので構成されている。またチ
ップ管理コンピュータ１６は、ロット情報３１とデバイ
ス情報５１とチップ位置情報７１とチップサイズ情報１
１１とに基づいて各ウエハ上にマッピングを行うととも
に、各チップに番号付けし、各チップ番号９１に対応す
るデバイス情報５１のデバイス名５２を関連付けて、マ
ップ情報１０１を作成するもので構成されている。
記端末１２が、ロット情報３１とデバイス情報５１とプ
ロセス情報６１とチップ位置情報７１とを入力するとと
もに各デバイスごとのチップサイズに関するチップサイ
ズ情報１１１を入力するもので構成されている。またチ
ップ管理コンピュータ１６は、ロット情報３１とデバイ
ス情報５１とチップ位置情報７１とチップサイズ情報１
１１とに基づいて各ウエハ上にマッピングを行うととも
に、各チップに番号付けし、各チップ番号９１に対応す
るデバイス情報５１のデバイス名５２を関連付けて、マ
ップ情報１０１を作成するもので構成されている。
【００２９】上記チップ管理システム２では、各デバイ
スごとのチップサイズに関するチップサイズ情報１１１
を入力する機能を端末１２が有し、チップ管理コンピュ
ータ１６が、チップサイズ情報１１１を考慮してマップ
情報を作成する機能を有することにより、チップサイズ
の異なるチップを搭載したウエハに対してもマッピング
が行える。そして各チップごとに番号付けされる。この
ため、サイズが異なるチップが搭載されているウエハに
対しても、各チップごとにチップサイズ情報１１１が関
連付けられるので、ウエハ上におけるチップの位置が確
実に規定される。したがって、チップ番号９１に対応し
たプロセスを処理情報４１として処理装置２１に指示で
きる。
スごとのチップサイズに関するチップサイズ情報１１１
を入力する機能を端末１２が有し、チップ管理コンピュ
ータ１６が、チップサイズ情報１１１を考慮してマップ
情報を作成する機能を有することにより、チップサイズ
の異なるチップを搭載したウエハに対してもマッピング
が行える。そして各チップごとに番号付けされる。この
ため、サイズが異なるチップが搭載されているウエハに
対しても、各チップごとにチップサイズ情報１１１が関
連付けられるので、ウエハ上におけるチップの位置が確
実に規定される。したがって、チップ番号９１に対応し
たプロセスを処理情報４１として処理装置２１に指示で
きる。
【００３０】また、チップ管理システム１またはチップ
管理システム２では、処理装置２１で処理した各チップ
の履歴，処理条件，処理結果等に関する情報をライン内
情報８１として、ホストコンピュータ１１を介してライ
ン内情報記憶手段１５に記憶させることが可能である。
したがって、ホストコンピュータ１１はライン内情報記
憶手段１５に記憶されているライン内情報８１を検索す
ることにより、各チップの状態を把握することが可能に
なる。そしてチップの現時点での状態を考慮することに
より処理装置２１に指示する処理情報４１を指示する際
に、各チップに対してきめ細かな処理条件を指示するこ
とも可能になる。
管理システム２では、処理装置２１で処理した各チップ
の履歴，処理条件，処理結果等に関する情報をライン内
情報８１として、ホストコンピュータ１１を介してライ
ン内情報記憶手段１５に記憶させることが可能である。
したがって、ホストコンピュータ１１はライン内情報記
憶手段１５に記憶されているライン内情報８１を検索す
ることにより、各チップの状態を把握することが可能に
なる。そしてチップの現時点での状態を考慮することに
より処理装置２１に指示する処理情報４１を指示する際
に、各チップに対してきめ細かな処理条件を指示するこ
とも可能になる。
【００３１】次に上記図１で説明したチップ管理システ
ム１（または図３で説明したチップ管理システム２）の
入力処理方法を、図４の流れ図により説明する。なお図
では、上記図１または図３で説明したと同様の構成部品
には同一符号を付す。
ム１（または図３で説明したチップ管理システム２）の
入力処理方法を、図４の流れ図により説明する。なお図
では、上記図１または図３で説明したと同様の構成部品
には同一符号を付す。
【００３２】図に示すように、第１の手順で、「ロット
情報の入力と記憶」を行う。この手順では、生産ライン
に投入するロットに関する情報として、例えばロット番
号３２，ウエハ枚数３３，ウエハ番号３４等のロット情
報３１を端末１２よりホストコンピュータ１１に入力し
て、それらの情報をライン内情報記憶手段１５に記憶す
る。なおウエハに対する番号付けは、入力順に自動的に
行うことも可能である。
情報の入力と記憶」を行う。この手順では、生産ライン
に投入するロットに関する情報として、例えばロット番
号３２，ウエハ枚数３３，ウエハ番号３４等のロット情
報３１を端末１２よりホストコンピュータ１１に入力し
て、それらの情報をライン内情報記憶手段１５に記憶す
る。なおウエハに対する番号付けは、入力順に自動的に
行うことも可能である。
【００３３】次いで第２の手順で、「デバイス情報の入
力」を行う。この手順では、デバイス情報５１を端末１
２よりホストコンピュータ１１に入力する。このデバイ
ス情報５１は、ウエハ上に作製するデバイスに関する情
報であって、例えばデバイス名５２，デバイスのチップ
の大きさ５３，製作するデバイスのチップ数５４等より
なる。なお上記端末１２は、複数の種類のデバイスに関
する情報を入力することも可能である。
力」を行う。この手順では、デバイス情報５１を端末１
２よりホストコンピュータ１１に入力する。このデバイ
ス情報５１は、ウエハ上に作製するデバイスに関する情
報であって、例えばデバイス名５２，デバイスのチップ
の大きさ５３，製作するデバイスのチップ数５４等より
なる。なお上記端末１２は、複数の種類のデバイスに関
する情報を入力することも可能である。
【００３４】続いて第３の手順で、「プロセス情報の選
択」を行う。この手順では、ホストコンピュータ１１に
よって、上記第２の手順で入力したデバイス情報５１に
基づいて各デバイスに適用するプロセスを、予めプロセ
ス情報６１を記憶させておいたプロセス情報記憶手段１
４より選択して当該ホストコンピュータ１１に呼び出
す。例えばデバイス名５２をキーワードとして、それに
対応するプロセス名６２を呼び出す。
択」を行う。この手順では、ホストコンピュータ１１に
よって、上記第２の手順で入力したデバイス情報５１に
基づいて各デバイスに適用するプロセスを、予めプロセ
ス情報６１を記憶させておいたプロセス情報記憶手段１
４より選択して当該ホストコンピュータ１１に呼び出
す。例えばデバイス名５２をキーワードとして、それに
対応するプロセス名６２を呼び出す。
【００３５】さらに第４の手順で、「デバイス情報とプ
ロセス情報とライン内情報の記憶」を行う。この手順で
は、デバイス情報５１のキーワードであるデバイス名５
２と各デバイスに割り当てたプロセス情報６１のキーワ
ードであるプロセス名６２とをライン内情報記憶手段１
５に記憶する。また当該ロットに既に実行された処理に
関する情報は、ライン内情報８１として予めライン内情
報記憶手段１５に記憶されている。そしてプロセス情報
記憶手段１４よりプロセス情報６１のプロセス条件６３
をホストコンピュータ１１に引き出して、さらにライン
内情報記憶手段１５に記憶する。
ロセス情報とライン内情報の記憶」を行う。この手順で
は、デバイス情報５１のキーワードであるデバイス名５
２と各デバイスに割り当てたプロセス情報６１のキーワ
ードであるプロセス名６２とをライン内情報記憶手段１
５に記憶する。また当該ロットに既に実行された処理に
関する情報は、ライン内情報８１として予めライン内情
報記憶手段１５に記憶されている。そしてプロセス情報
記憶手段１４よりプロセス情報６１のプロセス条件６３
をホストコンピュータ１１に引き出して、さらにライン
内情報記憶手段１５に記憶する。
【００３６】次いで第５の手順で、「マッピング」を行
う。この手順では、チップ管理コンピュータ１６によっ
て、ロット情報３１とデバイス情報５１とチップ位置情
報７１とに基づいてウエハ上に形成するチップの位置座
標を確定する。
う。この手順では、チップ管理コンピュータ１６によっ
て、ロット情報３１とデバイス情報５１とチップ位置情
報７１とに基づいてウエハ上に形成するチップの位置座
標を確定する。
【００３７】続いて第６の手順で、「マップ情報の作
成」を行う。この手順では、チップ管理コンピュータ１
６によって、マッピングした各チップに番号を付して、
当該チップ番号９１とデバイス名５２とを関連付けるこ
とにより、マップ情報１０１を作成する。
成」を行う。この手順では、チップ管理コンピュータ１
６によって、マッピングした各チップに番号を付して、
当該チップ番号９１とデバイス名５２とを関連付けるこ
とにより、マップ情報１０１を作成する。
【００３８】またデバイスごとにチップサイズが異なる
場合には、上記第５の手順で、図３で説明したチップサ
イズ情報（１１１）を端末１２よりチップ管理コンピュ
ータ１６に入力し、このチップサイズ情報（１１１）と
上記ウエハ情報３１と上記デバイス情報５１とよりウエ
ハ上に形成するチップの位置座標を確定する。そして第
６の手順で、各チップに番号を付して、当該チップ番号
９１とデバイス名５２とを関連付けて、マップを作成す
る。
場合には、上記第５の手順で、図３で説明したチップサ
イズ情報（１１１）を端末１２よりチップ管理コンピュ
ータ１６に入力し、このチップサイズ情報（１１１）と
上記ウエハ情報３１と上記デバイス情報５１とよりウエ
ハ上に形成するチップの位置座標を確定する。そして第
６の手順で、各チップに番号を付して、当該チップ番号
９１とデバイス名５２とを関連付けて、マップを作成す
る。
【００３９】その後第７の手順で、「マップ情報の記
憶」を行う。この手順では、上記作成したマップ情報１
０１をチップ情報記憶手段１７に記憶する。
憶」を行う。この手順では、上記作成したマップ情報１
０１をチップ情報記憶手段１７に記憶する。
【００４０】上記チップ管理システムの入力処理方法で
は、チップ管理コンピュータ１６によって、ウエハ上に
形成するチップの位置座標を規定するマッピングを行っ
て、各チップに付けたチップ番号９１とデバイス名５２
とを関連付けて、マップ情報１０１を作成する。そして
マップ情報１０１をチップ情報記憶手段１７に記憶する
ことにより、チップごとにデバイス名５２が関連付けら
れる。
は、チップ管理コンピュータ１６によって、ウエハ上に
形成するチップの位置座標を規定するマッピングを行っ
て、各チップに付けたチップ番号９１とデバイス名５２
とを関連付けて、マップ情報１０１を作成する。そして
マップ情報１０１をチップ情報記憶手段１７に記憶する
ことにより、チップごとにデバイス名５２が関連付けら
れる。
【００４１】次に上記マップ情報１０１に基づいて、ウ
エハプロセスを行う場合を、図５のロット処理の流れ図
により説明する。なお図では、上記図１または図３で説
明したと同様の構成部品には同一符号を付す。
エハプロセスを行う場合を、図５のロット処理の流れ図
により説明する。なお図では、上記図１または図３で説
明したと同様の構成部品には同一符号を付す。
【００４２】図に示すように、第１の手順では、まず処
理装置２１にロット１３１が仕掛かると、ホストコンピ
ュータ１１は、処理装置２１に仕掛けられたロット１３
１のロット番号３２からロット情報３１を認識し、ロッ
ト情報３１によってロット１３１内の各ウエハの状態を
認識する。そしてチップ番号９１をキーワードとして、
チップ管理コンピュータ１６を通じてチップ情報記憶手
段１７に記憶されているマップ情報１０１より各ウエハ
に形成されるチップのデバイス名５２とウエハ上におけ
るチップ位置とを検索する。そして検索した結果、当該
チップ番号９１に対応するデバイス名５２が判明する。
そしてホストコンピュータ１１にチップ番号９１に関連
付けられたデバイス名５２を引き出す。
理装置２１にロット１３１が仕掛かると、ホストコンピ
ュータ１１は、処理装置２１に仕掛けられたロット１３
１のロット番号３２からロット情報３１を認識し、ロッ
ト情報３１によってロット１３１内の各ウエハの状態を
認識する。そしてチップ番号９１をキーワードとして、
チップ管理コンピュータ１６を通じてチップ情報記憶手
段１７に記憶されているマップ情報１０１より各ウエハ
に形成されるチップのデバイス名５２とウエハ上におけ
るチップ位置とを検索する。そして検索した結果、当該
チップ番号９１に対応するデバイス名５２が判明する。
そしてホストコンピュータ１１にチップ番号９１に関連
付けられたデバイス名５２を引き出す。
【００４３】次いで第２の手順で、ホストコンピュータ
１１によって、デバイス名５２をキーワードとして、プ
ロセス情報記憶手段１４より各チップのプロセス名６２
を検索する。プロセス名６２はプロセス情報６１のキー
ワードになっているので、プロセス名６２よりプロセス
情報６１が引き出される。
１１によって、デバイス名５２をキーワードとして、プ
ロセス情報記憶手段１４より各チップのプロセス名６２
を検索する。プロセス名６２はプロセス情報６１のキー
ワードになっているので、プロセス名６２よりプロセス
情報６１が引き出される。
【００４４】続いて第３の手順で、ホストコンピュータ
１１によって、プロセス情報６１を処理情報４１とし
て、ライン用端末１３に表示するか、または処理装置２
１に指令する。そして第４の手順で、ライン用端末１３
に表示した場合には、作業者が処理装置２１に処理情報
４１を入力して、各ウエハに当該プロセスを施す。また
直接、処理装置２１に処理情報４１を指令した場合に
は、その処理情報４１によって、当該ロット１３１の各
ウエハのチップに所定のプロセスを施す。
１１によって、プロセス情報６１を処理情報４１とし
て、ライン用端末１３に表示するか、または処理装置２
１に指令する。そして第４の手順で、ライン用端末１３
に表示した場合には、作業者が処理装置２１に処理情報
４１を入力して、各ウエハに当該プロセスを施す。また
直接、処理装置２１に処理情報４１を指令した場合に
は、その処理情報４１によって、当該ロット１３１の各
ウエハのチップに所定のプロセスを施す。
【００４５】上記チップ管理システムのロット処理方法
では、チップ番号９１でデバイス名５２を検索し、それ
に対応するプロセス名６２を引き出して、プロセス情報
６１を指定する。したがって、各チップごとに異なるプ
ロセス処理が、処理情報４１として処理装置２１に指令
される。
では、チップ番号９１でデバイス名５２を検索し、それ
に対応するプロセス名６２を引き出して、プロセス情報
６１を指定する。したがって、各チップごとに異なるプ
ロセス処理が、処理情報４１として処理装置２１に指令
される。
【００４６】
【発明の効果】以上、説明したように本発明のチップ管
理システムによれば、各ウエハに形成されるチップのマ
ッピングを行うとともに、各チップに番号付けし、各チ
ップ番号とデバイス情報とを関連付けたマップ情報を作
成するチップ管理コンピュータをホストコンピュータに
接続し、さらにさらに上記マップ情報を記憶するチップ
情報記憶手段を設けたので、ホストコンピュータを通じ
てチップごとに異なる条件の処理情報を処理装置に指示
することができる。したがって、チップごとにプロセス
条件を変更することが可能になる。このように、チップ
ごとに生産管理を行うことができるので、１ウエハ上で
多品種少量生産が行える。
理システムによれば、各ウエハに形成されるチップのマ
ッピングを行うとともに、各チップに番号付けし、各チ
ップ番号とデバイス情報とを関連付けたマップ情報を作
成するチップ管理コンピュータをホストコンピュータに
接続し、さらにさらに上記マップ情報を記憶するチップ
情報記憶手段を設けたので、ホストコンピュータを通じ
てチップごとに異なる条件の処理情報を処理装置に指示
することができる。したがって、チップごとにプロセス
条件を変更することが可能になる。このように、チップ
ごとに生産管理を行うことができるので、１ウエハ上で
多品種少量生産が行える。
【００４７】また本発明のチップ管理システムのデータ
入力方法によれば、チップ管理コンピュータによって、
ウエハ上におけるチップの位置座標を規定するマッピン
グを行って、各チップに付けたチップ番号とデバイス名
とを関連付けて、マップ情報を作成し、そのマップ情報
をチップ情報記憶手段に記憶するので、チップ番号でデ
バイス名を検索できる。またホストコンピュータによっ
て、デバイス名でプロセス名を検索し、プロセス情報を
指定することができるので、チップ番号でプロセス情報
を指定できる。したがって、各チップごとに異なるプロ
セス情報を処理情報として処理装置に指令することが可
能になる。
入力方法によれば、チップ管理コンピュータによって、
ウエハ上におけるチップの位置座標を規定するマッピン
グを行って、各チップに付けたチップ番号とデバイス名
とを関連付けて、マップ情報を作成し、そのマップ情報
をチップ情報記憶手段に記憶するので、チップ番号でデ
バイス名を検索できる。またホストコンピュータによっ
て、デバイス名でプロセス名を検索し、プロセス情報を
指定することができるので、チップ番号でプロセス情報
を指定できる。したがって、各チップごとに異なるプロ
セス情報を処理情報として処理装置に指令することが可
能になる。
【００４８】本発明のチップ管理システムによるロット
処理方法では、ロット番号よりロット情報を認識し、そ
してチップ番号よりデバイス名とウエハにおけるチップ
の位置とを検索し、デバイス名より各チップのプロセス
名を介してプロセス情報を引き出し、それを処理情報と
して処理装置またはライン用端末に指令して、チップの
処理を行うので、１ウエハ上で、チップごとに異なるプ
ロセス処理を行うことが可能になる。
処理方法では、ロット番号よりロット情報を認識し、そ
してチップ番号よりデバイス名とウエハにおけるチップ
の位置とを検索し、デバイス名より各チップのプロセス
名を介してプロセス情報を引き出し、それを処理情報と
して処理装置またはライン用端末に指令して、チップの
処理を行うので、１ウエハ上で、チップごとに異なるプ
ロセス処理を行うことが可能になる。
【図１】第１の実施例のシステム構成図である。
【図２】チップの番号付け方法の説明図である。
【図３】第２の実施例のシステム構成図である。
【図４】チップ管理システムの入力処理方法の流れ図で
ある。
ある。
【図５】チップ管理システムのロット処理方法の流れ図
である。
である。
１ チップ管理システム ２ チップ管理システム １１ ホストコンピュータ １２ 端末 １３ ライン用端末 １４ プロセス情報記憶手段 １５ ライン内情報記憶手段 １６ チップ管理コンピュータ １７ チップ情報記憶手段 ２１ 処理装置 ３１ ロット情報 ４１ 処理情報 ５１ デバイス情報 ５２ デバイス名 ６１ プロセス情報 ６２ プロセス名 ６３ プロセス条件 ７１ チップ位置情報 ８１ ライン内情報 ９１ チップ番号 １０１ マップ情報 １１１ チップサイズ情報
Claims (4)
- 【請求項１】 異なるプロセス情報を必要とする複数の
チップを搭載したウエハの生産管理を行うチップ管理シ
ステムであって、 ロット情報とデバイス情報とプロセス情報とチップ位置
情報とを入力する端末と、 ライン内情報を入力するライン用端末と、 入力された前記ロット情報に基づいて、ウエハに形成さ
れるチップごとの処理情報をロットの処理を行う処理装
置に指令するもので、前記端末と前記ライン用端末とを
接続したホストコンピュータと、 前記端末より入力されたプロセス情報を前記ホストコン
ピュータを通じて記憶するもので、当該ホストコンピュ
ータに接続したプロセス情報記憶手段と、 前記ライン用端末より入力されたライン内情報を前記ホ
ストコンピュータを通じて記憶するもので、当該ホスト
コンピュータに接続したライン内情報記憶手段と、 前記ロット情報と前記デバイス情報と前記チップ位置情
報とに基づいて各ウエハに形成されるチップのマップを
作成するとともに、各チップに番号付けして各チップ番
号に対応するデバイス情報を関連付けてマップ情報を作
成するもので、前記ホストコンピュータに接続したチッ
プ管理コンピュータと、 前記マップ情報を記憶するもので、前記チップ管理コン
ピュータに接続したチップ情報記憶手段とよりなること
を特徴とするチップ管理システム。 - 【請求項２】 請求項１記載のチップ管理システムにお
いて、 前記端末は、ロット情報とデバイス情報とプロセス情報
とチップ位置情報とを入力するとともに、各デバイスご
とのチップの大きさに関するチップサイズ情報を入力す
るもので構成され、 前記チップ管理コンピュータは、前記ロット情報と前記
デバイス情報と前記チップ位置情報と前記チップサイズ
情報とに基づいて各ウエハ上にマッピングを行うととも
に、各チップに番号付けし、各チップ番号に対応するデ
バイス情報を関連付けるもので構成されていることを特
徴とするチップ管理システム。 - 【請求項３】 請求項１または請求項２記載のチップ管
理システムの入力処理方法であって、 生産ラインに投入するロットに関するロット情報を端末
よりホストコンピュータに入力してライン内情報記憶手
段に記憶する第１の手順と、 ウエハ上に作製するデバイスに関するデバイス情報を端
末よりホストコンピュータに入力する第２の手順と、 ホストコンピュータによって、前記第２の手順で入力し
たデバイス情報に基づいて各デバイスに適用するプロセ
スを、予めプロセス情報を記憶させておいたプロセス情
報記憶手段より選択し、選択したプロセス情報を当該ホ
ストコンピュータに引き出す第３の手順と、 前記デバイス情報のうちのデバイス名と各デバイスに割
り当てたプロセス情報のうちのプロセス名とをライン内
情報記憶手段に記憶するとともに、プロセス情報記憶手
段よりプロセス条件を引き出してライン内情報記憶手段
に記憶する第４の手順と、 前記チップ管理コンピュータによって、前記端末より入
力された各情報に基づいてウエハ上に形成するチップの
位置座標を規定するマッピングを行う第５の手順と、 前記チップ管理コンピュータによって、マッピングを行
った各チップに対して番号付けし、当該番号とデバイス
名とを関連付けて、マップ情報を作成する第６の手順
と、 前記マップ情報をチップ情報記憶手段に記憶する第７の
手順とを行うことを特徴とするチップ管理システムの入
力処理方法。 - 【請求項４】 請求項１または請求項２記載のチップ管
理システムのロット処理方法であって、 ホストコンピュータによって、処理装置に仕掛けたロッ
トのロット番号からロット情報を認識し、チップ管理コ
ンピュータによって、チップ番号をキーワードとして当
該ロット内の各ウエハに形成されるチップのデバイス名
と当該ウエハ上におけるチップの位置とを検索する第１
の手順と、 ホストコンピュータによって、前記チップ番号に対応す
るデバイス名を引き出して、当該デバイス名より各チッ
プのプロセス名を検索し、プロセス情報を引き出す第２
の手順と、 ホストコンピュータによって、前記引き出したプロセス
情報を処理情報として前記処理装置またはライン用端末
に指令する第３の手順と、 前記処理情報に基づいて、前記処理装置によって、前記
ロット内の各ウエハに形成されるチップの処理を行う第
４の手順とを行うことを特徴とするチップ管理システム
のロット処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278393A JP3309478B2 (ja) | 1993-02-26 | 1993-02-26 | チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法 |
| KR1019940002318A KR100321431B1 (ko) | 1993-02-26 | 1994-02-08 | 칩관리시스템및그입력처리방법과로트처리방법 |
| US08/202,157 US5448488A (en) | 1993-02-26 | 1994-02-25 | Computer-controlled individual chip management system for processing wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278393A JP3309478B2 (ja) | 1993-02-26 | 1993-02-26 | チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252020A true JPH06252020A (ja) | 1994-09-09 |
| JP3309478B2 JP3309478B2 (ja) | 2002-07-29 |
Family
ID=13210305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6278393A Expired - Fee Related JP3309478B2 (ja) | 1993-02-26 | 1993-02-26 | チップ管理システムおよびその入力処理方法とロット処理方法およびチップ管理システムによるチップ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5448488A (ja) |
| JP (1) | JP3309478B2 (ja) |
| KR (1) | KR100321431B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128403A (en) * | 1997-08-26 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Wafer map analysis aid system, wafer map analyzing method and wafer processing method |
| US6862725B2 (en) | 1999-03-24 | 2005-03-01 | Fujitsu Limited | Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5699260A (en) * | 1995-03-14 | 1997-12-16 | Analog Devices, Incorporated | Technique for optimizing the number of IC chips obtainable from a wafer |
| US6119049A (en) * | 1996-08-12 | 2000-09-12 | Tandon Associates, Inc. | Memory module assembly using partially defective chips |
| JPH10106917A (ja) * | 1996-10-02 | 1998-04-24 | Toshiba Corp | 半導体装置製造用生産システム |
| US5927512A (en) | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US6100486A (en) | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5844803A (en) | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
| US5915231A (en) | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
| TW376542B (en) * | 1997-03-04 | 1999-12-11 | Canon Kk | Exposure unit, exposure system and device manufacturing method |
| US5856923A (en) * | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
| US7120513B1 (en) | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
| US5907492A (en) * | 1997-06-06 | 1999-05-25 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs |
| US6049624A (en) * | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
| US6366824B1 (en) * | 1998-09-30 | 2002-04-02 | Advanced Micro Devices, Inc. | Manufacturing reference database |
| WO2000036479A1 (en) * | 1998-12-16 | 2000-06-22 | Speedfam-Ipec Corporation | An equipment virtual controller |
| FR2815746B1 (fr) * | 2000-10-19 | 2005-04-08 | Patrick Yves Raymond Jost | Systeme de pilotage par lot, d'ordre de realisation monophase a processus connexe, destine a toute realisation technique, materialisee ou non, devant respecter un sequence operation de mise en oeuvre |
| US6792365B2 (en) | 2001-08-10 | 2004-09-14 | Micron Technology, Inc. | Sequential unique marking |
| US7169685B2 (en) | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
| US7684608B2 (en) * | 2006-02-23 | 2010-03-23 | Vistech Corporation | Tape and reel inspection system |
| JP5968705B2 (ja) * | 2012-07-13 | 2016-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842491A (en) * | 1972-12-08 | 1974-10-22 | Ibm | Manufacture of assorted types of lsi devices on same wafer |
| US4343877A (en) * | 1981-01-02 | 1982-08-10 | Amdahl Corporation | System for design and production of integrated circuit photomasks and integrated circuit devices |
| US4571685A (en) * | 1982-06-23 | 1986-02-18 | Nec Corporation | Production system for manufacturing semiconductor devices |
| US4967146A (en) * | 1989-05-15 | 1990-10-30 | Rockwell International Corporation | Semiconductor chip production and testing processes |
-
1993
- 1993-02-26 JP JP6278393A patent/JP3309478B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-08 KR KR1019940002318A patent/KR100321431B1/ko not_active IP Right Cessation
- 1994-02-25 US US08/202,157 patent/US5448488A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128403A (en) * | 1997-08-26 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Wafer map analysis aid system, wafer map analyzing method and wafer processing method |
| KR100288907B1 (ko) * | 1997-08-26 | 2001-06-01 | 다니구찌 이찌로오, 기타오카 다카시 | 웨이퍼맵 해석 보조시스템 및 웨이퍼맵 해석방법 |
| US6862725B2 (en) | 1999-03-24 | 2005-03-01 | Fujitsu Limited | Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof |
| US7062346B2 (en) | 1999-03-24 | 2006-06-13 | Fujitsu Limited | Method for manufacturing multi-kind and small quantity semiconductor products in a mass-production line and system thereof |
| JP4951811B2 (ja) * | 1999-03-24 | 2012-06-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100321431B1 (ko) | 2002-06-20 |
| US5448488A (en) | 1995-09-05 |
| KR940020248A (ko) | 1994-09-15 |
| JP3309478B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06252020A (ja) | チップ管理システムおよびその入力処理方法とロット処理方法 | |
| US5551014A (en) | Method and apparatus for designing integrated circuits according to master slice approach | |
| US7343214B2 (en) | Die-level traceability mechanism for semiconductor assembly and test facility | |
| CN115394671A (zh) | 抓取对象引脚的方法、测试芯片及其设计方法、系统 | |
| JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法，及びそれらのデザインルール確認方法 | |
| JP3102365B2 (ja) | 配置配線方法 | |
| KR101652321B1 (ko) | 관계형 db를 이용한 발전소의 루프 와이어링 다이어그램 자동 생성 시스템 및 방법 | |
| JP2606112B2 (ja) | 半導体装置の製造システム | |
| JPS5967638A (ja) | 半導体装置の製造システム | |
| JPH07326676A (ja) | 配線シミュレーション方法 | |
| JP2542784B2 (ja) | 自動部品認識装置 | |
| JPH07234188A (ja) | データ解析システム | |
| JPH0816621A (ja) | 図面管理方法及びその装置 | |
| JP3227736B2 (ja) | 作業内容切換指示装置 | |
| JPH0721271A (ja) | 製造条件の管理指示方法 | |
| JPH0830671A (ja) | 配線経路調査装置 | |
| JP2018163937A (ja) | 半導体の加工検査装置関連付けシステムおよびプログラム | |
| JPH05204926A (ja) | 生産管理システム | |
| JPH06187401A (ja) | 設計支援装置 | |
| JPH0917837A (ja) | 物品の生産管理方法 | |
| JPH04318956A (ja) | 自動配置配線装置 | |
| JPH01281571A (ja) | シンボル図形配置方法 | |
| JPH06131419A (ja) | 自動図形配置装置及び自動図形配置方法 | |
| JPH0668189A (ja) | Ｃａｄにおける線番号および端子記号の自動付与方法 | |
| JPH07262341A (ja) | 文字列の自動配置装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |