CN116029258A

CN116029258A - 一种芯片版图验证方法、装置、设备及存储介质

Info

Publication number: CN116029258A
Application number: CN202310294938.8A
Authority: CN
Inventors: 兰金保; 宋志勋; 陈建威
Original assignee: Shenzhen Qianhai Shenlei Semiconductor Co ltd
Current assignee: Shenzhen Qianhai Shenlei Semiconductor Co ltd
Priority date: 2023-03-24
Filing date: 2023-03-24
Publication date: 2023-04-28
Anticipated expiration: 2043-03-24
Also published as: CN116029258B

Abstract

本发明涉及芯片验证技术领域，公开了一种芯片版图验证方法、装置、设备及存储介质，用于提高芯片研发的流片成功率、缩短研发周期并降低研发成本。所述方法包括：S1：基于芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过LVS验证工具对第一芯片版图进行LVS检查；S2：当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到目标版图副本；S3：根据目标版图副本，创建目标芯片对应的全芯片LVS单元；S4：通过LVS验证工具，对全芯片LVS单元进行LVS检查，得到检查结果；S5：若检查结果中未发现任何衬底软连接错误，则确定第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误。

Description

一种芯片版图验证方法、装置、设备及存储介质

技术领域

本发明涉及芯片验证技术领域，尤其涉及一种芯片版图验证方法、装置、设备及存储介质。

背景技术

CMOS工艺是目前主流的集成电路制造工艺，用此工艺制造的芯片的所有电路都被集成制作在一块P型的单晶硅衬底材料上，这个衬底通常被称为P衬底，它继承了单晶硅的半导体特性，在有电位差时会弱导电。常见的数模混合芯片一般都是采用CMOS工艺制造在P衬底上的。如图8所示，这类芯片通常包含P衬底接数字地(DGND)的数字电路和P衬底接模拟地(AGND)的模拟电路。为了避免共用地线发生数模噪声串扰，芯片设计时通常会把DGND和AGND定义成相互独立的管脚。在芯片的版图上，DGND和AGND表现为相互独立的两个PAD。DGND会单独走线到它供电的数字电路并接该区域的P衬底，AGND也会单独走线到它供电的模拟电路并接该区域的P衬底。在版图设计时，如果不用特殊的标识层区分接DGND的数字电路P衬底区域和接AGND的模拟电路P衬底区域，常用的版图LVS验证工具（如Calibre LVS和Assura LVS）会报告一个衬底软连接错误：两个不同的信号，DGND和AGND，被同时连接到了同一块P衬底上，该P衬底有从DGND往AGND漏电的风险。这其实不是一个真正的风险，因为在真实的芯片上，接DGND的数字电路P衬底区域和接AGND的模拟电路P衬底区域虽然通过芯片的P衬底连接在一起，但在实际的芯片应用中有DGND=AGND=0V，所以这两片P衬底区域之间不存在电位差，因而不会发生衬底漏电。

为了避免版图LVS验证工具频繁报告这个实际上不存在的衬底软连接错误，CMOS集成电路制造工艺提供的版图层次定义里通常会增加一个PSUB2标识层，用来指示版图LVS验证工具将PSUB2标识层包围的区域当成一个完全独立的P衬底，在此独立的P衬底区域与芯片的其它P衬底区域被分别连接到不同的信号时，不用再报告软连接错误。因此，在给模拟电路区域的P衬底加上PSUB2标识层后，如图8所示的数模混合芯片可以干净地通过版图LVS验证工具的LVS检查。

有一类特殊的数模混合芯片，如常见的USB有线耳机音频芯片和电脑声卡芯片，如图9所示，除了包含P衬底接数字地(DGND)的数字电路和P衬底接模拟地(AGND)的模拟电路之外，还包含P衬底接负电源的特殊模拟电路。版图设计工程师在做这类芯片的版图设计时，首先会使用PSUB2标识层将P衬底接AGND的模拟电路区域包围起来，然后还会使用Nwell隔离环+DNW埋层将特殊模拟电路的接负电源的P衬底区域包含起来。在芯片正常工作时，Nwell隔离环和DNW埋层会被同时偏置到足够高的电位，从而让特殊模拟电路的接负电源的P衬底区域与芯片接DGND=AGND=0V的P衬底区域实现电气隔离，避免了衬底漏电的发生。通常，版图LVS验证工具不仅会将PSUB2标识层包围的区域当成一个完全独立的P衬底，还会将Nwell隔离环+DNW埋层包含的区域当成又一个完全独立的P衬底，因此，这类芯片的版图LVS检查不会报告衬底软连接错误。

但是由于这类芯片的版图更加复杂，实际的工程项目中，不时发生版图设计工程师忘了正确地使用Nwell隔离环+DNW埋层来隔离所有P衬底接负电源的特殊模拟电路，而是错误地使用了PSUB2标识层来包围了部分P衬底接负电源的特殊模拟电路。被误用的PSUB2标识层错误地指示版图LVS验证工具将芯片P衬底上直接与负电源连接的那部分区域当成了一个完全独立的P衬底，从而造成版图LVS验证工具发现不了此时芯片版图上真实存在的衬底软连接错误，导致实测芯片时才发现存在从DGND往负电源的衬底漏电通道（201）和从AGND往负电源的衬底漏电通道（202）。项目因此需要更改芯片版图重新流片，往往造成工程进度延期和不可挽回的经济损失。

发明内容

本发明提供了一种芯片版图验证方法、装置、设备及存储介质，用于提高芯片研发的流片成功率、缩短研发周期并降低研发成本。

本发明第一方面提供了一种芯片版图验证方法，所述芯片版图验证方法包括：

S1：基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对所述第一芯片版图进行LVS检查；

S2：当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到目标版图副本；

S3：根据所述目标版图副本，创建所述目标芯片对应的全芯片LVS单元；

S4：通过所述LVS验证工具，对所述全芯片LVS单元进行LVS检查，得到检查结果；

S5：若所述检查结果中未发现任何衬底软连接错误，则确定所述第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误。

结合第一方面，在本发明第一方面的第一实施方式中，在所述通过所述LVS验证工具，对所述全芯片LVS单元进行LVS检查，得到检查结果之后，还包括：

若所述检查结果中发现衬底软连接错误，则对所述第一芯片版图进行错误原因分析，得到错误原因分析结果；

根据所述错误原因分析结果，对所述第一芯片版图进行版图修改，生成第二芯片版图。

结合第一方面，在本发明第一方面的第二实施方式中，在所述根据所述错误原因分析结果，对所述第一芯片版图进行版图修改，生成第二芯片版图之后，还包括：

对所述第二芯片版图重复执行所述步骤S2~S4，直至所述检查结果中不存在衬底软连接错误。

结合第一方面，在本发明第一方面的第三实施方式中，所述基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对所述第一芯片版图进行LVS检查，包括：

基于预设的芯片版图设计方案对目标芯片进行版图设计，并获取所述目标芯片的版图设计数据；

根据所述版图设计数据生成所述目标芯片对应的第一芯片版图；

通过预置的LVS验证工具对所述第一芯片版图进行LVS检查，直至所述第一芯片版图通过LVS检查。

结合第一方面，在本发明第一方面的第四实施方式中，所述当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到目标版图副本，包括：

当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到初始版图副本；

对所述初始版图副本中的所有PSUB2标识层进行删除，得到目标版图副本。

结合第一方面，在本发明第一方面的第五实施方式中，所述根据所述目标版图副本，创建所述目标芯片对应的全芯片LVS单元，包括：

调用所述目标芯片中的顶层Symbol，并将所述目标芯片中所有接0V的地线管脚连接在一起，得到目标电路图；

调用所述目标版图副本中的顶层版图，并将所述目标版图副本中的所有接0V的地线PAD连接在一起，得到目标版图；

根据所述目标电路图和所述目标版图，生成所述目标芯片对应的全芯片LVS单元。

本发明第二方面提供了一种芯片版图验证装置，所述芯片版图验证装置包括：

第一检查模块，用于S1：基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对所述第一芯片版图进行LVS检查；

复制模块，用于S2：当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到目标版图副本；

创建模块，用于S3：根据所述目标版图副本，创建所述目标芯片对应的全芯片LVS单元；

第二检查模块，用于S4：通过所述LVS验证工具，对所述全芯片LVS单元进行LVS检查，得到检查结果；

输出模块，用于S5：若所述检查结果中未发现任何衬底软连接错误，则确定所述第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误。

结合第二方面，在本发明第二方面的第一实施方式中，所述芯片版图验证装置还包括：

分析模块，用于若所述检查结果中发现衬底软连接错误，则对所述第一芯片版图进行错误原因分析，得到错误原因分析结果；

修改模块，用于根据所述错误原因分析结果，对所述第一芯片版图进行版图修改，生成第二芯片版图。

结合第二方面，在本发明第二方面的第二实施方式中，所述芯片版图验证装置还包括：

执行模块，用于对所述第二芯片版图重复执行所述步骤S2~S4，直至所述检查结果中不存在衬底软连接错误。

结合第二方面，在本发明第二方面的第三实施方式中，所述第一检查模块具体用于：

结合第二方面，在本发明第二方面的第四实施方式中，所述复制模块具体用于：

结合第二方面，在本发明第二方面的第五实施方式中，所述创建模块具体用于：

本发明第三方面提供了一种芯片版图验证设备，包括：存储器和至少一个处理器，所述存储器中存储有指令；所述至少一个处理器调用所述存储器中的所述指令，以使得所述芯片版图验证设备执行上述的芯片版图验证方法。

本发明的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述的芯片版图验证方法。

本发明提供的技术方案中，S1：基于芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过LVS验证工具对第一芯片版图进行LVS检查；S2：当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到目标版图副本；S3：根据目标版图副本，创建目标芯片对应的全芯片LVS单元；S4：通过LVS验证工具，对全芯片LVS单元进行LVS检查，得到检查结果；S5：若检查结果中未发现任何衬底软连接错误，则确定第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误，本发明在设计数模混合信号芯片时，可以在流片前，使用常用的版图LVS验证工具，简单快捷地检查出芯片内有可能被PSUB2标识层隐藏的真实衬底软连接错误，避免在芯片实测时才发现存在衬底漏电而被迫更改版图重新流片，因此，本发明提高了芯片研发的流片成功率，缩短了研发周期并且降低了研发成本。

附图说明

图1为本发明实施例中芯片版图验证方法的一个实施例示意图；

图2为本发明实施例中版图修改的流程图；

图3为本发明实施例中LVS检查的流程图；

图4为本发明实施例中版图复制的流程图；

图5为本发明实施例中芯片版图验证装置的一个实施例示意图；

图6为本发明实施例中芯片版图验证装置的另一个实施例示意图；

图7为本发明实施例中芯片版图验证设备的一个实施例示意图；

图8为本发明实施例中数模混合芯片的版图示意图；

图9为本发明实施例中包含负电源的数模混合芯片的版图示意图；

图10为本发明实施例中全芯片LVS单元的版图示意图。

具体实施方式

本发明实施例提供了一种芯片版图验证方法、装置、设备及存储介质，用于提高芯片研发的流片成功率、缩短研发周期并降低研发成本。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”或“具有”及其任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

为便于理解，下面对本发明实施例的具体流程进行描述，请参阅图1，本发明实施例中芯片版图验证方法的一个实施例包括：

S1：基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对第一芯片版图进行LVS检查；

可以理解的是，本发明的执行主体可以为芯片版图验证装置，还可以是终端或者服务器，具体此处不做限定。本发明实施例以服务器为执行主体为例进行说明。

需要说明的是，芯片版图错误通常是被误用的PSUB2标识层掩盖了芯片版图真实存在的衬底软连接错误，造成存在衬底漏电隐患的芯片版图干净地通过了常用的版图LVS验证工具的LVS检查。

具体的，服务器按照预设的芯片版图设计方案，完成目标芯片（也就是，被查芯片）的版图设计，并使用常用的版图LVS验证工具对被查芯片的版图进行LVS检查，生成第一芯片版图，直到目标芯片（也就是，被查芯片）的版图干净地通过LVS检查。其中，LVS验证工具例如：Calibre LVS和Assura LVS。

S2：当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到目标版图副本；

具体的，服务器将整个目标芯片（也就是，被查芯片）的版图设计数据复制一份作为目标芯片（也就是，被查芯片）的版图副本，然后删除该版图副本里所有的PSUB2标识层，得到目标版图副本。

S3：根据目标版图副本，创建目标芯片对应的全芯片LVS单元；

需要说明的是，创建一个新的全芯片LVS单元。此全芯片LVS单元的目标电路图调用目标芯片（也就是，被查芯片）的顶层Symbol，并将目标芯片（也就是，被查芯片）所有接0V的地线管脚连接在一起，重新定义为管脚GND，其余管脚的名称和连接关系保持不变；此全芯片LVS单元的版图调用步骤2中已经被删除了所有PSUB2标识层的目标芯片（也就是，被查芯片）版图副本的目标顶层版图，并将目标芯片（也就是，被查芯片）目标版图副本的所有接0V的地线PAD连接在一起，重新定义为GND PAD，其余PAD的名称和连接关系保持不变。

S4：通过LVS验证工具，对全芯片LVS单元进行LVS检查，得到检查结果；

具体的，使用常用的版图LVS验证工具对步骤S3得到的全芯片LVS单元进行LVS检查，得到检查结果，其中，检查结果包括未发现任何衬底软连接错误，以及发现衬底软连接错误。

S5：若检查结果中未发现任何衬底软连接错误，则确定第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误。

具体的，如果检查结果中未发现任何衬底软连接错误，则说明步骤S1完成的目标芯片（也就是，被查芯片）的第一芯片版图不存在被PSUB2标识层隐藏的真实衬底软连接错误，因此，本实施例中的执行步骤到S5结束。

本发明实施例中，S1：基于芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过LVS验证工具对第一芯片版图进行LVS检查；S2：当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到目标版图副本；S3：根据目标版图副本，创建目标芯片对应的全芯片LVS单元；S4：通过LVS验证工具，对全芯片LVS单元进行LVS检查，得到检查结果；S5：若检查结果中未发现任何衬底软连接错误，则确定第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误，本发明在设计数模混合信号芯片时，可以在流片前，使用常用的版图LVS验证工具，简单快捷地检查出芯片内有可能被PSUB2标识层隐藏的真实衬底软连接错误，避免在芯片实测时才发现存在衬底漏电而被迫更改版图重新流片，因此，本发明提高了芯片研发的流片成功率，缩短了研发周期并且降低了研发成本。

在一具体实施例中，如图2所示，上述芯片版图验证方法还包括如下步骤：

S201、若检查结果中发现衬底软连接错误，则对第一芯片版图进行错误原因分析，得到错误原因分析结果；

S202、根据错误原因分析结果，对第一芯片版图进行版图修改，生成第二芯片版图。

具体的，如果检查结果中发现衬底软连接错误，则对第一芯片版图进行错误原因分析，得到错误原因分析结果，然后返回步骤S1修改目标芯片（也就是，被查芯片）的第一芯片版图，将修改完成的第一芯片版图作为第二芯片版图。

在一具体实施例中，上述芯片版图验证方法还包括如下步骤：

（1）对第二芯片版图重复执行步骤S2~S4，直至检查结果中不存在衬底软连接错误。

具体的，依次重复步骤S2、S3和S4，直到步骤S4中对第二芯片版图的LVS检查不再报告任何衬底软连接错误。

在一具体实施例中，如图3所示，执行步骤S1的过程可以具体包括如下步骤：

S301、基于预设的芯片版图设计方案对目标芯片进行版图设计，并获取目标芯片的版图设计数据；

S302、根据版图设计数据生成目标芯片对应的第一芯片版图；

S303、通过预置的LVS验证工具对第一芯片版图进行LVS检查，直至第一芯片版图通过LVS检查。

具体的，服务器按照预设的芯片版图设计方案，完成目标芯片（也就是，被查芯片）的版图设计，并获取目标芯片的版图设计数据，根据版图设计数据生成目标芯片对应的第一芯片版图，并使用常用的版图LVS验证工具（如Calibre LVS和Assura LVS）对目标芯片（也就是，被查芯片）的第一芯片版图进行LVS检查，直到目标芯片（也就是，被查芯片）的第一芯片版图干净地通过LVS检查。

在一具体实施例中，如图4所示，执行步骤S2的过程可以具体包括如下步骤：

S401、当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到初始版图副本；

S402、对初始版图副本中的所有PSUB2标识层进行删除，得到目标版图副本。

具体的，服务器将整个目标芯片（也就是，被查芯片）的版图设计数据复制一份作为目标芯片（也就是，被查芯片）的初始版图副本，然后删除该初始版图副本里所有的PSUB2标识层，得到目标版图副本。

在一具体实施例中，执行步骤S3的过程可以具体包括如下步骤：

（1）调用目标芯片中的顶层Symbol，并将目标芯片中所有接0V的地线管脚连接在一起，得到目标电路图；

（2）调用目标版图副本中的顶层版图，并将目标版图副本中的所有接0V的地线PAD连接在一起，得到目标版图；

（3）根据目标电路图和目标版图，生成目标芯片对应的全芯片LVS单元。

具体的，创建一个新的全芯片LVS单元。此全芯片LVS单元的电路图调用目标芯片（也就是，被查芯片）的顶层Symbol，并将目标芯片（也就是，被查芯片）所有接0V的地线管脚连接在一起，重新定义为管脚GND，其余管脚的名称和连接关系保持不变，得到目标电路图。如图10所示，此全芯片LVS单元的版图调用步骤S2中已经被删除了所有PSUB2标识层的目标芯片（也就是，被查芯片）版图副本的顶层版图，并将目标芯片（也就是，被查芯片）版图副本的所有接0V的地线PAD连接在一起，重新定义为GND PAD，其余PAD的名称和连接关系保持不变，得到目标版图。从图10可以看到，如果步骤S1完成的目标芯片（也就是，被查芯片）版图里存在被PSUB2标识层隐藏的真实衬底软连接错误，那步骤S3得到的全芯片LVS单元的版图里会有部分未被正确隔离的P衬底接负电源的特殊模拟电路直接出现在全芯片LVS单元的P衬底上，而同时全芯片LVS单元的P衬底还被连接到了0V的GND，在这种情况下，常用的版图LVS验证工具会发现并报告全芯片LVS单元的版图上存在的衬底软连接错误。

上面对本发明实施例中芯片版图验证方法进行了描述，下面对本发明实施例中芯片版图验证装置进行描述，请参阅图5，本发明实施例中芯片版图验证装置一个实施例包括：

第一检查模块501，用于S1：基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对所述第一芯片版图进行LVS检查；

复制模块502，用于S2：当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到目标版图副本；

创建模块503，用于S3：根据所述目标版图副本，创建所述目标芯片对应的全芯片LVS单元；

第二检查模块504，用于S4：通过所述LVS验证工具，对所述全芯片LVS单元进行LVS检查，得到检查结果；

输出模块505，用于S5：若所述检查结果中未发现任何衬底软连接错误，则确定所述第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误。

通过上述各个组成部分的协同合作，S1：基于芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过LVS验证工具对第一芯片版图进行LVS检查；S2：当第一芯片版图通过LVS检查时，对第一芯片版图进行版图复制，得到目标版图副本；S3：根据目标版图副本，创建目标芯片对应的全芯片LVS单元；S4：通过LVS验证工具，对全芯片LVS单元进行LVS检查，得到检查结果；S5：若检查结果中未发现任何衬底软连接错误，则确定第一芯片版图不存在被PSUB2标识层所隐藏的真实衬底软连接错误，本发明在设计数模混合信号芯片时，可以在流片前，使用常用的版图LVS验证工具，简单快捷地检查出芯片内有可能被PSUB2标识层隐藏的真实衬底软连接错误，避免在芯片实测时才发现存在衬底漏电而被迫更改版图重新流片，因此，本发明提高了芯片研发的流片成功率，缩短了研发周期并且降低了研发成本。

请参阅图6，本发明实施例中芯片版图验证装置另一个实施例包括：

可选的，所述芯片版图验证装置还包括：

分析模块506，用于若所述检查结果中发现衬底软连接错误，则对所述第一芯片版图进行错误原因分析，得到错误原因分析结果；

修改模块507，用于根据所述错误原因分析结果，对所述第一芯片版图进行版图修改，生成第二芯片版图。

可选的，所述芯片版图验证装置还包括：

执行模块508，用于对所述第二芯片版图重复执行所述步骤S2~S4，直至所述检查结果中不存在衬底软连接错误。

可选的，所述第一检查模块501具体用于：

可选的，所述复制模块502具体用于：

可选的，所述创建模块503具体用于：

上面图5和图6从模块化功能实体的角度对本发明实施例中的芯片版图验证装置进行详细描述，下面从硬件处理的角度对本发明实施例中芯片版图验证设备进行详细描述。

图7是本发明实施例提供的一种芯片版图验证设备的结构示意图，该芯片版图验证设备600可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器（central processing units，CPU）610（例如，一个或一个以上处理器）和存储器620，一个或一个以上存储应用程序633或数据632的存储介质630（例如一个或一个以上海量存储设备）。其中，存储器620和存储介质630可以是短暂存储或持久存储。存储在存储介质630的程序可以包括一个或一个以上模块（图示没标出），每个模块可以包括对芯片版图验证设备600中的一系列指令操作。更进一步地，处理器610可以设置为与存储介质630通信，在芯片版图验证设备600上执行存储介质630中的一系列指令操作。

芯片版图验证设备600还可以包括一个或一个以上电源640，一个或一个以上有线或无线网络接口650，一个或一个以上输入输出接口660，和/或，一个或一个以上操作系统631，例如Windows Serve，Mac OS X，Unix，Linux，FreeBSD等等。本领域技术人员可以理解，图7示出的芯片版图验证设备结构并不构成对芯片版图验证设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

本发明还提供一种芯片版图验证设备，所述芯片版图验证设备包括存储器和处理器，存储器中存储有计算机可读指令，计算机可读指令被处理器执行时，使得处理器执行上述各实施例中的所述芯片版图验证方法的步骤。

本发明还提供一种计算机可读存储介质，该计算机可读存储介质可以为非易失性计算机可读存储介质，该计算机可读存储介质也可以为易失性计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述指令在计算机上运行时，使得计算机执行所述芯片版图验证方法的步骤。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（read-only memory，ROM）、随机存取存储器（random acceS memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种芯片版图验证方法，其特征在于，所述芯片版图验证方法包括：

2.根据权利要求1所述的芯片版图验证方法，其特征在于，在所述通过所述LVS验证工具，对所述全芯片LVS单元进行LVS检查，得到检查结果之后，还包括：

3.根据权利要求2所述的芯片版图验证方法，其特征在于，在所述根据所述错误原因分析结果，对所述第一芯片版图进行版图修改，生成第二芯片版图之后，还包括：

4.根据权利要求1所述的芯片版图验证方法，其特征在于，所述基于预设的芯片版图设计方案对目标芯片进行版图设计，生成第一芯片版图，并通过预置的LVS验证工具对所述第一芯片版图进行LVS检查，包括：

5.根据权利要求1或4所述的芯片版图验证方法，其特征在于，所述当所述第一芯片版图通过LVS检查时，对所述第一芯片版图进行版图复制，得到目标版图副本，包括：

6.根据权利要求1所述的芯片版图验证方法，其特征在于，所述根据所述目标版图副本，创建所述目标芯片对应的全芯片LVS单元，包括：

7.一种芯片版图验证装置，其特征在于，所述芯片版图验证装置包括：

8.根据权利要求7所述的芯片版图验证装置，其特征在于，所述芯片版图验证装置还包括：

9.一种芯片版图验证设备，其特征在于，所述芯片版图验证设备包括：存储器和至少一个处理器，所述存储器中存储有指令；

所述至少一个处理器调用所述存储器中的所述指令，以使得所述芯片版图验证设备执行如权利要求1-6中任一项所述的芯片版图验证方法。

10.一种计算机可读存储介质，所述计算机可读存储介质上存储有指令，其特征在于，所述指令被处理器执行时实现如权利要求1-6中任一项所述的芯片版图验证方法。