CN115377103A - 存储器组件及其形成方法 - Google Patents

Abstract

本发明提供一种存储器组件，包括：衬底、多个位线结构、多个位线接触窗以及多个保护结构。衬底具有多个有源区。多个位线结构沿着X方向平行配置于衬底上。多个位线接触窗分别配置在多个位线结构与多个有源区的重叠处且电性连接多个位线结构与多个有源区。多个保护结构至少配置在多个位线接触窗的第一侧壁与第二侧壁上。另提供一种存储器组件的形成方法。

Description

存储器组件及其形成方法

技术领域

本发明涉及一种存储器组件及其形成方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)属于一种易失性存储器，其是由多个存储单元所构成。详细地说，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成，且每一个存储单元通过字线与位线彼此电性连接。为提升动态随机存取存储器的集成度以加快组件的操作速度，并符合消费者对于小型化电子装置的需求，近年来发展出埋入式字线动态随机存取存储器，以满足上述种种需求。

随着科技的进步，各类电子产品皆朝向轻薄短小的趋势发展。然而，在这趋势之下，DRAM的临界尺寸亦逐渐缩小，其导致DRAM的工艺将面临许多挑战。举例来说，在硅衬底中形成位线接触窗开口时，硅残渣(Si residue)会残留在有源区的角落，进而导致电容器接触窗与位线接触窗之间的短路。又或者是，在定义位线接触窗时，多晶硅残渣(poly-Siresidue)也会残留在有源区的角落，进而导致电容器接触窗与位线接触窗之间的短路。

发明内容

本发明提供一种存储器组件，包括：衬底、多个位线结构、多个位线接触窗以及多个保护结构。衬底具有多个有源区。多个位线结构沿着X方向平行配置于衬底上。多个位线接触窗分别配置在多个位线结构与多个有源区的重叠处且电性连接多个位线结构与多个有源区。多个保护结构至少配置在多个位线接触窗的第一侧壁与第二侧壁上。

本发明提供一种存储器组件的形成方法，包括：提供具有多个有源区的衬底；在衬底中形成多条埋入式字线，其中多条埋入式字线沿着Y方向延伸并穿过多个有源区；在相邻两条埋入式字线之间形成第一开口，以暴露出相应的有源区；形成保护层以覆盖第一开口的侧壁；在第一开口中形成导体材料；在衬底上形成多个位线结构，其中多个位线结构沿着X方向延伸并覆盖导体材料的第一部分；进行第一蚀刻工艺，移除未被多个位线结构所覆盖的导体材料的第二部分，以使导体材料的第一部分形成位线接触窗且在保护层与位线接触窗之间形成第二开口；进行第二蚀刻工艺，移除未被多个位线结构所覆盖的保护层的一部分，以使保护层的剩余部分形成多个保护结构且扩大第二开口以形成第三开口；在第三开口中形成介电层。

本发明提供另一种存储器组件的形成方法，包括：提供具有多个有源区的衬底；在衬底中形成多条埋入式字线，其中多条埋入式字线沿着Y方向延伸并穿过多个有源区；在相邻两条埋入式字线之间形成第一开口，以暴露出相应的有源区；形成保护结构以覆盖第一开口的侧壁；在第一开口中形成导体材料；在衬底上形成多个位线结构，其中多个位线结构沿着X方向延伸并覆盖导体材料的第一部分；移除未被多个位线结构所覆盖的导体材料的第二部分，以使导体材料的第一部分形成位线接触窗且在保护结构与位线接触窗之间形成第二开口；以及在第二开口中形成介电层。

基于上述，本发明实施例将保护结构与介电层以封闭路径的形式环绕位线接触窗，以电性隔离位线接触窗与电容器接触窗且避免位线接触窗与电容器接触窗之间的短路，进而提升存储器组件的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1是本发明的一个实施例的存储器组件的上视示意图；

图2A至图2E是依照本发明的第一实施例的一种存储器组件的制造流程的上视示意图；

图3A至图3E分别是沿着图2A的I-I线段的存储器组件的制造流程的剖面示意图；

图3F至图3J分别是沿着图2B至图2E的I-I线段的存储器组件的制造流程的剖面示意图；

图4A至图4D分别是沿着图2B至图2E的II-II线段的存储器组件的制造流程的剖面示意图；

图4E至图4G分别是图4D的存储器组件的后续制造流程的剖面示意图；

图5A至图5B是依照本发明的第二实施例的一种存储器组件的制造流程的上视示意图；

图6A至图6B分别是沿着图5A至图5B的I-I线段的存储器组件的制造流程的剖面示意图；

图7A至图7B分别是沿着图5A至图5B的II-II线段的存储器组件的制造流程的剖面示意图；

图7C至图7E分别是图7B的存储器组件的后续制造流程的剖面示意图。

具体实施方式

参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的组件，以下段落将不再一一赘述。

图1是本发明的一个实施例的存储器组件的上视示意图。以下实施例的存储器组件是以动态随机存取存储器为例来说明，但本发明不以此为限。

请参照图1，本实施例提供一种存储器组件10包括：衬底100、多个隔离结构101、多个有源区AA、多个位线结构102、多条埋入式字线202、多个电容器接触窗CC、多个位线接触窗BC以及多个电性绝缘结构IS。为图面清楚起见，图1仅显示上述构件，其他结构可见于后续图3A至图3J以及图4A至图4G的剖面图。

如图1所示，衬底100包括多个有源区(active areas)AA。在一个实施例中，有源区AA的形成方法可以是将隔离结构101形成在衬底100中，以将衬底100定义出多个有源区AA。也就是说，相邻两个有源区AA之间具有隔离结构101。在一实施例中，一个有源区AA上只形成有一个存储单元，且各存储单元由隔离结构101分隔，以有效减少存储单元之间的干扰问题。

位线结构102位于衬底100上，且横越有源区AA。在一个实施例中，位线结构102沿着X方向延伸，且沿着Y方向相互排列。埋入式字线202位于衬底100中。在一个实施例中，埋入式字线202沿着Y方向延伸，且沿着X方向相互排列。在本实施例中，X方向与Y方向实质上互相垂直。

如图1所示，每一个有源区AA具有长边L1与短边L2，且长边L1横跨相应的两条埋入式字线202与一个位线结构102。每一个有源区AA与相应的位线结构102的重叠处具有位线接触窗BC。在此情况下，位线接触窗BC可用以电性连接位线结构102与相应的有源区AA中的掺杂区(未示出)。所述掺杂区可位于两条埋入式字线202之间。

电容器接触窗CC分别配置在埋入式字线202与位线结构102所围绕的空间中。详细地说，电容器接触窗CC分别配置在有源区AA的长边L1的两端点上，其可电性连接有源区AA与后续形成的电容器(未示出)。另外，虽然电容器接触窗CC在图1中显示为矩形，但实际上形成的接触窗会略呈圆形，且其尺寸可依工艺需求来设计。

值得注意的是，如图1所示，电性绝缘结构IS可以封闭路径的形式横向环绕位线接触窗BC的侧壁，以电性隔离位线接触窗BC与电容器接触窗CC且避免位线接触窗BC与电容器接触窗CC之间的短路，进而提升存储器组件10的可靠度。虽然图1中所示出的电性绝缘结构IS具有方环形布局，但本发明不以此为限。在其他实施例中，电性绝缘结构IS亦可适用其他合适的布局，例如圆环形布局、椭圆环形布局等。

图2A至图2E是依照本发明的第一实施例的一种存储器组件的制造流程的上视示意图。图3A至图3E分别是沿着图2A的I-I线段的存储器组件的制造流程的剖面示意图。图3F至图3J分别是沿着图2B至图2E的I-I线段的存储器组件的制造流程的剖面示意图。图4A至图4D分别是沿着图2B至图2E的II-II线段的存储器组件的制造流程的剖面示意图。图4E至图4G分别是图4D的存储器组件的后续制造流程的剖面示意图。

本实施例提供一种存储器组件20的形成方法，其包括以下步骤。首先，请参照图3A，提供一个初始结构，其包括衬底100、多个隔离结构101以及多条埋入式字线202。在一个实施例中，衬底100可例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(SOI)。在本实施例中，衬底100为硅衬底。

如图3A所示，隔离结构101配置于衬底100中，以将衬底100分隔出多个有源区AA。在一实施例中，隔离结构101包括介电材料，所述介电材料可以是氧化硅、氮化硅或其组合。另外，隔离结构101可包括单层结构、双层结构或是多层结构。举例来说，隔离结构101可包括第一隔离层以及装衬所述第一隔离层以分隔所述第一隔离层与衬底100的第二隔离层。第一隔离层可以是氮化硅层，而第二隔离层可以是热氧化物层。在替代实施例中，隔离结构101可例如是浅沟渠隔离结构(STI)。

如图3A所示，每一条埋入式字线202包括导体层204、阻障层206、密封层208以与栅介电层210。栅介电层210包覆导体层204的表面，以使导体层204与衬底100电性隔离。阻障层206位于导体层204与栅介电层210之间。密封层208覆盖导体层204的顶面、阻障层206的顶面以与栅介电层210的顶面。在一实施例中，导体层204可视为栅极，导体层204的材料可包括金属材料，例如是W。阻障层206的材料可包括阻障金属材料，例如是Ti、TiN、Ta、TaN或其组合。栅介电层210的材料可包括介电材料，例如是氧化硅。密封层208的材料可包括介电材料，例如是氮化硅。在本实施例中，密封层208与栅介电层210可具有不同介电材料。

另外，所述初始结构还包括氧化硅层212、氮化硅层214以及氧化硅层216。详细地说，氧化硅层212配置在衬底100上并延伸覆盖密封层208的顶面。氮化硅层214配置在氧化硅层212上。氧化硅层216配置在氮化硅层214上，以使氮化硅层214位于氧化硅层212与氧化硅层216之间。

在形成所述初始结构之后，在相邻两条埋入式字线202之间形成开口12(亦可称为第一开口)，如图3A所示。具体来说，开口12贯穿氧化硅层216、氮化硅层214以及氧化硅层212，以暴露有源区AA。在一个实施例中，开口12还贯穿部分覆盖密封层208。在一个实施例中，开口12对应于图1的位线接触窗BC的位置。在一个实施例中，开口12的宽度12w大于相邻两条埋入式字线202之间的距离202d，如图2A所示。开口12的侧壁12s可超过相应的埋入式字线202的宽度202w的一半。也就是说，开口12的宽度12w可大于字线202的宽度202w与相邻两条埋入式字线202之间的距离202d的总和。在此情况下，可扩大后续形成的位线接触窗BC(如图2D所示)与有源区AA之间的接触面积，进而降低两者之间的电阻值。

请参照图3B，在形成开口12之后，在衬底100上形成保护材料220。具体来说，保护材料220共形地覆盖开口12的表面以及氧化硅层216的顶面。在一个实施例中，保护材料220包括介电材料，例如是氧化硅、氮化硅、氮氧化硅或其组合。保护材料220的形成方法可以是原子层沉积法(ALD)、化学气相沉积法(CVD)等类似方法。值得注意的是，在形成开口12时，蚀刻衬底100所产生的硅残渣会残留在开口12的角落。所述硅残渣会导致后续形成的位线接触窗BC与电容器接触窗CC(如图4G所示)之间的短路。在本实施例中，覆盖开口12的保护材料220可有效地阻挡所述硅残渣，以电性隔离位线接触窗BC与电容器接触窗CC。

请参照图3C，进行蚀刻工艺，移除部分保护材料220，以暴露出有源区AA并形成保护层220a。在一个实施例中，所述蚀刻工艺包括干式蚀刻工艺，例如是反应性离子蚀刻工艺(RIE)。在此情况下，保护层220a可以间隙壁的形式形成在开口12的侧壁12s上。

请参照图3D，形成导体材料222以填入开口12中并延伸覆盖氧化硅层216的顶面。在一个实施例中，导体材料222包括掺杂多晶硅或硅锗。所述掺杂多晶硅可例如是掺杂有N型掺质(例如磷)的多晶硅，其可有效降低导体材料222与有源区AA之间的电阻值。导体材料222的形成方法可以是化学气相沉积法(CVD)、外延生长法等。

请参照图3E，进行回蚀刻工艺，移除部分导体材料222、氧化硅层216以及部分保护层220a，以暴露出氮化硅层214并形成导体层222a。在进行回蚀刻工艺之后，如图2A所示，保护层220a以封闭路径的形式横向环绕导体层222a的侧壁。另外，亦可以化学机械抛光工艺(CMP)来形成导体层222a，在此情况下，保护层220a、导体层222a以及氮化硅层214可具有齐平的顶面。

请参照图3F，在衬底100上依序形成阻障层104、位线106、顶盖层108以及掩膜层110。在一个实施例中，阻障层104的材料包括阻障金属材料，其可例如是Ti、TiN、Ta、TaN或其组合。位线106的材料可以是金属材料，其可例如是W。另外，阻障层104与位线106之间亦可具有薄的金属硅化物层，例如是钨化硅(WSi_x)。顶盖层108的材料可以是氮化硅。掩膜层110的材料可以是氧化硅、碳、氮氧化硅或其组合。在本实施例中，掩膜层110可以是多层结构的硬掩膜层，但本发明不以此为限。

请参照图2B、图3G以及图4A，图案化阻障层104、位线106、顶盖层108以及掩膜层110，以形成多个位线结构102。具体来说，每一个位线结构102由下而上包括阻障层104a、位线106a、顶盖层108a以及掩膜层110a。如上视图2B所示，位线结构102沿着X方向延伸且横越有源区AA与两条埋入式字线202。如剖面图3G与剖面图4A所示，位线结构102可通过导体层222a与衬底100(或有源区AA)电性连接。

请参照图2C、图3H以及图4B，进行第一蚀刻工艺，移除未被位线结构102所覆盖的导体层222a的一部分，以使导体层222a的剩余部分形成位线接触窗BC。在此情况下，开口14(亦可称为第二开口)可形成在保护层220a与位线接触窗BC之间，如图2C与图4B所示。在一个实施例中，第一蚀刻工艺包括干式蚀刻工艺、湿式蚀刻工艺或其组合。在本实施例中，导体层222a与保护层220a之间具有高蚀刻选择性。也就是说，在第一蚀刻工艺中，导体层222a的蚀刻速率大于保护层220a的蚀刻速率。因此，在第一蚀刻工艺之后，外露的导体层222a被完全移除，而外露的保护层220a则保留下来。

值得注意的是，在进行第一蚀刻工艺时，蚀刻导体层222a所产生的多晶硅残渣会残留在开口14的角落。所述多晶硅残渣会导致后续形成的位线接触窗BC与电容器接触窗CC(如图4G所示)之间的短路。在本实施例中，保护层220a横向环绕开口14，其可有效地阻挡所述多晶硅残渣，以电性隔离位线接触窗BC与电容器接触窗CC。

请参照图2D、图3I以及图4C，进行第二蚀刻工艺，移除未被位线结构102所覆盖的保护层220a的一部分，以使保护层220a的剩余部分形成多个保护结构220b。在此情况下，开口14可被扩大并形成开口16(亦可称为第三开口)。如图2D与图4C所示，保护结构220b分别配置在位线接触窗BC的第一侧壁S1与第二侧壁S2上，而开口16暴露出位线接触窗BC的第三侧壁S3与第四侧壁S4。保护结构220b自位线接触窗BC的第一侧壁S1与第二侧壁S2分别延伸至相应的埋入式字线202中。在本实施例中，第二蚀刻工艺可以是湿式蚀刻工艺。由于保护层220a被等向性蚀刻，因此，保护结构220b的侧壁220s可内凹于位线接触窗BC的第三侧壁S3或第四侧壁S4。在此情况下，如图2D的放大图所示，保护结构220b在Y方向上的宽度W1可小于位线结构102在Y方向上的宽度W2，且可小于位线接触窗BC在Y方向上的宽度W3。但本发明不以此为限，在其他实施例中，保护结构220b在Y方向上的宽度亦可等于位线结构102在Y方向上的宽度，且可等于位线接触窗BC在Y方向上的宽度。

请参照图2E、图3J以及图4D，在衬底100上形成衬层112。具体来说，衬层112共形地覆盖图4C所示出的结构，以保护位线结构102，如图4D所示。在一实施例中，衬层112的材料包括介电材料，其可例如是氧化硅、氮化硅、氮氧化硅或其组合。接着，在开口16中形成介电层114。介电层114覆盖位线接触窗BC的第三侧壁S3与第四侧壁S4。在此情况下，如上视图2E所示，介电层114与保护结构220b可视为电性绝缘结构IS，此电性绝缘结构IS可以封闭路径的形式横向环绕位线接触窗BC的所有侧壁(即S1、S2、S3、S4)。因此，电性绝缘结构IS可电性隔离位线接触窗BC与后续形成的电容器接触窗CC(如图4G所示)，且避免位线接触窗BC与电容器接触窗CC之间的短路，进而提升存储器组件的可靠度。在替代实施例中，此电性绝缘结构IS还包括配置在介电层114与位线接触窗BC之间以及介电层114与保护结构220b之间的部分衬层112。在一实施例中，介电层114的材料包括含氮介电材料，其可例如是氮化硅、氮氧化硅或其组合。

在形成介电层114之后，可在有源区AA的两端点上形成电容器接触窗CC。由于电容器接触窗CC只会出现在II-II线段的剖面上，因此，后续附图仅示出出II-II线段的剖面图4E至图4G，而省略I-I线段的剖面图。

在形成介电层114之后，如图4E所示，以位线结构102为掩膜，移除部分衬层112、部分氮化硅层214、部分氧化硅层212以及部分介电层114，以暴露出有源区AA的表面。

接着，请参照图4F，形成导体材料116，以填入位线结构102之间的开口中，并覆盖位线结构102的顶面。在一个实施例中，导体材料116包括多晶硅，其形成方法可以是CVD。

请参照图4G，进行回蚀刻工艺，移除部分导体材料116，以使导体层116a的顶面低于位线结构102的顶面。接着，在导体层116a上形成金属层118。在一个实施例中，金属层118的材料可例如是W，其形成方法可以是物理气相沉积法(PVD)。另外，导体层116a与金属层118之间亦可具有薄的金属硅化物层，例如是钨化硅(WSi_x)。

如图4G所示，导体层116a与金属层118的复合结构可视为电容器接触窗CC。电容器接触窗CC可配置在有源区AA的两端点上，以电性连接有源区AA与后续形成的电容器(未示出)。

图5A至图5B是依照本发明的第二实施例的一种存储器组件的制造流程的上视示意图。图6A至图6B分别是沿着图5A至图5B的I-I线段的存储器组件之制造流程的剖面示意图。图7A至图7B分别是沿着图5A至图5B的II-II线段的存储器组件的制造流程的剖面示意图。图7C至图7E分别图7B的存储器组件的后续制造流程的剖面示意图。

本实施例提供另一种存储器组件30的形成方法。与存储器组件20的不同之处在于：存储器组件30并未进行上述的第二蚀刻工艺。也就是说，存储器组件30保留环形的保护结构320，以环绕位线接触窗BC。另外，第二实施例的图5A、图6A以及图7A的结构与第一实施例的图2C、图3H以及图4B的结构相同，于此便不再赘述。

接着，参照图5B、图6B以及图7B，在开口14中形成介电层314。介电层314覆盖位线接触窗BC的第三侧壁S3与第四侧壁S4，且配置在位线接触窗BC与保护结构320之间。具体来说，如上视图5B所示，保护结构320可以封闭路径的形式横向环绕位线接触窗BC与介电层314，以达到双重保护的功效。在此情况下，介电层314与保护结构320可视为电性绝缘结构IS，以电性隔离位线接触窗BC与后续形成的电容器接触窗CC(如图7E所示)，且避免位线接触窗BC与电容器接触窗CC之间的短路，进而提升存储器组件的可靠度。

值得注意的是，在一个实施例中，介电层314与保护结构320的材料包括含氮介电材料，其可例如是氮化硅、氮氧化硅或其组合。在本实施例中，介电层314与保护结构320可具有相同介电材料，例如是氮化硅。在此情况下，介电层314与保护结构320可用以当作阻挡结构，以避免在形成电容器开口时的过度蚀刻，而导致相邻两个电容器接触窗CC电性连接所造成的短路问题。

之后，请参照图7C，以位线结构102为掩膜，移除部分衬层112、部分氮化硅层214、部分氧化硅层212、部分介电层314以及部分保护结构320，以暴露出有源区AA的表面。

然后，请参照图7D与图7E，将电容器接触窗CC形成在位线结构102之间的开口中，以电性连接有源区AA与后续形成的电容器(未示出)。图7E的电容器接触窗CC的结构、材料以及形成方法与图4G的电容器接触窗CC的结构、材料以及形成方法，且已于上述实施例中详述过，于此便不再赘述。

综上所述，本发明实施例具有由保护结构与介电层所构成的电性绝缘结构。此电性绝缘结构可以封闭路径的形式环绕位线接触窗，以电性隔离位线接触窗与电容器接触窗且避免位线接触窗与电容器接触窗之间的短路，进而提升存储器组件的可靠度。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定的为准。

Claims (13)

1.一种存储器组件，其特征在于，包括：

衬底，具有多个有源区；

多个位线结构，沿着X方向平行配置于所述衬底上；

多个位线接触窗，分别配置在所述多个位线结构与所述多个有源区的重叠处且电性连接所述多个位线结构与所述多个有源区；以及

多个保护结构，至少配置在所述多个位线接触窗的第一侧壁与第二侧壁上。

2.根据权利要求1所述的存储器组件，其特征在于，还包括：多条埋入式字线沿着Y方向平行配置于所述衬底中，其中每一个位线接触窗配置在相邻两条埋入式字线之间。

3.根据权利要求2所述的存储器组件，其特征在于，其中每一个保护结构自相应的位线接触窗的第一侧壁或第二侧壁延伸至相应的埋入式字线中。

4.根据权利要求2所述的存储器组件，其特征在于，其中每一个有源区横跨两条埋入式字线与一个位线结构。

5.根据权利要求2所述的存储器组件，其特征在于，还包括：多个电容器接触窗分别配置在所述多个有源区的长边的两端点上，且分别配置在所述多条埋入式字线与所述多个位线接触窗所围绕的空间中。

6.根据权利要求2所述的存储器组件，其特征在于，其中所述多个保护结构在所述Y方向上的宽度小于或等于所述多个位线接触窗在所述Y方向上的宽度。

7.根据权利要求1所述的存储器组件，其特征在于，还包括多个介电层分别配置在所述多个位线接触窗的第三侧壁与第四侧壁上。

8.根据权利要求1所述的存储器组件，其特征在于，其中每一个保护结构以封闭路径的形式环绕相应的位线接触窗的第一侧壁、第二侧壁、第三侧壁以及第四侧壁。

9.一种存储器组件的形成方法，其特征在于，包括：

提供具有多个有源区的衬底；

在所述衬底中形成多条埋入式字线，其中所述多条埋入式字线沿着Y方向延伸并穿过所述多个有源区；

在相邻两条埋入式字线之间形成第一开口，以暴露出相应的有源区；

形成保护层以覆盖所述第一开口的侧壁；

在所述第一开口中形成导体材料；

在所述衬底上形成多个位线结构，其中所述多个位线结构沿着X方向延伸并覆盖所述导体材料的第一部分；

进行第一蚀刻工艺，移除未被所述多个位线结构所覆盖的所述导体材料的第二部分，以使所述导体材料的所述第一部分形成位线接触窗且在所述保护层与所述位线接触窗之间形成第二开口；

进行第二蚀刻工艺，移除未被所述多个位线结构所覆盖的所述保护层的一部分，以使所述保护层的剩余部分形成多个保护结构且扩大所述第二开口以形成第三开口；以及

在所述第三开口中形成介电层。

10.根据权利要求9所述的存储器组件的形成方法，其特征在于，其中所述第一开口的宽度大于相邻两条埋入式字线之间的距离。

11.根据权利要求9所述的存储器组件的形成方法，其特征在于，还包括在所述多个位线结构之间分别形成多个电容器接触窗，以使所述多个电容器接触窗分别配置在所述多个有源区的长边的两端点上。

12.一种存储器组件的形成方法，其特征在于，包括：

提供具有多个有源区的衬底；

在所述衬底中形成多条埋入式字线，其中所述多条埋入式字线沿着Y方向延伸并穿过所述多个有源区；

在相邻两条埋入式字线之间形成第一开口，以暴露出相应的有源区；

形成保护结构以覆盖所述第一开口的侧壁；

在所述第一开口中形成导体材料；

在所述衬底上形成多个位线结构，其中所述多个位线结构沿着X方向延伸并覆盖所述导体材料的第一部分；

移除未被所述多个位线结构所覆盖的所述导体材料的第二部分，以使所述导体材料的所述第一部分形成位线接触窗且在所述保护结构与所述位线接触窗之间形成第二开口；以及

在所述第二开口中形成介电层。

13.根据权利要求12所述的存储器组件的形成方法，其特征在于，还包括在所述多个位线结构之间分别形成多个电容器接触窗，以使所述多个电容器接触窗分别配置在所述多个有源区的长边的两端点上。

Images