CN115344215A - 存储器训练方法及系统 - Google Patents

存储器训练方法及系统 Download PDF

Info

Publication number
CN115344215A
CN115344215A CN202211039475.2A CN202211039475A CN115344215A CN 115344215 A CN115344215 A CN 115344215A CN 202211039475 A CN202211039475 A CN 202211039475A CN 115344215 A CN115344215 A CN 115344215A
Authority
CN
China
Prior art keywords
training
data
delay
memory
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211039475.2A
Other languages
English (en)
Inventor
丁伟
张晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202211039475.2A priority Critical patent/CN115344215A/zh
Publication of CN115344215A publication Critical patent/CN115344215A/zh
Priority to PCT/CN2023/114981 priority patent/WO2024046230A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

本申请公开了一种存储器训练方法。本申请提供的方法包括：获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据；从所述外部内存颗粒读取所述训练数据；根据写入的所述训练数据以及读取的所述训练数据获取校验结果；若所述校验结果是训练失败，则循环前述步骤；若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器。本申请还提供一种存储器训练系统，包括至少一个训练控制器、与所述训练控制器连接的物理层控制器；所述训练控制器用于发送控制指令至所述物理层控制器，并从所述物理层控制器获取训练结果；所述物理层控制器与外部内存颗粒进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。

Description

存储器训练方法及系统
技术领域
本申请涉及现场可编程逻辑门阵列领域，尤其涉及一种存储器训练方法及系统。
背景技术
随着云计算、5G、物联网、人工智能等技术的迅速发展，使得对内存的需求大增，而作为内存技术的关键模块存储器的物理层也需要实现高速率和高带宽的新需求，同时对存储器的物理层的训练也产生了更高的训练要求。
但是，现有的存储器的物理层的训练技术中存储器的物理层训练控制部分属于存储器的物理层自身的一个组成部分，导致在实际的存储器的物理层训练过程中，不仅占用了过多的逻辑资源或芯片面积，而且训练方案不够灵活且更新不便。
发明内容
本申请实施例提供一种存储器训练方法及系统，以解决现有存储器训练占用逻辑资源或芯片面积多的问题。
本申请的第一方面，提供一种存储器训练方法，包括：
获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据，其中，所述训练数据用于在物理层控制器和外部内存颗粒之间传输；
从所述外部内存颗粒读取所述训练数据；
根据写入的所述训练数据以及读取的所述训练数据获取校验结果，其中，所述校验结果是校验所述训练数据对应的数据信号的左右边界是否在上升沿得到的；
若所述校验结果是训练失败，则循环前述步骤；若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器。
本申请的第二方面，提供一种存储器训练系统，包括：
至少一个训练控制器、与所述训练控制器连接的物理层控制器；
所述训练控制器用于发送控制指令至所述物理层控制器，控制所述物理层控制器的运行，生成用于控制地址信号传输的第一延时数据和训练数据传输的第二延时数据，并从所述物理层控制器获取训练结果；
所述物理层控制器连接外部内存颗粒，根据所述第一延时数据和所述第二延时数据与外部内存颗粒进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。
本申请的第三方面，提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述存储器训练方法的步骤。
上述存储器训练方法、装置、计算机设备及存储介质，通过训练控制器发送控制指令至所述物理层控制器，控制所述物理层控制器的运行，生成用于控制地址信号传输的第一延时数据和训练数据传输的第二延时数据，并从所述物理层控制器获取训练结果，然后通过物理层控制器连接外部内存颗粒，根据所述第一延时数据和所述第二延时数据与外部内存颗粒进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。不仅将训练控制的部分从内存芯片上分离出来，减少了对内存芯片逻辑资源或芯片面积的占用，而且可以通过训练控制器灵活地更改或更新存储器训练方案。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例中存储器训练方法的一流程图；
图2是本申请一实施例中存储器训练系统的一结构示意图；
图3是本申请一实施例中存储器训练系统的另一结构示意图；
图4是本申请一实施例中存储器训练系统包含闪存存储器和传感器的一结构示意图；
图5是本申请一实施例中存储器训练系统包含至少两个所述训练控制器的一结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了便于理解本申请，本申请涉及的技术术语书名如下：
1.FPGA(Field Programmable Gate Array)，现场可编程逻辑门阵列，属于特殊应用集成电路中的一种半定制电路，一般有逻辑块、可编程互连通道和I/O块三部分构成。
2.DDR(Double Data Rate SDRAM)，双倍速率同步动态随机存储器，是内存的一种。
在一实施例中，如图1所示，提供一种存储器训练方法，包括如下步骤S101至S104：
S101、获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据，其中，所述训练数据用于在物理层控制器和外部内存颗粒之间传输。
进一步地，所述获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据之前，还包括：获取第一延时数据和第二延时数据，其中，所述第一延时数据用于控制地址信号的传输延时，所述第二延时数据用于控制训练数据的传输延时。其中，所述第一延时数据和所述第二延时数据是根据历史存储器的物理层训练成功的结果进行预先配置，根据训练成功的结果配置数据不仅提高了所述校验结果是训练成功的概率，而且进一步提高了所述存储器训练方法的执行效率。
S102、从所述外部内存颗粒读取所述训练数据。
进一步地，所述训练数据由所述物理层控制器产生，然后所述物理层控制器根据所述第二延时数据将所述训练数据写入所述外部内存颗粒，再根据所述第二延时数据从所述外部内存颗粒读取所述训练数据。
S103、根据写入的所述训练数据以及读取的所述训练数据获取校验结果，其中，所述校验结果是校验所述训练数据对应的数据信号的左右边界是否在上升沿得到的。
其中，所训练数据是以对应的数据信号的形式在所述物理层控制器和所述外部内存颗粒之间传输。无论是所述物理层控制器发送所述训练数据时的所述数据信号，还是所述物理层控制器读取所述训练数据时的所述数据信号，都应该遵循固态技术协会(JEDEC，Joint Electron Device Engineering Council)的标准，即所述训练数据对应的所述数据信号的左右边界都在上升沿，抵消因为封装工艺和PCB走线差异、外部因素例如温度和电压对所述训练数据对应的所述数据信号在传输过程中造成的被动延时。即使用所述第二延时数据抵消所述被动延时，保持所述数据信号在传输过程中被采样的完整性和正确性。其中，所述第一延时数据对于所述地址信号的作用与此类似故在此不再赘述。
S104、若所述校验结果是训练失败，则循环前述步骤；若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器。
进一步地，所述获取第一延时数据和第二延时数据，包括：根据所述训练结果获取所述第一延时数据和所述第二延时数据，其中所述第一延时数据和所述第二延时数据来源于所述训练结果数据。即从已经训练成功的所述训练结果数据中获取所述第一延时数据和所述第二延时数据用于执行新一轮的存储器训练方法的步骤。直接从已经训练成功的所述训练结果数据中获取所述第一延时数据和所述第二延时数据不仅省略了配置所述第一延时数据和所述第二延时数据的步骤，提高了所述存储器训练方法的执行效率，而且根据训练成功的所述训练结果数据得到的所述第一延时数据和所述第二延时数据能够大大减小训练过程中所述校验结果是训练失败的出现概率和出现次数，也进一步提高了所述存储器训练方法的执行效率。
进一步地，所述若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器之后还包括：首先，获取温度数据和电压数据，其中，所述温度数据是从温度传感器获得的环境温度，所述电压数据是系统电压。因为众所周知地是温度和电压的变化也会对所述训练数据在传输过程中对应的所述数据信号造成传输延迟方面的影响。然后，在获取所述温度数据和所述电压数据之后，进而获取所述温度数据的第一变化量以及所述电压数据的第二变化量。进而，使用根据预设判断规则、所述第一变化量和所述第二变化量获取判断结果。若所述判断结果是需要调整，则根据预设调整规则调整所述第一延时数据和/或所述第二延时数据。
进一步地，所述若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器之后还包括：首先，获取不同所述闪存存储器中保存的所述训练结果数据，其中，所述不同闪存存储器包含不同所述外部内存颗粒对应的所述训练结果数据。然后，根据所述训练结果数据获取对比分析结果数据，其中，所述对比分析结果数据是通过对比分析所述不同闪存存储器中保存的所述训练结果数据获得的。其中，通过对比分析所述结果数据可以发现在训练过程中所产生的偶发错误，例如通过对比分析所述结果数据发现某一训练过程中所述训练结果数据中的第二延时数据比其他训练过程对应的第二延时数据要明显的过大或过小，则将所述偶发错误对应的训练过程进行重新训练或直接修改所述偶发错误，例如将所述偶发错误对应的第二延时数据修改至与其他第二延时数据接近的范围内。
进一步地，所述获取所述温度数据的第一变化量，所述电压数据的第二变化量之后还包括：根据所述第一变化量和/或所述第二变化量，判断是否需要进行重置存储器训练步骤，或根据预设算法调整所述训练结果数据。其中，记录根据预设算法调整所述训练结果数据的调整结果，根据所述调整结果生成历史经验数据。进一步地，根据所述第一变化量和/或所述第二变化量，判断是否需要根据所述历史经验数据对所述训练结果进行调整。
本实施例提供的存储器训练方法，通过获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据，然后从所述外部内存颗粒读取所述训练数据，根据写入的所述训练数据以及读取的所述训练数据获取校验结果，最后将训练成功的训练结果数据写入至预设闪存存储器。不仅将训练控制的部分从内存芯片上分离出来，减少了对内存芯片逻辑资源或芯片面积的占用，而且可以灵活地更改或更新存储器训练方案。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在一实施例中，提供一种存储器训练系统100。如图2所示，该存储器训练系统100包括至少一个训练控制器10、与所述训练控制器连接的物理层控制器20。各组成部分详细说明如下：
所述训练控制器10用于发送控制指令至所述物理层控制器20，控制所述物理层控制器20的运行，生成用于控制地址信号传输的第一延时数据和训练数据传输的第二延时数据，并从所述物理层控制器20获取训练结果；
所述物理层控制器20连接外部内存颗粒50，根据所述第一延时数据和所述第二延时数据与外部内存颗粒50进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。
进一步地，如图3所示，所述物理层控制器20包括寄存器模块201、命令队列模块202、训练数据模块203、第一延时模块204和第二延时模块205。
寄存器模块201，用于接收所述训练控制器10发送的所述控制指令、所述第一延时数据和所述第二延时数据，并根据所述控制指令输出第一控制信号至所述命令队列模块202，输出第二控制信号至所述训练数据模块203；
第一延时模块204，用于从所述寄存器模块201获取所述第一延时数据，使用所述第一延时数据控制所述地址信号的传输延时；
第二延时模块205，用于从所述寄存器模块201获取所述第二延时数据，使用所述第二延时数据控制所述训练数据的传输延时；
命令队列模块202，用于根据所述第一控制信号，通过所述第一延时模块204发送地址信号至所述外部内存颗粒50，发送数据读写信号至所述训练数据模块203；
训练数据模块203，用于根据所述第二控制信号生成所述训练数据，根据所述数据读写信号通过所述第二延时模块205向所述外部内存颗粒50写入所述训练数据或从所述外部内存颗粒50读取所述训练数据，根据写入的所述训练数据以及读取的所述训练数据获取校验结果。
进一步地，如图4所示，所述训练控制器10还与闪存存储器30和传感器40连接。
闪存存储器30，用于存储所述训练结果；
传感器40，用于获取训练环境温度和训练系统电压。
进一步地，如图5所示，所述存储器训练系统100包含至少两个所述训练控制器10，单个所述训练控制器10连接至少两个所述物理层控制器20；所述训练控制器10对比分析所述至少两个所述物理层控制器20的所述训练结果，得到对比分析结果；所述至少两个所述训练控制器10共享所述对比分析结果。
本实施例提供的存储器训练系统100，通过训练控制器发送控制指令至所述物理层控制器，控制所述物理层控制器的运行，生成用于控制地址信号传输的第一延时数据和训练数据传输的第二延时数据，并从所述物理层控制器获取训练结果，然后通过物理层控制器连接外部内存颗粒，根据所述第一延时数据和所述第二延时数据与外部内存颗粒进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。不仅将训练控制的部分从内存芯片上分离出来，减少了对内存芯片逻辑资源或芯片面积的占用，而且可以通过训练控制器灵活地更改或更新存储器训练方案。并且还能通过所述训练控制器，将硬件资源和训练结果进行共享，进一步提高了存储器的训练效率。
其中上述模块/单元中的“第一”和“第二”的意义仅在于将不同的模块/单元加以区分，并不用于限定哪个模块/单元的优先级更高或者其它的限定意义。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块，本申请中所出现的模块的划分，仅仅是一种逻辑上的划分，实际应用中实现时可以有另外的划分方式。
关于存储器训练系统的具体限定可以参见上文中对于存储器训练方法的限定，在此不再赘述。上述存储器训练系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述实施例中存储器训练方法的步骤，例如图1所示的步骤S101至步骤S104及该方法的其它扩展和相关步骤的延伸。或者，计算机程序被处理器执行时实现上述实施例中存储器训练系统的各模块/单元的功能，例如图3所示模块10至模块50的功能。为避免重复，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种存储器训练方法，其特征在于，包括：
获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据，其中，所述训练数据用于在物理层控制器和外部内存颗粒之间传输；
从所述外部内存颗粒读取所述训练数据；
根据写入的所述训练数据以及读取的所述训练数据获取校验结果，其中，所述校验结果是校验所述训练数据对应的数据信号的左右边界是否在上升沿得到的；
若所述校验结果是训练失败，则循环前述步骤；若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器。
2.根据权利要求1所述的存储器训练方法，其特征在于，所述获取训练数据，根据地址信号向外部内存颗粒写入所述训练数据之前，还包括：
获取第一延时数据和第二延时数据，其中，所述第一延时数据用于控制地址信号的传输延时，所述第二延时数据用于控制训练数据的传输延时。
3.根据权利要求2所述的存储器训练方法，其特征在于，所述获取第一延时数据和第二延时数据，包括：
根据所述训练结果获取所述第一延时数据和所述第二延时数据，其中所述第一延时数据和所述第二延时数据来源于所述训练结果数据。
4.根据权利要求2所述的存储器训练方法，其特征在于，所述若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器之后还包括：
获取温度数据和电压数据，其中，所述温度数据是从温度传感器获得的环境温度，所述电压数据是系统电压；
获取所述温度数据的第一变化量以及所述电压数据的第二变化量；
根据预设判断规则、所述第一变化量和所述第二变化量获取判断结果；
若所述判断结果是需要调整，则根据预设调整规则调整所述第一延时数据和/或所述第二延时数据。
5.根据权利要求1所述的存储器训练方法，其特征在于，所述若所述校验结果是训练成功，写入训练结果数据至预设闪存存储器之后还包括：
获取不同所述闪存存储器中保存的所述训练结果数据，其中，所述不同闪存存储器包含不同所述外部内存颗粒对应的所述训练结果数据；
根据所述训练结果数据获取对比分析结果数据，其中，所述对比分析结果数据是通过对比分析所述不同闪存存储器中保存的所述训练结果数据获得的。
6.根据权利要求4所述的存储器训练方法，其特征在于，所述获取所述温度数据的第一变化量，所述电压数据的第二变化量之后还包括：
根据所述第一变化量和/或所述第二变化量，判断是否需要进行重置存储器训练步骤，或根据预设算法调整所述训练结果数据。
7.一种存储器训练系统，其特征在于，包括至少一个训练控制器、与所述训练控制器连接的物理层控制器；
所述训练控制器用于发送控制指令至所述物理层控制器，控制所述物理层控制器的运行，生成用于控制地址信号传输的第一延时数据和训练数据传输的第二延时数据，并从所述物理层控制器获取训练结果；
所述物理层控制器连接外部内存颗粒，根据所述第一延时数据和所述第二延时数据与外部内存颗粒进行所述地址信号和所述训练数据的传输，并根据写入的所述训练数据以及读取的所述训练数据获取校验结果。
8.根据权利要求7所述的存储器训练系统，其特征在于，所述物理层控制器包括寄存器模块、命令队列模块、训练数据模块、第一延时模块和第二延时模块，其中，
寄存器模块，用于接收所述训练控制器发送的所述控制指令、所述第一延时数据和所述第二延时数据，并根据所述控制指令输出第一控制信号至所述命令队列模块，输出第二控制信号至所述训练数据模块；
第一延时模块，用于从所述寄存器模块获取所述第一延时数据，使用所述第一延时数据控制所述地址信号的传输延时；
第二延时模块，用于从所述寄存器模块获取所述第二延时数据，使用所述第二延时数据控制所述训练数据的传输延时；
命令队列模块，用于根据所述第一控制信号，通过所述第一延时模块发送地址信号至所述外部内存颗粒，发送数据读写信号至所述训练数据模块；
训练数据模块，用于根据所述第二控制信号生成所述训练数据，根据所述数据读写信号通过所述第二延时模块向所述外部内存颗粒写入所述训练数据或从所述外部内存颗粒读取所述训练数据，根据写入的所述训练数据以及读取的所述训练数据获取校验结果。
9.根据权利要求7所述的存储器训练系统，其特征在于，所述训练控制器还与闪存存储器和传感器连接；
所述闪存存储器用于存储所述训练结果；
所述传感器用于获取训练环境温度和训练系统电压。
10.根据权利要求7所述的存储器训练系统，其特征在于，包含至少两个所述训练控制器，单个所述训练控制器连接至少两个所述物理层控制器；
所述训练控制器对比分析所述至少两个所述物理层控制器的所述训练结果，得到对比分析结果；
所述至少两个所述训练控制器共享所述对比分析结果。
CN202211039475.2A 2022-08-29 2022-08-29 存储器训练方法及系统 Pending CN115344215A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211039475.2A CN115344215A (zh) 2022-08-29 2022-08-29 存储器训练方法及系统
PCT/CN2023/114981 WO2024046230A1 (zh) 2022-08-29 2023-08-25 存储器训练方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211039475.2A CN115344215A (zh) 2022-08-29 2022-08-29 存储器训练方法及系统

Publications (1)

Publication Number Publication Date
CN115344215A true CN115344215A (zh) 2022-11-15

Family

ID=83953923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211039475.2A Pending CN115344215A (zh) 2022-08-29 2022-08-29 存储器训练方法及系统

Country Status (2)

Country Link
CN (1) CN115344215A (zh)
WO (1) WO2024046230A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116795430A (zh) * 2023-06-27 2023-09-22 上海奎芯集成电路设计有限公司 存储器训练装置及存储器训练方法
WO2024046230A1 (zh) * 2022-08-29 2024-03-07 深圳市紫光同创电子有限公司 存储器训练方法及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683164B2 (en) * 2009-02-04 2014-03-25 Micron Technology, Inc. Stacked-die memory systems and methods for training stacked-die memory systems
US9639495B2 (en) * 2014-06-27 2017-05-02 Advanced Micro Devices, Inc. Integrated controller for training memory physical layer interface
US9851744B2 (en) * 2014-12-10 2017-12-26 Advanced Micro Devices, Inc. Address and control signal training
US10067689B1 (en) * 2016-08-29 2018-09-04 Cadence Design Systems, Inc. Method and apparatus for high bandwidth memory read and write data path training
JP6832777B2 (ja) * 2017-03-31 2021-02-24 ルネサスエレクトロニクス株式会社 半導体装置
KR102353027B1 (ko) * 2017-07-03 2022-01-20 삼성전자주식회사 스토리지 장치의 데이터 트레이닝 방법
KR102273191B1 (ko) * 2017-09-08 2021-07-06 삼성전자주식회사 스토리지 장치 및 그것의 데이터 트레이닝 방법
CN110109509B (zh) * 2019-03-27 2021-03-02 北京比特大陆科技有限公司 延迟校正方法、电路、装置、设备及计算机可读存储介质
KR20210069514A (ko) * 2019-12-03 2021-06-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 트레이닝 방법
KR20210099675A (ko) * 2020-02-04 2021-08-13 삼성전자주식회사 메모리 장치를 포함하는 전자 장치 및 그것의 트레이닝 방법
CN114518902A (zh) * 2020-11-20 2022-05-20 马来西亚瑞天芯私人有限公司 一种内存定序器系统和应用该系统的内存定序方法
US11742006B2 (en) * 2021-02-02 2023-08-29 Nvidia Corporation Techniques for performing command address in interface training on a dynamic random-access memory
CN115344215A (zh) * 2022-08-29 2022-11-15 深圳市紫光同创电子有限公司 存储器训练方法及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024046230A1 (zh) * 2022-08-29 2024-03-07 深圳市紫光同创电子有限公司 存储器训练方法及系统
CN116795430A (zh) * 2023-06-27 2023-09-22 上海奎芯集成电路设计有限公司 存储器训练装置及存储器训练方法

Also Published As

Publication number Publication date
WO2024046230A1 (zh) 2024-03-07

Similar Documents

Publication Publication Date Title
CN115344215A (zh) 存储器训练方法及系统
TWI744632B (zh) 半導體設備及在一記憶體裝置上執行操作之方法
US11334415B2 (en) Data storage device and method for sharing memory of controller thereof
US10613765B2 (en) Storage device, method for operating the same, and storage system including storage devices
CN111429960B (zh) 改善闪存的读取重试的方法、控制器以及相关存储装置
CN110941395A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN105785967A (zh) 一种mcu的校准方法和系统
US9779834B2 (en) Memory system for improving programming operation on fuse array
CN112765057B (zh) 数据传输方法、pcie系统、设备及存储介质
CN114416612A (zh) 存储器的访问方法、装置、电子设备和存储介质
CN114078497A (zh) 包括可重新配置的通道的存储器接口的系统、装置和方法
CN114496047B (zh) 双向数据选通采样信号dqs相位的调整方法及装置
CN115202253A (zh) 基于fpga的芯片核心验证装置和方法
KR20190101494A (ko) 명령 우선 순위를 이용하는 메모리 프로토콜
US11360713B2 (en) Semiconductor device and debug system
CN114238163A (zh) Rom中数据的处理方法、装置、计算机设备及存储介质
KR20170052268A (ko) 복수의 플래인들을 포함하는 반도체 장치
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN112579004A (zh) 快速删除flash数据的方法、系统、计算机设备及存储介质
CN111370051B (zh) 一种非易失存储器验证系统及方法
US20120026795A1 (en) Electronic Apparatus and Data Reading Method
JP2019153118A (ja) 評価解析対象メモリ装置及びメモリ評価解析システム
US11869611B2 (en) Adjustment to trim settings based on a use of a memory device
WO2023087267A1 (zh) 数据读取方法、控制器和存储系统
US10599364B2 (en) Command processing method and storage controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination