CN114238163A - Rom中数据的处理方法、装置、计算机设备及存储介质 - Google Patents

Rom中数据的处理方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN114238163A
CN114238163A CN202210176330.0A CN202210176330A CN114238163A CN 114238163 A CN114238163 A CN 114238163A CN 202210176330 A CN202210176330 A CN 202210176330A CN 114238163 A CN114238163 A CN 114238163A
Authority
CN
China
Prior art keywords
address
data
replacement
rom
otp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210176330.0A
Other languages
English (en)
Inventor
穆永亮
张帆
张鹏翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Xinqing Technology Co ltd
Original Assignee
Hubei Xinqing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Xinqing Technology Co ltd filed Critical Hubei Xinqing Technology Co ltd
Priority to CN202210176330.0A priority Critical patent/CN114238163A/zh
Publication of CN114238163A publication Critical patent/CN114238163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Stored Programmes (AREA)

Abstract

本申请实施例提供了一种ROM中数据的处理方法、装置、计算机设备及存储介质，该方法应用于ROM中数据的处理装置，ROM中数据的处理装置包括OTP，OTP内存储有多个替换数据和对应的替换地址，该方法在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址，然后，判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址，最后，若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。本申请实现了对ROM中任意地址的数据处理，提高了ROM设计的灵活性，减少了ROM重复流片的可能性。

Description

ROM中数据的处理方法、装置、计算机设备及存储介质
技术领域
本申请涉及计算机领域，具体涉及一种ROM中数据的处理方法、装置、计算机设备及存储介质。
背景技术
芯片中ROM的数据在流片后无法修改，如果ROM（Read Only Memory，只读存储器）数据有BUG，一方面，只能重新流片，需要很大的成本；另一方面，针对ROM中的函数重新映射地址，然而，这种重新映射地址的方案只能修改完整的函数，不能针对任意ROM地址进行读取，且需要将修改后的函数提前写入SRAM，无法在芯片上电后自动完成修改，降低了ROM的设计效率，增加了ROM设计的局限性。
发明内容
本申请实施例提供一种ROM中数据的处理方法、装置、计算机设备及存储介质，以解决ROM无法进行任意地址的自动修改的技术问题。
一方面，本申请提供一种ROM中数据的处理方法，所述ROM与所述OTP通信连接，包括：
在检测到用于获取所述ROM中数据的数据获取指令时，从所述数据获取指令中获取数据读取地址，并获取所述OTP的各个替换地址；
判断各个所述替换地址中是否存在目标地址，其中，所述目标地址为与所述数据读取地址匹配成功的替换地址；
若各个替换地址中存在所述目标地址，则将所述目标地址对应的替换数据输出。
可选地，所述方法包括：
若各个替换地址中不存在所述目标地址，则将所述数据读取地址对应的存储于所述ROM上的数据输出。
可选地，所述判断各个所述替换地址中是否存在目标地址，包括：
获取各个所述替换地址的使能控制位，其中，所述使能控制位为使能有效位或使能无效位；
将各个所述替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址；
判断各个所述待匹配替换地址中是否存在目标地址。
可选地，所述将所述目标地址对应的替换数据输出，包括：
根据所述目标地址确定所述目标地址对应的数据的存储地址；
将所述存储地址对应的数据输出。
可选地，所述目标地址包括OTP起始地址及对应的地址编号；所述根据所述目标地址确定所述目标地址对应的数据的存储地址，包括：
根据所述OTP起始地址对应的所述地址编号确定所述存储地址的偏移量；
获取所述存储地址的起始地址，根据所述偏移量及所述存储地址的起始地址确定所述存储地址。
可选地，所述在检测所述数据获取指令之前，包括：
将各个替换地址烧写入所述OTP中，并为各个替换地址设置使能控制位；
将各个替换地址对应的数据烧写入所述OTP中。
可选地，所述使能控制位的设置方式为2bit使能控制位。
一方面，本申请提供一种ROM中数据的处理装置，所述ROM与所述OTP通信连接，包括：
获取模块，用于在检测到用于获取所述ROM中数据的数据获取指令时，从所述数据获取指令中获取数据读取地址，并获取所述OTP的各个替换地址；
匹配模块，用于判断各个所述替换地址中是否存在目标地址，其中，所述目标地址为与所述数据读取地址匹配成功的替换地址；
处理模块，用于若各个替换地址中存在所述目标地址，则将所述目标地址对应的替换数据输出。
可选地，所述处理模块，用于：
若各个替换地址中不存在所述目标地址，则将所述数据读取地址对应的存储于所述ROM上的数据输出。
可选地，所述匹配模块，用于：
获取各个所述替换地址的使能控制位，其中，所述使能控制位为使能有效位或使能无效位；
将各个所述替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址；
判断各个所述待匹配替换地址中是否存在目标地址。
可选地，所述处理模块，用于：
根据所述目标地址确定所述目标地址对应的数据的存储地址；
将所述存储地址对应的数据输出。
可选地，所述目标地址包括OTP起始地址及对应的地址编号；所述根处理模块，用于：
根据所述OTP起始地址对应的所述地址编号确定所述存储地址的偏移量；
获取所述存储地址的起始地址，根据所述偏移量及所述存储地址的起始地址确定所述存储地址。
可选地，所述获取模块，用于：
将各个替换地址烧写入所述OTP中，并为各个替换地址设置使能控制位；
将各个替换地址对应的数据烧写入所述OTP中。
可选地，所述使能控制位的设置方式为2bit使能控制位。
一方面，本申请提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述ROM中数据的处理方法中的步骤。
一方面，本申请提供一种计算机可读介质，存储有计算机程序，所述计算机程序被处理器执行时，实现上述ROM中数据的处理方法中的步骤。
本申请实施例提供了一种ROM中数据的处理方法，应用于ROM中数据的处理装置，ROM中数据的处理装置包括OTP，OTP内存储有多个替换数据和对应的替换地址，该方法在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址，然后，判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址，最后，若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。本申请没有直接对ROM内存储的数据进行改动，而是在数据读取地址和替换地址匹配成功后通过OTP输出与数据读取地址匹配的数据，间接实现了对ROM内中数据的修改，实现了对ROM中任意地址的数据处理，保证了对ROM中数据的处理的实时性，并且由于OTP具有非易失性的特点，从而无需每次修改时都要将数据提前写入SRAM中，大大提高了ROM中数据的处理效率，提高了ROM设计的灵活性，减少了ROM重复流片的可能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
其中：
图1为一个实施例中ROM中数据的处理方法的流程图；
图2为一个实施例中目标地址对应的数据的处理方法的流程图；
图3为一个实施例中存储地址确定方法的流程图；
图4为一个实施例中OTP中存储地址确定方法的示意图；
图5为一个实施例中ROM中数据的处理方法一具体实施例的流程示意图；
图6为一个实施例中ROM中数据的处理装置的结构框图；
图7为一个实施例中计算机设备的结构框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，在一个实施例中，提供了一种ROM中数据的处理方法，应用于ROM中数据的处理装置，该ROM中数据的处理装置包括OTP，该ROM与该OTP通信连接。该ROM中数据的处理方法具体包括以下步骤：
步骤102，在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址。
其中，OTP（One Time Programmable）是MCU的一种存储器类型，也即一次性可编程存储器，例如，EFUSE、一次可编程非易失存储器等，均为一种类型的OTP。该OTP与ROM通信连接。数据获取指令是指ROM中数据的处理装置发送的用于对ROM的数据进行读取的命令，该数据获取指令包括ROM的数据读取地址。获取OTP的各个替换地址。其中的数据读取地址是指与需要进行读取的数据对应的地址，该数据读取地址可以是1个也可以是多个，此处不作限定。具体地，ROM中数据的处理装置在检测到对ROM的数据获取指令时，从数据获取指令中获取ROM的数据读取地址。并获取各个替换地址，以便后续基于数据读取地址、对应的替换数据和各个替换地址进行进一步处理。
在一个具体的实施例中，在检测对ROM的数据获取指令，之前，包括：将各个替换地址烧写入OTP中，并为各个替换地址设置使能控制位；将各个替换地址对应的数据烧写入OTP中。具体的，将各个替换地址烧写入OTP中的各个地址区，并为各个替换地址设置使能控制位；将各个替换地址对应的数据烧写入OTP的各个内容区中。即，预先将各个替换地址和对应的数据烧写入OTP，在检测对ROM的数据获取指令时，直接对OTP读取即可获取。
步骤104，判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址。
其中，数据读取地址和替换地址均为存储器的一种地址格式的数据，该地址格式的数据可以通过一个具体的数值表示。具体地，将数据读取地址与各个替换地址进行匹配，该匹配方式可以是将数据读取地址与各个替换地址一一进行比对，当比对结果为数据读取地址与其中的一个替换地址相同时，判定匹配成功，并获取与数据读取地址匹配成功的替换地址，将该替换地址确定为目标地址，以便后续基于该目标地址对ROM的数据进行处理。更具体地，可以在ROM中数据的处理装置中预先配置用于地址匹配的数字电路，实现对数据读取地址与各个替换地址之间的匹配。
具体地，将数据读取地址分别与各个替换地址进行比较，得到比较结果，其中，比较结果包括相同和不相同两种，当比较结果为相同时，则停止比较，并将比较结果为相同对应的替换地址确定为目标地址。
在一个具体的实施例中，判断各个替换地址中是否存在目标地址，包括：
（1）获取各个替换地址的使能控制位，其中，使能控制位为使能有效位或使能无效位。
其中，使能控制位的设置方式为2bit使能控制位。在这个实施例中，使能控制位的设置方式为2bit使能控制位，即每个替换地址设置2bit使能控制位，也即支持替换地址无效->有效->无效两次配置机会。例如，定义00 或11 表示使能无效位，01 或 10表示使能有效位，在OTP未烧写时，替换地址的使能控制位是00，烧写有效的替换地址后，将使能控制位改为01 或 10，如果需要将该替换地址的替换数据擦除时，将使能控制位写为11，则该替换地址无效。
（2）将各个替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址。
例如，各个替换地址为10个替换地址，其中，有5个替换地址的使能控制位为使能有效位，将这5个使能控制位为使能有效位的替换地址确定为待匹配替换地址。
（3）判断各个待匹配替换地址中是否存在目标地址。
使能控制位为使能无效位的替换地址不参与匹配，仅使能控制位为使能有效位的替换地址参与匹配，可以提高匹配速度。2bit使能控制位的设置方式，提高了对ROM中数据的处理的灵活性。
具体地，将数据读取地址分别与各个待匹配替换地址进行比较，得到比较结果，其中，比较结果包括相同和不相同两种，当比较结果为相同时，则停止比较，并将比较结果为相同对应的待匹配替换地址确定为目标地址。使得使能无效位的替换地址不参与匹配，针对每个数据读取地址，将数据读取地址分别与使能控制位为使能有效位的替换地址进行匹配，得到匹配结果，匹配结果包括匹配成功和匹配失败，并将匹配结果为匹配成功对应的待匹配替换地址确定为目标地址，从而提高了匹配效率。
步骤106，若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。
其中，目标地址对应的替换数据与数据读取地址对应的ROM上存储的数据不同。例如，数据读取地址为地址A，我们想要地址A对应的ROM上存储的数据为数据D。但是可能由于编程或者芯片制作工艺等失误，导致实际上在读ROM的地址A时获得了数据B。为了修正这个错误，将地址A和对应的数据D烧写入OTP。通过匹配得到与数据读取地址（即地址A）匹配的目标地址，目标地址也是地址A，然后将地址A对应的OTP上存储的数据D输出。从而在没有直接对ROM中数据进行改动的情况下，实现输入为地址A，输出为正确的数据D的效果，实现间接修改ROM中数据的效果。
其中，目标地址对应的替换数据是目标地址对应的存储于OTP上的数据，即与其中的一个替换地址存储区对应的数据（内容）区的数据。可以理解地，本实施例中通过OTP实现了对ROM中数据的修改处理，保证了对ROM中数据的处理的实时性，并且由于OTP具有非易失性的特点，从而无需每次修改时都要将数据提前写入SRAM中，大大提高了ROM中数据的处理效率，提高了ROM设计的灵活性，减少了ROM重复流片的可能性。
在一个实施例中，若各个替换地址中不存在目标地址，则将数据读取地址对应的存储于ROM上的数据输出。
在这个实施例中，当数据读取地址与各个替换地址匹配失败时，表明无需对ROM中的数据进行处理，可以直接输出数据读取地址对应的数据，即为ROM中的数据。其中，可以将数据读取地址对应的存储于ROM上的数据和目标地址对应的存储于OTP上的数据通过MUX（数据选择器）选择后输出。
上述ROM中数据的处理方法，应用于ROM中数据的处理装置，ROM中数据的处理装置包括OTP，OTP内存储有多个替换数据和对应的替换地址，该方法在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址，然后，判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址，最后，若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。本申请没有直接对ROM内存储的数据进行改动，而是在数据读取地址和替换地址匹配成功后通过OTP输出与数据读取地址匹配的数据，间接实现了对ROM内中数据的修改，实现了对ROM中任意地址的数据处理，保证了对ROM中数据的处理的实时性，并且由于OTP具有非易失性的特点，从而无需每次修改时都要将数据提前写入SRAM中，大大提高了ROM中数据的处理效率，提高了ROM设计的灵活性，减少了ROM重复流片的可能性。
如图2所示，在一个实施例中，将目标地址对应的替换数据输出的步骤，包括：
步骤106A，根据目标地址确定目标地址对应的数据的存储地址；
步骤106B，将存储地址对应的数据输出。
其中，存储地址是指目标地址对应的数据的地址，即替换地址对应的内容存储区块的地址，具体地，由于每个替换地址与对应的存储区块的地址是一一对应的，因此，根据目标地址即可确定与之对应关联的存储地址，在确定了存储地址后，直接将存储地址对应的数据输出即可。可以理解地，本实施例相较于传统的通过跳转指令对函数的修改，大大提高了ROM中数据的处理效率。
如图3所示，在一个实施例中，目标地址包括OTP起始地址及对应的地址编号；根据目标地址确定目标地址对应的数据的存储地址的步骤，包括：
步骤106A1，根据OTP起始地址对应的地址编号确定存储地址的偏移量；
步骤106A2，获取存储地址的起始地址，根据偏移量及存储地址的起始地址确定存储地址。
其中，目标地址包括OTP起始地址及对应的地址编号，OTP起始地址是指OTP中开始读取的地址，对于各个替换地址，均可以通过该OTP起始地址与相应的地址编号表示。偏移量是指存储地址相较于对应的起始地址的偏移。具体地，由于目标地址与存储地址是一一对应的，因此，目标地址与存储地址具有相同的偏移量，如此，根据偏移量及存储地址的起始地址确定存储地址。如图4所示，为OTP中存储地址确定方法的示意图，其中，标识有“地址”的为目标地址区，标识有“数据”的为存储地址区，例如，目标地址在OTP中的OTP起始地址是ADDRA，且对应的地址编号为8，对应的存储地址的起始地址是ADDRB，也即偏移量为8，则目标地址可以通过目标地址的OTP起始地址与地址编号进行标识，即为ADDRA+8，则对应的存储地址为存储地址的起始地址ADDRB与偏移量确定，则存储地址为ADDRB+8。可以理解地，本实施例中通过OTP起始地址对应的地址编号及存储地址的起始地址，快速确定存储地址，提高了存储地址的匹配效率。
在一具体实施方式中，在芯片流片后，如果需要将ROM中的数据读取地址A中的数据间接修改为替换数据D，将数据读取地址A写入一次性可编程非易失存储器OTP中的地址区中，并打开使能，将替换数据D写入一次性可编程非易失存储器OTP中匹配数据读取地址A对应的内容区中，读取ROM中的数据读取地址A即可得到替换后的数据D。
如图5所示，本申请实施例中，ROM中数据的处理方法包括：
S501、将各个替换地址烧写入OTP中，并为各个替换地址设置使能控制位。
S502、将各个替换地址对应的数据烧写入OTP中。
S503、在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址。
S504、获取各个替换地址的使能控制位，其中，使能控制位为使能有效位或使能无效位。
S505、将各个替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址。
S506、判断各个待匹配替换地址中是否存在目标地址。
若各个待匹配替换地址中存在目标地址，则执行S507:将目标地址对应的替换数据输出；若各个待匹配替换地址中不存在目标地址，则执行S508:将数据读取地址对应且存储于ROM上的数据输出。
S507、将目标地址对应的替换数据输出。
S508、将数据读取地址对应且存储于ROM上的数据输出。
这样可以间接实现ROM中指定地址中的数据的替换。
如图6所示，在一个实施例中，提出了一种ROM中数据的处理装置，ROM中数据的处理装置包括OTP，ROM与OTP通信连接，装置包括：
获取模块602，用于在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址；
匹配模块604，用于判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址；
处理模块606，用于若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。
可选地，处理模块，用于：
若各个替换地址中不存在目标地址，则将数据读取地址对应且存储于ROM上的数据输出。
可选地，匹配模块，用于：
获取各个替换地址的使能控制位，其中，使能控制位为使能有效位或使能无效位；
将各个替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址；
判断各个待匹配替换地址中是否存在目标地址。
可选地，处理模块，用于：
根据目标地址确定目标地址对应的数据的存储地址；
将存储地址对应的数据输出。
可选地，目标地址包括OTP起始地址及对应的地址编号；根处理模块，用于：
根据OTP起始地址对应的地址编号确定存储地址的偏移量；
获取存储地址的起始地址，根据偏移量及存储地址的起始地址确定存储地址。
可选地，获取模块，用于：
将各个替换地址烧写入OTP中，并为各个替换地址设置使能控制位；
将各个替换地址对应的数据烧写入OTP中。
可选地，使能控制位的设置方式为2bit使能控制位。
图7为一个实施例中计算机设备的结构框图。该计算机设备具体可以是服务器，服务器包括但不限于高性能计算机和高性能计算机集群。如图7所示，该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统，还可存储有计算机程序，该计算机程序被处理器执行时，可使得处理器实现ROM中数据的处理方法。该内存储器中也可储存有计算机程序，该计算机程序被处理器执行时，可使得处理器执行ROM中数据的处理方法。本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，本申请提供的ROM中数据的处理方法可以实现为一种计算机程序的形式，计算机程序可在如图7所示的计算机设备上运行。计算机设备的存储器中可存储组成ROM中数据的处理装置的各个程序模板。比如，获取模块602，匹配模块604，处理模块606。
一种计算机设备，包括存储器、处理器以及存储在存储器中并可在处理器上运行的计算机程序，处理器执行计算机程序时实现如下步骤：在检测到用于获取ROM中数据的数据获取指令时，从数据获取指令中获取数据读取地址，并获取OTP的各个替换地址；
判断各个替换地址中是否存在目标地址，其中，目标地址为与数据读取地址匹配成功的替换地址；
若各个替换地址中存在目标地址，则将目标地址对应的替换数据输出。
可选地，方法包括：
若各个替换地址中不存在目标地址，则将数据读取地址对应的存储于ROM上的数据输出。
可选地，判断各个替换地址中是否存在目标地址，包括：
获取各个替换地址的使能控制位，其中，使能控制位为使能有效位或使能无效位；
将各个替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址；
判断各个待匹配替换地址中是否存在目标地址。
可选地，将目标地址对应的替换数据输出，包括：
根据目标地址确定目标地址对应的数据的存储地址；
将存储地址对应的数据输出。
可选地，目标地址包括OTP起始地址及对应的地址编号；根据目标地址确定目标地址对应的数据的存储地址，包括：
根据OTP起始地址对应的地址编号确定存储地址的偏移量；
获取存储地址的起始地址，根据偏移量及存储地址的起始地址确定存储地址。
可选地，在检测对ROM的数据获取指令，之前，包括：
将各个替换地址烧写入OTP中，并为各个替换地址设置使能控制位；
将各个替换地址对应的数据烧写入OTP中。
可选地，使能控制位的设置方式为2bit使能控制位。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink) DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种ROM中数据的处理方法，应用于ROM中数据的处理装置，其特征在于，所述ROM中数据的处理装置包括OTP，所述OTP内存储有多个替换数据和对应的替换地址，所述ROM与所述OTP通信连接，所述方法包括：
在检测到用于获取所述ROM中数据的数据获取指令时，从所述数据获取指令中获取数据读取地址，并获取所述OTP的各个替换地址；
判断各个所述替换地址中是否存在目标地址，其中，所述目标地址为与所述数据读取地址匹配成功的替换地址；
若各个替换地址中存在所述目标地址，则将所述目标地址对应的替换数据输出。
2.如权利要求1所述的ROM中数据的处理方法，其特征在于，所述方法包括：
若各个替换地址中不存在所述目标地址，则将所述数据读取地址对应且存储于所述ROM上的数据输出。
3.如权利要求1所述的ROM中数据的处理方法，其特征在于，所述判断各个所述替换地址中是否存在目标地址，包括：
获取各个所述替换地址的使能控制位，其中，所述使能控制位为使能有效位或使能无效位；
将各个所述替换地址中使能控制位为使能有效位的替换地址确定为待匹配替换地址；
判断各个所述待匹配替换地址中是否存在目标地址。
4.如权利要求1所述的ROM中数据的处理方法，其特征在于，所述将所述目标地址对应的替换数据输出，包括：
根据所述目标地址确定所述目标地址对应的数据的存储地址；
将所述存储地址对应的数据输出。
5.如权利要求4所述的ROM中数据的处理方法，其特征在于，所述目标地址包括OTP起始地址及对应的地址编号；所述根据所述目标地址确定所述目标地址对应的数据的存储地址，包括：
根据所述OTP起始地址对应的所述地址编号确定所述存储地址的偏移量；
获取所述存储地址的起始地址，根据所述偏移量及所述存储地址的起始地址确定所述存储地址。
6.如权利要求1所述的ROM中数据的处理方法，其特征在于，所述在检测所述数据获取指令之前，包括：
将各个替换地址烧写入所述OTP中，并为各个替换地址设置使能控制位；
将各个替换地址对应的数据烧写入所述OTP中。
7.如权利要求6所述的ROM中数据的处理方法，其特征在于，所述使能控制位的设置方式为2bit使能控制位。
8.一种ROM中数据的处理装置，所述ROM中数据的处理装置包括OTP，其特征在于，所述OTP内存储有多个替换数据和对应的替换地址，所述ROM与所述OTP通信连接，所述装置包括：
获取模块，用于在检测到用于获取所述ROM中数据的数据获取指令时，从所述数据获取指令中获取数据读取地址，并获取所述OTP的各个替换地址；
匹配模块，用于判断各个所述替换地址中是否存在目标地址，其中，所述目标地址为与所述数据读取地址匹配成功的替换地址；
处理模块，用于若各个替换地址中存在所述目标地址，则将所述目标地址对应的替换数据输出。
9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述ROM中数据的处理方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述ROM中数据的处理方法的步骤。
CN202210176330.0A 2022-02-25 2022-02-25 Rom中数据的处理方法、装置、计算机设备及存储介质 Pending CN114238163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210176330.0A CN114238163A (zh) 2022-02-25 2022-02-25 Rom中数据的处理方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210176330.0A CN114238163A (zh) 2022-02-25 2022-02-25 Rom中数据的处理方法、装置、计算机设备及存储介质

Publications (1)

Publication Number Publication Date
CN114238163A true CN114238163A (zh) 2022-03-25

Family

ID=80748387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210176330.0A Pending CN114238163A (zh) 2022-02-25 2022-02-25 Rom中数据的处理方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN114238163A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115168115A (zh) * 2022-09-06 2022-10-11 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681819A (zh) * 2011-03-10 2012-09-19 炬力集成电路设计有限公司 实现灵活且低成本的指令替换方法及装置
CN207557929U (zh) * 2017-10-31 2018-06-29 无锡华润矽科微电子有限公司 可用于实现容错功能的小容量otprom存储器及芯片

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681819A (zh) * 2011-03-10 2012-09-19 炬力集成电路设计有限公司 实现灵活且低成本的指令替换方法及装置
CN207557929U (zh) * 2017-10-31 2018-06-29 无锡华润矽科微电子有限公司 可用于实现容错功能的小容量otprom存储器及芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115168115A (zh) * 2022-09-06 2022-10-11 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片
CN115168115B (zh) * 2022-09-06 2022-11-15 北京象帝先计算技术有限公司 一种基于otp模块的数据修复方法、otp控制器以及芯片

Similar Documents

Publication Publication Date Title
WO2015180304A1 (zh) 增量升级方法及装置
CN109684224B (zh) python代码与积木的转换过程的测试方法及装置
JP2004258946A (ja) メモリカード
JP7020989B2 (ja) 不揮発性記憶装置、メモリ制御装置、及びメモリ制御方法
CN114238163A (zh) Rom中数据的处理方法、装置、计算机设备及存储介质
CN112540725A (zh) 非易失性数据存储方法、嵌入式系统以及存储介质
JP2003317489A (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
CN113314180B (zh) 一种多次编程电子熔丝装置
US9396769B1 (en) Memory device and operating method of same
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
US9196371B2 (en) Nonvolatile semiconductor memory device and read method thereof
CN110569001B (zh) 基于固态硬盘的L2P表dirty位标记方法和装置
CN109634674B (zh) 芯片boot启动方法、装置、计算机设备和存储介质
US11176988B2 (en) Control method for memory and non-transitory computer-readable media
CN114582402A (zh) 非易失性存储器及其编程方法、计算机系统
CN109634676B (zh) 基于主控芯片的nand boot启动方法和装置
JP2007052558A (ja) フラッシュメモリ書換え装置、フラッシュメモリ書換え方法及びフラッシュメモリ書換えプログラム
US10732894B2 (en) Method of writing in a non-volatile memory device and corresponding non-volatile memory device
US20200026509A1 (en) Method and device for updating a program
CN101673203B (zh) 处理装置及其相关的数据处理方法
US11809273B2 (en) Method for detecting flash memory module and associated system on chip
US10379875B2 (en) Solid state storage device and program loading method thereof
KR20180035654A (ko) 반도체 장치 및 반도체 장치의 진단 방법
CN110554928B (zh) 一种非易失性半导体存储器参数上电读取方法及装置
US9754685B2 (en) Memory control device and memory control method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220325