JP2019153118A - 評価解析対象メモリ装置及びメモリ評価解析システム - Google Patents
評価解析対象メモリ装置及びメモリ評価解析システム Download PDFInfo
- Publication number
- JP2019153118A JP2019153118A JP2018038290A JP2018038290A JP2019153118A JP 2019153118 A JP2019153118 A JP 2019153118A JP 2018038290 A JP2018038290 A JP 2018038290A JP 2018038290 A JP2018038290 A JP 2018038290A JP 2019153118 A JP2019153118 A JP 2019153118A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- evaluation analysis
- controller
- memory device
- nand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Read Only Memory (AREA)
Abstract
Description
20 ホストコントローラ
21 LSI
22 インタフェース部
30 デバイスコントローラ
31 インタフェース部
32 メモリコントローラ
40 設定用コンピュータ
50 物理メモリ空間
55 仮想メモリ空間
60 仮想メモリ空間制御手段
321 アドレス回路
322 制御回路
323 入出力回路
324 エラーコレクト回路
Claims (7)
- ホストコントローラからアクセスされるデバイスコントローラを備え、
前記デバイスコントローラに、
FPGAにより実現され、NANDメモリセル部をアクセスするメモリコントローラと、
FPGAにより実現され、前記メモリコントローラと前記デバイスコントローラの外部との間の入出力部として機能するインタフェース部と、
前記メモリコントローラに接続され前記NANDメモリセル部を実現するDIMM(Dual Inline Memory Module)と、
が備えられていることを特徴とする評価解析対象メモリ装置。 - 前記インタフェース部と前記メモリコントローラ間は、トグルNAND規格のインタフェース部であることを特徴とする請求項1に記載の評価解析対象メモリ装置。
- 前記インタフェース部にコンピュータを接続可能であることを特徴とする請求項1または2に記載の評価解析対象メモリ装置。
- 前記メモリコントローラには、エラーコレクト回路が備えられることを特徴とする請求項1乃至3のいずれか1項に記載の評価解析対象メモリ装置。
- 前記メモリコントローラには、FPGAにより実現された、前記DIMMのメモリ空間を仮想メモリ空間として管理する仮想メモリ空間制御手段が備えられることを特徴とする請求項1乃至4のいずれか1項に記載の評価解析対象メモリ装置。
- メモリの評価解析用のプログラムを実行する評価解析用コンピュータと、
請求項1乃至5のいずれか1項に記載の評価解析対象メモリ装置と、
前記評価解析用コンピュータと前記評価解析対象メモリ装置との間に接続され、前記評価解析用コンピュータの制御により前記評価解析対象メモリ装置をNANDメモリとして評価解析するホストコントローラと
を具備することを特徴とするメモリ評価解析システム。 - 前記評価解析対象メモリ装置のインタフェース部に、前記評価解析対象メモリ装置へ不具合設定と戻入解析データを設定する設定用コンピュータを接続したことを特徴とする請求項6に記載のメモリ評価解析システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018038290A JP6910739B2 (ja) | 2018-03-05 | 2018-03-05 | 評価解析対象メモリ装置及びメモリ評価解析システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018038290A JP6910739B2 (ja) | 2018-03-05 | 2018-03-05 | 評価解析対象メモリ装置及びメモリ評価解析システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019153118A true JP2019153118A (ja) | 2019-09-12 |
JP6910739B2 JP6910739B2 (ja) | 2021-07-28 |
Family
ID=67946553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018038290A Active JP6910739B2 (ja) | 2018-03-05 | 2018-03-05 | 評価解析対象メモリ装置及びメモリ評価解析システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6910739B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113064782A (zh) * | 2021-03-22 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种内存注错自动化系统、使用方法及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58224492A (ja) * | 1982-06-24 | 1983-12-26 | Toshiba Corp | 仮想記憶制御方式 |
JP2002063077A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 情報処理装置、情報処理基板、および検査方法、並びにプログラム格納媒体 |
JP2002366447A (ja) * | 2001-05-03 | 2002-12-20 | Hewlett Packard Co <Hp> | メモリコントローラエミュレータ |
WO2014155593A1 (ja) * | 2013-03-27 | 2014-10-02 | 株式会社日立製作所 | Sdramインターフェイスを有するdram、フラッシュメモリ混載メモリモジュール |
JP2017504925A (ja) * | 2013-12-20 | 2017-02-09 | アップル インコーポレイテッド | アナログメモリセルにおけるセル当り非整数個のビットを用いたデータ記憶の管理 |
-
2018
- 2018-03-05 JP JP2018038290A patent/JP6910739B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58224492A (ja) * | 1982-06-24 | 1983-12-26 | Toshiba Corp | 仮想記憶制御方式 |
JP2002063077A (ja) * | 2000-08-17 | 2002-02-28 | Sony Corp | 情報処理装置、情報処理基板、および検査方法、並びにプログラム格納媒体 |
JP2002366447A (ja) * | 2001-05-03 | 2002-12-20 | Hewlett Packard Co <Hp> | メモリコントローラエミュレータ |
WO2014155593A1 (ja) * | 2013-03-27 | 2014-10-02 | 株式会社日立製作所 | Sdramインターフェイスを有するdram、フラッシュメモリ混載メモリモジュール |
JP2017504925A (ja) * | 2013-12-20 | 2017-02-09 | アップル インコーポレイテッド | アナログメモリセルにおけるセル当り非整数個のビットを用いたデータ記憶の管理 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113064782A (zh) * | 2021-03-22 | 2021-07-02 | 山东英信计算机技术有限公司 | 一种内存注错自动化系统、使用方法及介质 |
CN113064782B (zh) * | 2021-03-22 | 2023-03-24 | 山东英信计算机技术有限公司 | 一种内存注错自动化系统、使用方法及介质 |
Also Published As
Publication number | Publication date |
---|---|
JP6910739B2 (ja) | 2021-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10217523B1 (en) | Multi-mode memory module with data handlers | |
US7921339B2 (en) | Flash storage device with data correction function | |
US10504605B2 (en) | Method and system for testing firmware of solid-state storage device, and electronic apparatus | |
US20100325498A1 (en) | Memory system | |
KR102321221B1 (ko) | 버퍼 상에서 메모리 동작을 제어하기 위한 장치 및 방법 | |
US8892794B2 (en) | Using central direct memory access (CDMA) controller to test integrated circuit | |
US9778880B2 (en) | Memory control circuit unit, data transmitting method and memory storage device | |
US20160246712A1 (en) | Indirection data structures implemented as reconfigurable hardware | |
TW201711049A (zh) | 用來管理一記憶裝置之方法以及記憶裝置與控制器 | |
KR20080097231A (ko) | 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기 | |
KR20160066973A (ko) | 스스로 에러를 검출하고 로그를 저장할 수 있는 데이터 저장 장치와 이를 포함하는 시스템 | |
JP2016167215A (ja) | メモリ装置 | |
JP4180757B2 (ja) | シミュレーション装置 | |
JP2019153118A (ja) | 評価解析対象メモリ装置及びメモリ評価解析システム | |
CN110956998B (zh) | 一种存储器测试装置与系统 | |
US10747611B2 (en) | Safety enhancement for memory controllers | |
JP2013238926A (ja) | 信号処理回路およびそれを用いた試験装置 | |
JP2005149503A (ja) | Dmaを使用してメモリをテストするためのシステムおよび方法 | |
KR20180089053A (ko) | 페일 영역을 판단할 수 있는 메모리 장치 및 이의 테스트 방법, 이를 이용하는 메모리 모듈 및 시스템 | |
US20050050276A1 (en) | System and method for testing a memory | |
US7539902B2 (en) | Application level testing of instruction caches in multi-processor/multi-core systems | |
JP6821616B2 (ja) | 不揮発性メモリ代替装置及び実機開発支援システム | |
CN111177027A (zh) | 动态随机存取存储器、内存管理方法、系统及存储介质 | |
CN116069387B (zh) | 存储设备的适配方法、适配装置、存储设备和可读存储介质 | |
US20140052950A1 (en) | System controlling apparatus, information processing system, and controlling method of system controlling apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6910739 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |