CN115295701B - 硅基氮化镓铝外延片及其制备方法 - Google Patents

硅基氮化镓铝外延片及其制备方法 Download PDF

Info

Publication number
CN115295701B
CN115295701B CN202211205133.3A CN202211205133A CN115295701B CN 115295701 B CN115295701 B CN 115295701B CN 202211205133 A CN202211205133 A CN 202211205133A CN 115295701 B CN115295701 B CN 115295701B
Authority
CN
China
Prior art keywords
layer
controlling
source
introducing
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211205133.3A
Other languages
English (en)
Other versions
CN115295701A (zh
Inventor
郑文杰
程龙
高虹
曾家明
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211205133.3A priority Critical patent/CN115295701B/zh
Publication of CN115295701A publication Critical patent/CN115295701A/zh
Application granted granted Critical
Publication of CN115295701B publication Critical patent/CN115295701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种硅基氮化镓铝外延片及其制备方法,所述硅基氮化镓铝外延片包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;所述应力补偿层包括依次层叠的AlN层、三维Al1‑xBzGaN层、SiN层和二维AlyGaN层,其中0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。本发明能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能。

Description

硅基氮化镓铝外延片及其制备方法
技术领域
本发明涉及光电技术领域,尤其涉及一种硅基氮化镓铝外延片及其制备方法。
背景技术
在电子器件方面,AlGaN材料可用于高频、高温和大功率器件,在光电器件方面,AlGaN基材料可以用于空气净化器,水处理器,实现紫外消毒杀菌。AlGaN材料的异质外延生长是不可避免的,衬底材料有蓝宝石、SiC和Si衬底等。与蓝宝石和SiC相比,Si衬底具有价格低、质量高、热导率高、电导率好、大直径单晶生长技术成熟等优势,并且Si衬底AlGaN基材料及器件的研制将进一步促进紫外器件与传统Si基器件工艺兼容,在Si衬底上外延AlGaN材料提供了一种新的技术平台,将加速和扩大AlGaN在消毒杀菌方面的应用。
但是与蓝宝石衬底相比,硅衬底与氮化镓铝的匹配同样存在着以下问题:1、Si衬底上生长AlN或者AlGaN外延层时,因晶格失配度大和热失配大,导致外延层拉应力过大,生长至一定厚度时,AlN或者AlGaN外延层易发生裂片现象;2、AlGaN晶体质量差,导致紫外LED外延层具有较高的位错密度,从而内量子效率大幅降低。紫外LED发光效率低,目前15mil*15mil的芯片在20mA驱动电流下发光亮度约2mW,发光效率低导致杀菌效率也偏低;3、因AlGaN材料的晶体质量较差,导致紫外LED在使用寿命上面受到极大地限制,目前寿命还低于1万小时,和现有蓝光LED相差较多。
发明内容
本发明所要解决的技术问题在于,提供一种硅基氮化镓铝外延片,其能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能。
本发明所要解决的技术问题还在于,提供一种硅基氮化镓铝外延片的制备方法,其工艺简单,能够稳定制得光电性能良好的硅基氮化镓铝外延片。
为了解决上述技术问题,本发明提供了一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。
在一种实施方式中,所述热应力补偿层为A层,A选用锗、铬和镍中的一种或组合;
所述热应力补偿层的厚度为2nm-10nm。
在一种实施方式中,所述AlN层的厚度为10nm-300nm;
所述三维Al1-xBzGaN层的厚度为100nm-700nm;
所述SiN层的厚度为50nm-100nm;
所述二维AlyGaN层的厚度为0.5μm-4μm。
在一种实施方式中,所述N型AlGaN层的厚度为1μm-5.5μm;
所述电子阻挡层的厚度为10nm-100nm;
所述P型AlGaN层的厚度为20nm-200nm;
所述P型接触层的厚度为5nm-50nm。
在一种实施方式中,所述多量子阱层包括交替堆叠的AlxGa1-xN量子阱层和AlyGa1- yN量子垒层,堆叠周期数为3-14个;
所述AlxGa1-xN量子阱层的厚度为2nm-6nm;
所述AlyGa1-yN量子垒层的厚度为5nm-15nm。
为解决上述问题,本发明还提供了一种硅基氮化镓铝外延片的制备方法,包括以下步骤:
准备硅衬底;
在所述硅衬底的背面沉积热应力补偿层;
在所述硅衬底的正面依次沉积应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
在所述硅衬底的正面沉积应力补偿层的步骤包括:在所述硅衬底的正面依次沉积AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中,0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。
在一种实施方式中,所述在所述硅衬底的正面依次沉积AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,包括:
将反应室温度控制在800℃-1200℃,压力控制在50torr-500torr,通入TMAl作为Al源,通入NH3作为N源,在所述硅衬底的正面沉积AlN层,并控制所沉积的所述AlN层的厚度为10nm-300nm;
将反应室温度控制在970℃-1010℃,压力控制在300torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源以及B源,在所述AlN层的上沉积三维Al1-xBzGaN层,并控制所沉积的所述三维Al1-xBzGaN层的厚度为100nm-700nm;
将反应室温度控制在1000℃-1200℃,压力控制在40torr-60torr,通入SiN4作为Si源,通入NH3作为N源,在所述三维Al1-xBzGaN层上沉积SiN层,并控制所沉积的所述SiN层的厚度为50nm-100nm;将反应室温度控制在1000℃-1200℃,压力控制在30torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述SiN层的上沉积二维AlyGaN层,并控制所沉积的所述二维AlyGaN层的厚度为0.5μm-4μm。
在一种实施方式中,在所述硅衬底的背面沉积热应力补偿层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-510torr,通入A源,在所述硅衬底的背面沉积热应力补偿层,并控制所沉积的所述热应力补偿层的厚度为2nm-10nm;
A选用锗、铬和镍中的一种或组合。
在一种实施方式中,在所述应力补偿层上沉积N型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述应力补偿层上沉积N型AlGaN层,并控制所沉积的所述N型AlGaN层的厚度为1μm-5.5μm,Si掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
和/或,在所述多量子阱层上沉积电子阻挡层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述多量子阱层上沉积AlGaN电子阻挡层,并控制所沉积的所述AlGaN电子阻挡层的厚度为10nm-100nm,其中Al组分为0.4-0.8;
和/或,在所述电子阻挡层上沉积P型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述电子阻挡层上沉积P型AlGaN层,并控制所沉积的所述P型AlGaN层的厚度为20nm-200nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
和/或,在所述P型AlGaN层的上沉积P型接触层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在20torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述P型AlGaN层的上沉积P型接触层,并控制所沉积的所述P型接触层的厚度为5nm-50nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
在一种实施方式中,在所述N型AlGaN层上沉积多量子阱层的步骤包括:
在所述N型AlGaN层上交替沉积AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,交替沉积的周期数为3-14个;
其中,所述AlxGa1-xN量子阱层的沉积步骤包括:
将反应室温度控制在950℃-1160℃,压力控制在50torr-350torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlxGa1-xN量子阱层的厚度为2nm-6nm,Al组分为0.2~0.7;
所述AlyGa1-yN量子垒层的沉积步骤包括:
将反应室温度控制在1000℃-1300℃,压力控制在50torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlyGa1-yN量子垒层的厚度为5nm-15nm,Al组分为0.4~0.8。
实施本发明,具有如下有益效果:
本发明提供的硅基氮化镓铝外延片,在硅衬底的背面设有热应力补偿层,并在硅衬底的正面设有应力补偿层,所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。所述应力补偿层的插入能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能。
附图说明
图1为本发明提供的硅基氮化镓铝外延片的结构示意图,其中热应力补偿层为1、硅衬底为2、AlN层为3、三维Al1-xBzGaN层为4、SiN层为5和二维AlyGaN层为6、N型AlGaN层为7、多量子阱层为8、电子阻挡层为9、P型AlGaN层为10、P型接触层为11;
图2为对比例1制得的硅基氮化镓铝外延片的表面的电镜图;
图3为实施例1制得的硅基氮化镓铝外延片的表面的电镜图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
除非另外说明或存在矛盾之处,本文中使用的术语或短语具有以下含义:
本发明中,所使用的“其组合”、“其任意组合”、“其任意组合方式”等中包括所列项目中任两个或任两个以上项目的所有合适的组合方式。
本发明中,“优选”仅为描述效果更好的实施方式或实施例,应当理解,并不构成对本发明保护范围的限制。
本发明中,以开放式描述的技术特征中,包括所列举特征组成的封闭式技术方案,也包括包含所列举特征的开放式技术方案。
本发明中,涉及到数值区间,如无特别说明,则包括数值区间的两个端点。
本发明提供了一种硅基氮化镓铝外延片,包括硅衬底2,所述硅衬底的背面设有热应力补偿层1,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层7、多量子阱层8、电子阻挡层9、P型AlGaN层10和P型接触层11;
所述应力补偿层包括依次层叠的AlN层3、三维Al1-xBzGaN层4、SiN层5和二维AlyGaN层6,其中,0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。
本发明中所述应力补偿层的引入能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能,针对所述应力补偿层进行进一步说明,具体内容如下。
所述AlN层,先一步补偿了AlGaN和硅衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,并提高了Al原子在表面的迁移率。所述在一种实施方式中,所述AlN层的厚度为10nm-300nm;优选地,所述AlN层的厚度为100nm-200nm。
所述三维Al1-xBzGaN层提供了高密度的成核中心,补偿了AlGaN和衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,为进一步的生长提供了平整的成核表面。在一种实施方式中,所述三维Al1-xBzGaN层的厚度为100nm-700nm;优选地,所述三维Al1-xBzGaN层的厚度为110nm-200nm。优选地,0.1<x≤0.4,0.15≤z≤0.25,0.55≤y≤0.6,B选用镁。
所述SiN层阻挡一部分位错的向上延伸,使向上延伸的位错线相交,发生湮灭和原本向水平方向延伸的穿透位错发生转向,能进一步加强所述三维Al1-xBzGaN层的局域化生长,从而增强三维岛层生长,能有效抑制缺陷密度大的缺陷,减少位错的向上延伸到多量子阱层中。在一种实施方式中,所述SiN层的厚度为50nm-100nm;优选地,所述SiN层的厚度为52nm-70nm.
所述二维AlyGaN层提供平整光滑的二维平面,同时随着所述二维AlyGaN层厚度的增加,会进一步的补偿所产生的压应力,从而减少线缺陷的产生和抑制线位错的延伸,提高晶体质量,减少漏电缺陷,并且较高Al组分可以提高势垒高度,减少电子溢流,提高紫外发光二极管的光电性能。在一种实施方式中,所述二维AlyGaN层的厚度为0.5μm-4μm;优选地,所述二维AlyGaN层的厚度为1μm-3μm。
另外,本发明在硅衬底背面生长热应力补偿层,在一种实施方式中,所述热应力补偿层为A层,A选用锗、铬和镍中的一种或组合;优选地,所述热应力补偿层为铬层,由于铬(Cr)的热膨胀系数比Si大,会在衬底中引入一定的压缩应力,对于硅基紫外器件中的拉伸应力起到一定的抵消作用,从而达到降低翘曲的目的,提高材料的成品率。在一种实施方式中,所述热应力补偿层的厚度为2nm-10nm;优选地,所述热应力补偿层的厚度为4nm-9nm。
除此之外,本发明还包括所述N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层。在一种实施方式中,所述N型AlGaN层的厚度为1μm-5.5μm;所述电子阻挡层的厚度为10nm-100nm;所述P型AlGaN层的厚度为20nm-200nm;所述P型接触层的厚度为5nm-50nm。
优选地,所述N型AlGaN层的厚度为2μm-4μm;所述电子阻挡层的厚度为20nm-80nm;所述P型AlGaN层的厚度为50nm-150nm;所述P型接触层的厚度为8nm-20nm。
在一种实施方式中,所述多量子阱层包括交替堆叠的AlxGa1-xN量子阱层和AlyGa1- yN量子垒层,堆叠周期数为3-14个;所述AlxGa1-xN量子阱层的厚度为2nm-6nm;所述AlyGa1-yN量子垒层的厚度为5nm-15nm。
优选地,堆叠周期数为5-13个;所述AlxGa1-xN量子阱层的厚度为3nm-5nm;所述AlyGa1-yN量子垒层的厚度为7nm-13nm。
综上,本发明中所述应力补偿层和热应力补偿层的引入能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能,
相应地,本发明还提供了一种硅基氮化镓铝外延片的制备方法,包括以下步骤:
S1、准备硅衬底;
S2、在所述硅衬底的背面沉积热应力补偿层;
S3、在所述硅衬底的正面依次沉积应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
在所述硅衬底的正面沉积应力补偿层的步骤包括:在所述硅衬底的正面依次沉积AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中,0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。
具体地,步骤S2,在一种实施方式中,将单晶Si衬底放入15%HF溶液中室温超声清洗15-25秒,去除表面粘污颗粒,再依次用乙醇、去离子水超声清洗,最后用高纯干燥氮气吹干备用。
步骤S2,在一种实施方式中,在所述硅衬底的背面沉积热应力补偿层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-510torr,通入A源,在所述硅衬底的背面沉积热应力补偿层,并控制所沉积的所述热应力补偿层的厚度为2nm-10nm;A选用锗、铬和镍中的一种或组合。
优选地,利用物理气相沉积(PVD)方法,即在真空条件下采用物理方法将材料源表面气化成气态原子或分子,或部分电离成离子,并通过低压气体或等离子体在基体表面沉积具有某种特殊功能的薄膜的过程。优选地,反应室温度控制在1100℃-1150℃,压力控制在100torr-300torr,溅射功率调节至2KW~4KW之间,A选用Cr。
步骤S31,在一种实施方式中,在所述硅衬底的正面沉积AlN层的步骤包括:
将反应室温度控制在800℃-1200℃,压力控制在50torr-500torr,通入TMAl作为Al源,通入NH3作为N源,在所述硅衬底的正面沉积AlN层,并控制所沉积的所述AlN层的厚度为10nm-300nm;优选地,将反应室温度控制在900℃-1100℃,压力控制在100torr-400torr。
步骤S32,在所述AlN层的上沉积三维Al1-xBzGaN层的步骤包括:
将反应室温度控制在970℃-1010℃,压力控制在300torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源以及B源,在所述AlN层的上沉积三维Al1-xBzGaN层,并控制所沉积的所述三维Al1-xBzGaN层的厚度为100nm-700nm;优选地,将反应室温度控制在980℃-1000℃,压力控制在400torr-500torr。
步骤S33,在所述三维Al1-xBzGaN层上沉积SiN层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在40torr-60torr,通入SiN4作为Si源,通入NH3作为N源,在所述三维Al1-xBzGaN层上沉积SiN层,并控制所沉积的所述SiN层的厚度为50nm-100nm;优选地,将反应室温度控制在1050℃-1150℃,压力控制在45torr-55torr。
步骤S34,在所述SiN层的上沉积二维AlyGaN层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在30torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述SiN层的上沉积二维AlyGaN层,并控制所沉积的所述二维AlyGaN层的厚度为0.5μm-4μm。优选地,将反应室温度控制在1050℃-1150℃,压力控制在100torr-250torr。
步骤S35,在一种实施方式中,在所述应力补偿层上沉积N型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述应力补偿层上沉积N型AlGaN层,并控制所沉积的所述N型AlGaN层的厚度为1μm-5.5μm,Si掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3;优选地,将反应室温度控制在1050℃-1150℃,压力控制在100torr-150torr,Si掺杂浓度为1*1019atoms/cm3-1*1020atoms/cm3
步骤S36,在一种实施方式中,在所述N型AlGaN层上沉积多量子阱层的步骤包括:
在所述N型AlGaN层上交替沉积AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,交替沉积的周期数为3-14个;
所述AlxGa1-xN量子阱层的沉积步骤包括:
将反应室温度控制在950℃-1160℃,压力控制在50torr-350torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlxGa1-xN量子阱层的厚度为2nm-6nm,Al组分为0.2~0.5;优选地,将反应室温度控制在1000℃-1150℃,压力控制在100torr-200torr,Al组分为0.3~0.6。
所述AlyGa1-yN量子垒层的沉积步骤包括:
将反应室温度控制在1000℃-1300℃,压力控制在50torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlyGa1-yN量子垒层的厚度为5nm-15nm,Al组分为0.4~0.8。优选地,将反应室温度控制在1100℃-1200℃,压力控制在100torr-200torr,Al组分为0.5~0.7。
步骤S37,在一种实施方式中,在所述多量子阱层上沉积电子阻挡层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述多量子阱层上沉积AlGaN电子阻挡层,并控制所沉积的所述AlGaN电子阻挡层的厚度为10nm-100nm,其中Al组分为0.4-0.8;优选地,将反应室温度控制在1010℃-1090℃,压力控制在150torr-250torr,Al组分为0.5~0.7。
步骤S38,在一种实施方式中,在所述电子阻挡层上沉积P型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述电子阻挡层上沉积P型AlGaN层,并控制所沉积的所述P型AlGaN层的厚度为20nm-200nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3;优选地,将反应室温度控制在1010℃-1090℃,压力控制在200torr-500torr,Mg掺杂浓度为1*1019atoms/cm3-1*1020atoms/cm3
步骤S39,在一种实施方式中,在所述P型AlGaN层的上沉积P型接触层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在20torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述P型AlGaN层的上沉积P型接触层,并控制所沉积的所述P型接触层的厚度为5nm-50nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3。优选地,将反应室温度控制在1010℃-1090℃,压力控制在100torr-150torr,Mg掺杂浓度为1*1019atoms/cm3-1*1020atoms/cm3
以上采用MOCVD设备或超高真空的气相沉积设备完成沉积过程,本发明对沉积方法不作限定。
下面以具体实施例进一步说明本发明:
实施例1
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用Mg。
上述硅基氮化镓铝外延片的制备方法,包括以下步骤:
S1、准备硅衬底;
S2、将反应室温度控制在1100℃,压力控制在200torr,通入Cr源,在所述硅衬底的背面沉积热应力补偿层,并控制所沉积的所述热应力补偿层的厚度为5nm;
S31、将反应室温度控制在1000℃,压力控制在400torr,通入TMAl作为Al源,通入NH3作为N源,在所述硅衬底的正面沉积AlN层,并控制所沉积的所述AlN层的厚度为150nm;
S32、将反应室温度控制在1000℃,压力控制在400torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源以及B源,在所述AlN层的上沉积三维Al1-xBzGaN层,并控制所沉积的所述三维Al1-xBzGaN层的厚度为120nm;其中x为0.3,z为0.25,B选用Mg;
S33、将反应室温度控制在1100℃,压力控制在50torr,通入SiN4作为Si源,通入NH3作为N源,在所述三维Al1-xBzGaN层上沉积SiN层,并控制所沉积的所述SiN层的厚度为55nm;
S34、将反应室温度控制在1150℃,压力控制在200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述SiN层的上沉积二维AlyGaN层,并控制所沉积的所述二维AlyGaN层的厚度为2μm,y为0.58;
S35、将反应室温度控制在1200℃,压力控制在100torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述应力补偿层上沉积N型AlGaN层,并控制所沉积的所述N型AlGaN层的厚度为3μm,Si掺杂浓度为2*1019atoms/cm3
S36、在所述N型AlGaN层上交替沉积AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,交替沉积的周期数为9个;
所述AlxGa1-xN量子阱层的沉积步骤包括:
将反应室温度控制在1050℃,压力控制在200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlxGa1-xN量子阱层的厚度为3.5nm,Al组分为0.45;
所述AlyGa1-yN量子垒层的沉积步骤包括:
将反应室温度控制在1150℃,压力控制在200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlyGa1-yN量子垒层的厚度为11nm,Al组分为0.55;
S37、将反应室温度控制在1050℃,压力控制在200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述多量子阱层上沉积AlGaN电子阻挡层,并控制所沉积的所述AlGaN电子阻挡层的厚度为30nm,其中Al组分为0.65;
S38、将反应室温度控制在1050℃,压力控制在200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述电子阻挡层上沉积P型AlGaN层,并控制所沉积的所述P型AlGaN层的厚度为100nm,Mg掺杂浓度为5*1019atoms/cm3
S39、将反应室温度控制在1050℃,压力控制在100torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述P型AlGaN层的上沉积P型接触层,并控制所沉积的所述P型接触层的厚度为10nm,Mg掺杂浓度为5*1019atoms/cm3
实施例2
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.1,z为0.25,y为0.55,B选用Mg。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例3
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.5,z为0.25,y为0.6,B选用Mg。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例4
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.1,y为0.58,B选用Mg。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例5
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.3,y为0.58,B选用Mg。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例6
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用Mg。
与实施例1不同的是,热应力补偿层为Ni层,其余制备方法参照实施例1。
实施例7
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用Mg。
与实施例1不同的是,热应力补偿层为Ge层,其余制备方法参照实施例1。
实施例8
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用Si。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例9
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用Zn。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
实施例10
本实施例提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中x为0.3,z为0.25,y为0.58,B选用B元素。
上述硅基氮化镓铝外延片的制备方法参照实施例1。
对比例1
提供一种硅基氮化镓铝外延片,包括硅衬底,所述硅衬底的正面依次层叠有AlN层缓冲层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述AlN层缓冲层的厚度为100nm,其余制备方法参照实施例1。
对实施例1-10和对比例1制得硅基氮化镓铝外延片进行光电性能测试,以对比例1为参照组,计算各实施例的光电提升率和外观良率提升率,测试结果如表1所示。
表1为实施例1-10和对比例1制得硅基氮化镓铝外延片的性能测试结果
Figure 439755DEST_PATH_IMAGE001
另外,图2为对比例1制得的硅基氮化镓铝外延片的表面的电镜图,图3为实施例1制得的硅基氮化镓铝外延片的表面的电镜图,表1结合图2~3可知,本发明通过引入所述应力补偿层和热应力补偿层,能够有效改善来自于衬底的应力状态,减少紫外LED外延片的不良率,提高光电性能。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种硅基氮化镓铝外延片,其特征在于,包括硅衬底,所述硅衬底的背面设有热应力补偿层,所述硅衬底的正面依次层叠有应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
所述应力补偿层包括依次层叠的AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌和镁中的一种或组合;
所述热应力补偿层为A层,A选用锗、铬和镍中的一种或组合。
2.如权利要求1所述的硅基氮化镓铝外延片,其特征在于,所述热应力补偿层的厚度为2nm-10nm。
3.如权利要求1所述的硅基氮化镓铝外延片,其特征在于,所述AlN层的厚度为10nm-300nm;
所述三维Al1-xBzGaN层的厚度为100nm-700nm;
所述SiN层的厚度为50nm-100nm;
所述二维AlyGaN层的厚度为0.5μm-4μm。
4.如权利要求1所述的硅基氮化镓铝外延片,其特征在于,所述N型AlGaN层的厚度为1μm-5.5μm;
所述电子阻挡层的厚度为10nm-100nm;
所述P型AlGaN层的厚度为20nm-200nm;
所述P型接触层的厚度为5nm-50nm。
5.如权利要求1所述的硅基氮化镓铝外延片,其特征在于,所述多量子阱层包括交替堆叠的AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,堆叠周期数为3-14个;
所述AlxGa1-xN量子阱层的厚度为2nm-6nm;
所述AlyGa1-yN量子垒层的厚度为5nm-15nm。
6.一种硅基氮化镓铝外延片的制备方法,其特征在于,包括以下步骤:
准备硅衬底;
在所述硅衬底的背面沉积热应力补偿层;
在所述硅衬底的正面依次沉积应力补偿层、N型AlGaN层、多量子阱层、电子阻挡层、P型AlGaN层和P型接触层;
在所述硅衬底的正面沉积应力补偿层的步骤包括:在所述硅衬底的正面依次沉积AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,其中,0<x≤0.5,0.1≤z≤0.3,0.55≤y≤0.6,B选用硅、锌、硼和镁中的一种或组合。
7.如权利要求6所述的硅基氮化镓铝外延片的制备方法,其特征在于,所述在所述硅衬底的正面依次沉积AlN层、三维Al1-xBzGaN层、SiN层和二维AlyGaN层,包括:
将反应室温度控制在800℃-1200℃,压力控制在50torr-500torr,通入TMAl作为Al源,通入NH3作为N源,在所述硅衬底的正面沉积AlN层,并控制所沉积的所述AlN层的厚度为10nm-300nm;
将反应室温度控制在970℃-1010℃,压力控制在300torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源以及B源,在所述AlN层的上沉积三维Al1-xBzGaN层,并控制所沉积的所述三维Al1-xBzGaN层的厚度为100nm-700nm;
将反应室温度控制在1000℃-1200℃,压力控制在40torr-60torr,通入SiN4作为Si源,通入NH3作为N源,在所述三维Al1-xBzGaN层上沉积SiN层,并控制所沉积的所述SiN层的厚度为50nm-100nm;
将反应室温度控制在1000℃-1200℃,压力控制在30torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述SiN层的上沉积二维AlyGaN层,并控制所沉积的所述二维AlyGaN层的厚度为0.5μm-4μm。
8.如权利要求6所述的硅基氮化镓铝外延片的制备方法,其特征在于,在所述硅衬底的背面沉积热应力补偿层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-510torr,通入A源,在所述硅衬底的背面沉积热应力补偿层,并控制所沉积的所述热应力补偿层的厚度为2nm-10nm;
A选用锗、铬和镍中的一种或组合。
9.如权利要求6所述的硅基氮化镓铝外延片的制备方法,其特征在于,在所述应力补偿层上沉积N型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1200℃,压力控制在50torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述应力补偿层上沉积N型AlGaN层,并控制所沉积的所述N型AlGaN层的厚度为1μm-5.5μm,Si掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
和/或,在所述多量子阱层上沉积电子阻挡层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述多量子阱层上沉积AlGaN电子阻挡层,并控制所沉积的所述AlGaN电子阻挡层的厚度为10nm-100nm,其中Al组分为0.4-0.8;
和/或,在所述电子阻挡层上沉积P型AlGaN层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在100torr-600torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述电子阻挡层上沉积P型AlGaN层,并控制所沉积的所述P型AlGaN层的厚度为20nm-200nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
和/或,在所述P型AlGaN层的上沉积P型接触层的步骤包括:
将反应室温度控制在1000℃-1100℃,压力控制在20torr-200torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,在所述P型AlGaN层的上沉积P型接触层,并控制所沉积的所述P型接触层的厚度为5nm-50nm,Mg掺杂浓度为1*1019atoms/cm3-5*1020atoms/cm3
10.如权利要求6所述的硅基氮化镓铝外延片的制备方法,其特征在于,在所述N型AlGaN层上沉积多量子阱层的步骤包括:
在所述N型AlGaN层上交替沉积AlxGa1-xN量子阱层和AlyGa1-yN量子垒层,交替沉积的周期数为3-14个;
其中,所述AlxGa1-xN量子阱层的沉积步骤包括:
将反应室温度控制在950℃-1160℃,压力控制在50torr-350torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlxGa1-xN量子阱层的厚度为2nm-6nm,Al组分为0.2~0.7;
所述AlyGa1-yN量子垒层的沉积步骤包括:
将反应室温度控制在1000℃-1300℃,压力控制在50torr-300torr,通入TMAl作为Al源,通入NH3作为N源,通入TMGa作为Ga源,并控制所沉积的所述AlyGa1-yN量子垒层的厚度为5nm-15nm,Al组分为0.4~0.8。
CN202211205133.3A 2022-09-29 2022-09-29 硅基氮化镓铝外延片及其制备方法 Active CN115295701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211205133.3A CN115295701B (zh) 2022-09-29 2022-09-29 硅基氮化镓铝外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211205133.3A CN115295701B (zh) 2022-09-29 2022-09-29 硅基氮化镓铝外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN115295701A CN115295701A (zh) 2022-11-04
CN115295701B true CN115295701B (zh) 2022-12-30

Family

ID=83833144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211205133.3A Active CN115295701B (zh) 2022-09-29 2022-09-29 硅基氮化镓铝外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115295701B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810697B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 硅基紫外led外延结构及其制备方法、紫外led

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969419A (zh) * 2012-12-24 2013-03-13 厦门大学 一种弱极性面上氮化镓基发光二极管外延片及其制备方法
CN105023979A (zh) * 2015-06-03 2015-11-04 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
CN105514224A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法
CN106653971A (zh) * 2016-11-26 2017-05-10 华灿光电(浙江)有限公司 一种GaN基发光二极管的外延片及其生长方法
CN106784216A (zh) * 2016-11-26 2017-05-31 华灿光电(浙江)有限公司 一种GaN基发光二极管的外延片及其生长方法
CN108183152A (zh) * 2018-01-11 2018-06-19 马鞍山杰生半导体有限公司 紫外led外延制备方法和紫外led
CN112289900A (zh) * 2020-09-16 2021-01-29 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制备方法
CN113948389A (zh) * 2021-08-30 2022-01-18 西安电子科技大学 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN114864770A (zh) * 2022-06-17 2022-08-05 江西兆驰半导体有限公司 一种硅基氮化镓外延片及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990479A (zh) * 2015-02-11 2016-10-05 晶能光电(常州)有限公司 一种氮化镓基发光二极管外延结构及其制备方法
CN112750926B (zh) * 2021-01-04 2022-03-08 宁波安芯美半导体有限公司 图形化氮化铝复合衬底、深紫外led外延结构及制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102969419A (zh) * 2012-12-24 2013-03-13 厦门大学 一种弱极性面上氮化镓基发光二极管外延片及其制备方法
CN105514224A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法
CN105023979A (zh) * 2015-06-03 2015-11-04 华灿光电(苏州)有限公司 一种GaN基LED外延片及其制备方法
CN106653971A (zh) * 2016-11-26 2017-05-10 华灿光电(浙江)有限公司 一种GaN基发光二极管的外延片及其生长方法
CN106784216A (zh) * 2016-11-26 2017-05-31 华灿光电(浙江)有限公司 一种GaN基发光二极管的外延片及其生长方法
CN108183152A (zh) * 2018-01-11 2018-06-19 马鞍山杰生半导体有限公司 紫外led外延制备方法和紫外led
CN112289900A (zh) * 2020-09-16 2021-01-29 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制备方法
CN113948389A (zh) * 2021-08-30 2022-01-18 西安电子科技大学 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN114864770A (zh) * 2022-06-17 2022-08-05 江西兆驰半导体有限公司 一种硅基氮化镓外延片及其制作方法

Also Published As

Publication number Publication date
CN115295701A (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
CN109786527B (zh) 一种发光二极管外延片及其制造方法
CN109659403B (zh) 发光二极管的外延片的制作方法及外延片
CN114937721B (zh) 一种硅衬底GaN基LED外延片及其制备方法
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN116190519B (zh) 发光二极管外延片及其制备方法、led
CN115472720B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN115295701B (zh) 硅基氮化镓铝外延片及其制备方法
CN117239025A (zh) GaN基绿光LED外延片及其制备方法、LED
CN109830576B (zh) 一种GaN基发光二极管外延片的制备方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN110246943B (zh) 基于石墨烯的led外延生长方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116314510A (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN115377260A (zh) 一种led外延片、制备方法及电子设备
CN114203871A (zh) 紫外发光二极管外延片及其制备方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN117613158B (zh) 一种GaN基LD外延结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant