CN115210889A - 光半导体装置用封装及光半导体装置 - Google Patents

光半导体装置用封装及光半导体装置 Download PDF

Info

Publication number
CN115210889A
CN115210889A CN202180010304.4A CN202180010304A CN115210889A CN 115210889 A CN115210889 A CN 115210889A CN 202180010304 A CN202180010304 A CN 202180010304A CN 115210889 A CN115210889 A CN 115210889A
Authority
CN
China
Prior art keywords
metal layer
optical semiconductor
semiconductor device
package
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180010304.4A
Other languages
English (en)
Inventor
大村义秀
二神友洋
浅野广树
小林佳弘
津田纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN115210889A publication Critical patent/CN115210889A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本公开提供一种光半导体装置用封装，其是用于将光半导体元件通过密封树脂进行密封的光半导体装置用封装(2)，其具备引线框本体(11)、位于引线框本体(11)上的第1金属层(12)、和设置于第1金属层(12)上的树脂框体(20)，第1金属层(12)具有多孔形状，树脂框体(20)的一部分被埋入第1金属层(12)的多孔形状的孔中。

Description

光半导体装置用封装及光半导体装置
技术领域
本公开涉及光半导体装置用封装及光半导体装置。
背景技术
光半导体装置具备具有引线框的半导体装置用封装、和搭载于半导体装置用封装中的光半导体元件。光半导体装置用封装例如是通过焊丝等而电连接的光半导体元件与引线框利用密封树脂被密封而成的装置。作为将具有光半导体装置用封装的光半导体装置安装于安装基板上的方法，主流是将半导体装置用封装的引线框和安装基板使用软钎料糊等焊料通过回流进行接合的方法。
需要说明的是，在本说明书中，将发光元件及受光元件等光半导体记载为光半导体元件，将用于搭载光半导体元件的封装自身记载为光半导体装置用封装，将搭载有光半导体元件的光半导体装置用封装整体(将光半导体元件与光半导体装置用封装加在一起的物体)记载为光半导体装置。
以往，作为光半导体装置用封装，已知有具备引线框、和设置于引线框上的树脂框体的封装。这种情况下，使用了该光半导体装置用封装的光半导体装置具备由光半导体装置用封装的树脂框体所围成的光半导体元件、和按照覆盖光半导体元件的方式填充于树脂框体内的密封树脂。
就这样结构的光半导体装置用封装而言，构成引线框的金属与树脂框体的密合性存在课题。具体而言，若树脂框体与金属的密合性变差，则有时会在树脂框体与金属的界面处产生间隙。其结果是，产生下述不良情况：经由树脂框体与金属的界面的间隙，在树脂框体内填充密封树脂时密封树脂漏出，或者通过钎焊接合时的回流热而使焊料渗透到光半导体装置用封装内(树脂框体内)等。
于是，以往，作为其对策，已知有将引线框的金属镀膜的表面粗糙化的方法(参照专利文献1、2)及在引线框的压制加工时在与树脂框体相接触的部分处形成槽部的方法(参照专利文献3)。通过这些方法，能够增大树脂框体与引线框的接触面积，因此能够提高树脂框体与引线框的密合性。
像这样，就以往的光半导体装置用封装而言，通过实施上述对策，抑制了密封树脂从树脂框体漏出、或在钎焊接合时焊料渗透到光半导体装置用封装内这样的不良情况。
现有技术文献
专利文献
专利文献1：国际公开第2017/077903号
专利文献2：日本特开2008-124115号公报
专利文献3：日本特开2006-222382号公报
发明内容
发明所要解决的课题
近年来，关于光半导体装置用封装的开发，小型化及窄间距化取得进展。例如，1.6mm×0.8mm这样的几毫米见方尺寸的光半导体装置用封装的开发取得进展。此外，关于光半导体装置用封装的品质方面，关于面向车载制品也伴随着可靠性试验的严格化，对于树脂框体与引线框的金属的密合性要求比以往高的水平。
若光半导体装置用封装被设计成小型及窄间距，则引线框与树脂框体的接触面积变小，在引线框与树脂框体的界面处产生间隙时的不良情况的影响变大。具体而言，密封树脂从在引线框与树脂框体的界面处产生的间隙的漏出明显化。此外，在引线框与安装基板的钎焊接合中使用的焊料的可靠性试验(反复进行回流的试验)中还会引起通过回流热而使焊料渗透至树脂框体的内部而无法满足可靠性试验的要求项目。此外，就要求气密性的气密密封树脂型的光半导体装置用封装而言，有时气体也从引线框与树脂框体的界面的间隙侵入而变得无法确保气密性。
像这样，伴随着小型化及窄间距化，通过以往的对策有时变得无法消除在引线框与树脂框体的界面处产生间隙时的不良情况，不易确保光半导体装置用封装的可靠性。
本公开是为了解决这样的课题而进行的，目的是抑制密封树脂的树脂泄漏等而提供可靠性高的光半导体装置用封装及光半导体装置等。
用于解决课题的手段
为了达成上述目的，本公开的一个方案的光半导体装置用封装是用于配置光半导体元件并通过密封树脂进行密封的光半导体装置用封装，其具备：引线框本体、位于上述引线框本体上的第1金属层、和设置于上述第1金属层上的树脂框体，上述第1金属层具有多孔形状，上述树脂框体的一部分被埋入上述多孔形状的孔中。
此外，为了达成上述目的，本公开的一个方案的光半导体装置具备：上述光半导体装置用封装；光半导体元件，其位于上述第1金属层上，被上述树脂框体包围；和密封树脂，其设置于上述树脂框体内，将上述光半导体元件密封。
发明效果
根据本公开，能够得到可靠性高的光半导体装置用封装及光半导体装置。
附图说明
图1是本公开的实施方式的光半导体装置的俯视图。
图2是本公开的实施方式的光半导体装置的截面图。
图3是本公开的实施方式的光半导体装置的部分截面图。
图4是本公开的变形例的光半导体装置的截面图。
图5A是本公开的实施方式的光半导体装置用封装的第1金属层的表面的SEM图像。
图5B是本公开的实施方式的光半导体装置用封装中的第1金属层与树脂框体的边界附近的截面的SEM图像。
图6是用于说明本公开的实施方式的光半导体装置用封装中的部分镀覆工法(条纹镀)的图。
图7是用于说明本公开的实施方式的光半导体装置用封装中的部分镀覆工法(点镀)的图。
图8是用于说明本公开的实施方式的光半导体装置用封装中的树脂漏出评价的判定基准的图。
图9是表示本公开的实施方式的光半导体装置用封装中的树脂漏出评价的实验结果的图。
具体实施方式
以下，对于本公开的实施方式，参照附图进行说明。需要说明的是，以下说明的实施方式都是表示本公开的一具体例的方式。因此，以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、工序、工序的顺序等是一个例子，主旨并非限定本公开。此外，关于以下的实施方式中的构成要素中表示本公开的最上位概念的独立权利要求中未记载的构成要素，作为任意的构成要素来说明。此外，各图是示意图，未必被严格地图示。因此，各图中比例尺等未必一致。此外，各图中，对于实质上同一构成标注同一符号，省略或简化重复的说明。
(实施方式)
[光半导体装置及光半导体装置用封装的构成]
首先，对于实施方式的光半导体装置1及光半导体装置用封装2的构成，使用图1～图3进行说明。图1是本公开的实施方式的光半导体装置1的俯视图，图2是图1的II-II线上的该光半导体装置1的截面图。图3是该光半导体装置1的部分截面图，是由图2的虚线所围成的区域III的放大图。需要说明的是，在图2及图3中，第1金属层12的多孔形状的孔是示意性表示，在图2和图3中，第1金属层12的多孔形状的孔的数目及形状不一致。
本实施方式的光半导体装置用封装2是适于搭载光半导体元件的封装，但作为光半导体装置用封装2中搭载的元件，并不限定于光半导体元件，也可以是除光半导体元件以外的通常的半导体元件。即，本实施方式的光半导体装置用封装2是也可称为“半导体装置用封装”的封装。此外，光半导体装置用封装2作为整体具有长方体状的结构，但并不限于此。
如图1及图2中所示的那样，本实施方式的光半导体装置1具备：光半导体装置用封装2；搭载于光半导体装置用封装2中的光半导体元件30；和按照覆盖光半导体元件30的方式填充于光半导体装置用封装2的凹部中的密封树脂40。
光半导体装置用封装2是用于搭载光半导体元件30的封装。在本实施方式中，光半导体装置用封装2是用于将光半导体元件30通过密封树脂40进行密封的封装，具备引线框10和树脂框体20。树脂框体20设置于引线框10上。引线框10中树脂框体20的外侧的部分是外引线部，成为软钎焊部10a。软钎焊部10a是在将光半导体装置1安装于安装基板等上时被赋予焊料而与安装基板的布线进行钎焊接合的部分。另一方面，引线框10中树脂框体20的内侧的部分是内引线部，是搭载光半导体元件30的光半导体元件搭载部10b。即，树脂框体20将引线框10的光半导体元件搭载部10b包围。
就本实施方式的光半导体装置用封装2而言，通过将由铜、铁、镍、或包含它们中的至少两种的合金形成的金属基材即引线框10通过压制或蚀刻等成型技术加工成所期望的形状，并实施规定的表面处理及树脂框体20的树脂成型来构成。
引线框10具有引线框本体11、第1金属层12和第2金属层13。
第1金属层12和第2金属层13按照覆盖引线框本体11的方式形成。具体而言，第1金属层12按照覆盖引线框本体11的方式形成，第2金属层13按照覆盖第1金属层12的方式形成。
在本实施方式中，第1金属层12按照覆盖引线框本体11的整面的方式形成。因此，如图2中所示的那样，第1金属层12形成于引线框本体11的上表面和下表面各自上。
此外，第2金属层13按照覆盖第1金属层12的整面的方式形成。因此，如图2中所示的那样，第2金属层13形成于上侧的第1金属层12的上表面和下侧的第1金属层12的下表面各自上。
像这样，引线框10成为沿远离引线框本体11的方向依次层叠有第1金属层12、第2金属层13的结构。因此，第1金属层12为引线框本体11侧的金属层。此外，上侧的第2金属层13为树脂框体20侧的金属层。即，上侧的第2金属层13位于第1金属层12与树脂框体20之间。
而且，引线框本体11侧的第1金属层12具有多孔形状(多孔质形状)。关于第1金属层12的多孔形状的详细情况在下文叙述。
树脂框体20设置于引线框10上。具体而言，树脂框体20设置于引线框10的第1金属层12上。如图1中所示的那样，树脂框体20在顶视图中为矩形环状的框体。即，在顶视图中，树脂框体20将光半导体元件30以矩形状包围。
在本实施方式中，光半导体元件30是射出光的发光元件，因此树脂框体20构成将从光半导体元件30射出的光朝向外部(图2的上方)进行反射的反射器。具体而言，树脂框体20为碗状的壁部。如图2中所示的那样，关于树脂框体20，树脂框体20的内表面成为倾斜面，树脂框体20的开口宽度越是上侧变得越大。由此，能够将从光半导体元件30射出的光在树脂框体20的内表面反射并向上方射出。
树脂框体20为了在表面使光反射通过白色树脂材料来构成。具体而言，树脂框体20包含白色颜料。在本实施方式中，树脂框体20含有矿物质填料或玻璃纤维作为强化材料，并且含有氧化钛(TiO2)作为白色颜料。作为矿物质填料，可以使用填料径为2μm～20μm的二氧化硅系无机材料，但没有特别限定。此外，作为玻璃纤维，可以使用50μm～100μm的二氧化硅系无机材料，没有特别限定。
此外，构成树脂框体20的基础树脂可以使用各种树脂。作为一个例子，作为构成树脂框体20的基础树脂，可以使用PPA(聚邻苯二甲酰胺)、LCP(液晶聚合物)、PCT(聚对苯二甲酸环己烷二甲酯)、UP(不饱和聚酯)或PP(聚丙烯)等热塑性树脂，也可以使用环氧树脂、有机硅树脂、聚酰亚胺树脂或丙烯酸树脂等热固化性树脂。
在光半导体装置用封装2中，作为引线框10的一部分，形成有第1金属层12。而且，在引线框10的树脂框体20侧，树脂框体20与第1金属层12相接触，引线框10中的除设置有树脂框体20的部分以外的部分使第2金属层13露出。
而且，在本实施方式的光半导体装置用封装2中，如图2及图3中所示的那样，树脂框体20的一部分被埋入第1金属层12的多孔形状的孔(多孔孔)中。即，树脂框体20具有埋入部20a作为被埋入第1金属层12的多孔形状的孔中的一部分。
本实施方式中，在第2金属层13中形成有开口部13b，树脂框体20的埋入部20a经由第2金属层13的开口部13b被埋入第1金属层12的多孔形状的孔中。树脂框体20通过树脂成型，经由第2金属层13的开口部13b而形成于第1金属层12的正上方，并且形成于第2金属层13的正上方。
像这样，通过使树脂框体20的一部分进入到第1金属层12的多孔形状的孔中，能够通过锚固效应来提高树脂框体20与第1金属层12的密合性。即，能够抑制在树脂框体20与第1金属层12之间产生间隙。
此外，就引线框10的除设置有树脂框体20的部分以外的其他部分而言，由于在第1金属层12上层叠有第2金属层13，因此在该部分中，第2金属层13的一部分被埋入第1金属层12的多孔形状的孔中。即，第2金属层13具有埋入部13a作为被埋入第1金属层12的多孔形状的孔中的一部分。像这样，通过第2金属层13的一部分进入到第1金属层12的多孔形状的孔中，能够通过锚固效应来提高第2金属层13与第1金属层12的密合性。
在光半导体装置用封装2中的由树脂框体20和引线框10构成的凹部中，配置光半导体元件30。光半导体元件30位于光半导体装置用封装2的第1金属层12上，由树脂框体20包围。在本实施方式中，光半导体元件30为发光元件。具体而言，光半导体元件30为LED(LED；Light Emitting Diode)芯片。LED芯片是通过规定的直流电力进行发光的半导体发光元件的一个例子，是发出单色的可见光的裸芯片。
光半导体元件30被安装于树脂框体20内的引线框10中。具体而言，光半导体元件30经由管芯焊接材31被管芯焊接于引线框10的光半导体元件搭载部10b的规定的位置处。光半导体元件30通过金焊丝等焊丝32被引线接合。在本实施方式中，光半导体元件30由于是双面电极类型的LED芯片，因此在光半导体元件30的上表面电极上连接有1根焊丝32。即，光半导体元件30的上表面电极经由焊丝32与第2金属层13电连接。另一方面，光半导体元件30的背面电极经由导电性的管芯焊接材31与第2金属层13电连接。需要说明的是，电连接光半导体元件30的上表面电极的第2金属层13与电连接光半导体元件30的背面电极的第2金属层13通过绝缘层50而被绝缘分离。绝缘层50被埋入分离的引线框10的间隙中。在本实施方式中，绝缘层50在将树脂框体20成型时同时形成。因此，绝缘层50为与树脂框体20相同的材料。
密封树脂40被设置于光半导体装置用封装2的树脂框体20内，将光半导体元件30密封。密封树脂40是用于覆盖光半导体元件30并进行密封的密封构件。密封树脂40按照覆盖安装于树脂框体20的内侧的光半导体元件30的方式被填充于树脂框体20内。
密封树脂40由有机硅树脂等透光性树脂材料构成。此外，在光半导体元件30为发出蓝色光的蓝色LED芯片的情况下，为了从光半导体装置1射出白色光，也可以使密封树脂40中含有荧光发光来自蓝色LED芯片的蓝色光作为激发光的YAG(钇·铝·石榴石)等黄色荧光体。需要说明的是，也可以在密封树脂40中不含荧光体，密封树脂40为透明的状态。
像这样构成的光半导体装置1通过使用膏状软钎料等焊料将引线框10的软钎焊部10a与安装基板的布线进行钎焊接合，能够安装于安装基板上。
以下，对于本实施方式的光半导体装置用封装2的各构成要素，进一步进行详细说明。
[引线框本体]
引线框本体11为具有导电性的刚体。引线框本体11例如通过由铜、铁、镍、铝或包含它们中的至少两种的合金形成的金属材料来构成。在本实施方式中，引线框本体11通过铜来构成。作为一个例子，引线框本体11的厚度为0.1mm～0.3mm，但并不限定于此。
[第1金属层(引线框侧的金属层)]
如上所述，第1金属层12具有多孔形状(多孔质形状)。即，第1金属层12不是表面平滑的平滑金属层，而是具有无数的细孔的多孔金属层。
在本实施方式中，具有多孔形状的第1金属层12是由镍构成的镍金属层。具体而言，第1金属层12是将镍金属形成为多孔状的层。即，第1金属层12及是层整体成为多孔状的镍金属层。
此外，具有多孔形状的第1金属层12为通过镀覆法而形成的金属镀膜为宜。因此，具有多孔形状的镍金属层(第1金属层12)为通过镀镍而构成的镀镍膜为宜。具体而言，第1金属层12是层整体成为多孔状的镀镍膜。该镀镍膜的镍纯度为99％以上为宜。
具有多孔形状的镀镍膜可以通过电镀镍法来形成。关于通过电镀镍法来形成具有多孔形状的镀镍膜的方法的具体例子在下文叙述。
需要说明的是，平坦的镀镍膜也可以通过非电解镀镍法来形成，但具有多孔形状的镀镍膜不易通过非电解镀镍法来形成。非电解镀镍法由于是通过利用氧化还原的化学反应来进行镀覆的方法，因此作为镀浴中的还原剂成分包含磷、硼等。因此，若通过非电解镀镍法来形成镀镍膜，则通过这些还原剂成分的作用而开始析出，在析出时在镍被膜中变得含有1％以上的磷、硼。即，如果磷、硼不析出则化学反应不会开始。因此，在非电解镀镍法中，变成磷、硼等优先在镍金属中析出，不易形成具有多孔形状的镀镍膜。
此外，如图4中所示的光半导体装置1A及光半导体装置用封装2A那样，引线框10A也可以进一步具备位于引线框本体11与第1金属层12之间的平滑金属层14。即，也可以比引线框本体11侧的上侧的第1金属层12更靠下地形成平滑金属层14。这种情况下，在引线框本体11的上表面形成平滑金属层14，在平滑金属层14的上表面形成第1金属层12。此外，也可以在下侧的第1金属层12与引线框本体11之间也形成平滑金属层14。
平滑金属层14是不具有多孔形状的表面平滑的金属层。作为平滑金属层14，例如可以使用由镍构成的镍金属层。这种情况下，所谓平滑金属层14是未形成多孔形状的平滑的镍被膜。平滑的镍被膜例如可以通过电镀镍法或非电解镀镍法来形成，但平滑金属层14的形成方法并不限定于这些方法。此外，平滑金属层14也不限于镀膜。
像这样，通过在引线框本体11与第1金属层12之间夹着平滑金属层14，能够抑制引线框本体11的金属成分热扩散至第1金属层12侧。例如，在引线框本体11由铜或铜合金构成的情况下，能够抑制引线框本体11的铜成分热扩散至第1金属层12侧。
平滑金属层14的膜厚例如为0.1μm～10μm为宜。特别是在引线框本体11为铜或铜合金的情况下，从防止铜成分的扩散的观点考虑，平滑金属层14的膜厚优选为0.2μm以上。另一方面，若平滑金属层14的膜厚超过10μm，则有可能因将引线框10进行弯曲加工时的应力而使平滑金属层14剥离。因此，从抑制平滑金属层14剥离的观点考虑，平滑金属层14的膜厚优选为10μm以下，更优选为1.0μm以下。
[多孔形状]
第1金属层12的多孔形状是在构成第1金属层12的金属膜中形成有多个孔的形状。如图5A中所示的那样，第1金属层12的多孔形状的多个孔在制成顶视图时二维随机地分布。图5A是本公开的实施方式的光半导体装置用封装2的第1金属层12的表面的SEM图像。需要说明的是，图5B是该光半导体装置用封装2中的第1金属层12与树脂框体20的边界附近的截面的SEM图像。
如图2及图5B中所示的那样，在本实施方式中，第1金属层12的多孔形状的各孔为贯通金属膜的贯通孔。因此，第1金属层12的多孔形状的各孔的底面成为第1金属层12的基底层的表面。例如，在图2的形态中，第1金属层12的多孔形状的各孔的底面为引线框本体11的表面。此外，在图4的形态中，第1金属层12的多孔形状的各孔的底面为平滑金属层14的表面。像这样，在第1金属层12的多孔形状的各孔为贯通金属膜的贯通孔的情况下，第1金属层12的深度成为第1金属层12的膜厚。
需要说明的是，第1金属层12中的多孔形状的各孔也可以是不贯通金属膜而在金属膜的中途具有底的孔。这种情况下，第1金属层12的深度变得比第1金属层12的膜厚小。
关于第1金属层12的多孔形状的各孔，与上部相比底部变得较宽。即，多孔形状的孔成为入口窄且朝向深处而空间变宽的形状。具体而言，是在对第1金属层12进行俯视观察时多孔形状的孔的面积随着从第1金属层12的平面状的表面朝向下方而变大的形状。需要说明的是，在多孔形状的孔中，所谓下部是引线框本体11侧的部分，所谓上部是与引线框本体11侧相反侧的部分。
如图3中所示的那样，在第1金属层12的多孔形状的各孔中，在对第1金属层12从截面进行观察时，若将孔的上部的宽度设定为a，将孔的底部的宽度设定为b，则1.3≤b/a≤4.0为宜。若b/a的比率超过4.0，则从第1金属层12的强度的观点考虑，有可能多孔形状的侧壁的强度降低，变得无法维持多孔形状。另一方面，若b/a的比率低于1.3，则有可能无法充分得到由树脂框体20的一部分进入到多孔形状的孔中带来的锚固效应，第1金属层12与树脂框体20的密合性降低。进而，在第1金属层12的多孔形状的各孔中，在对第1金属层12进行俯视观察时，孔的底部的面积相对于孔的上部的面积为1.3～4.0为宜。
[多孔径]
具有多孔形状的第1金属层12从提高与树脂框体20的密合性的观点出发，多孔形状的孔的上部的宽度即多孔径(图3的a)优选为0.05μm～2.0μm。树脂框体20中含有的矿物质填料通常大多使用2μm～20μm的填料径的填料，因此若多孔径超过2.0μm，则矿物质填料变得容易进入到多孔形状的孔中而阻碍第1金属层12与树脂框体20的密合性。另一方面，若多孔径变得低于0.05μm，则有可能由于树脂框体20的基础树脂的成型时的流动性而基础树脂向多孔形状的孔中的进入变少，得不到充分的锚固效应，第1金属层12与树脂框体20的密合性降低。
[多孔深度]
如图3中所示的那样，第1金属层12的多孔形状的各孔的深度(本实施方式中为第1金属层12的膜厚)即多孔深度d优选为0.2μm～2μm。若多孔深度d变得低于0.2μm，则有可能基础树脂向树脂框体20的多孔形状的孔中的进入变少，得不到充分的锚固效应，第1金属层12与树脂框体20的密合性降低。另一方面，若多孔深度d超过2μm，则在通过电镀镍法来形成第1金属层12时，有可能在镀镍的被膜中应力变大而变得不易形成多孔形状，或者在镍析出中途无法维持多孔径而上述的比率(b/a)低于1.3。其结果是，有可能无法形成用于确保锚固效应的多孔形状。
[多孔孔的个数]
关于第1金属层12的多孔形状的孔(多孔孔)的个数，在对第1金属层12进行俯视观察时在任意指定的10μm×10μm的矩形区域中具有5个以上为宜。若在10μm×10μm的矩形区域中多孔孔的个数低于5个，则有可能得不到充分的锚固效应，第1金属层12与树脂框体20的密合性降低。
另一方面，关于多孔孔的个数的上限，只要上述的比率(b/a)为4.0以下，则没有特别限定，但关于多孔形状的孔的个数，例如在对第1金属层12进行俯视观察时在任意指定的10μm×10μm的矩形区域中为50个以下。
如图3中所示的那样，在第1金属层12的多孔形状中，相邻的两个孔(多孔孔)的距离c优选为1.2μm～3.0μm。若相邻的两个孔的距离(两个孔的中心间距离)c超过3.0μm，则有可能多孔孔的个数变少，在10μm×10μm的矩形区域的范围内低于5个，有可能不能充分得到锚固效应，变得得不到第1金属层12与树脂框体20的密合性。另一方面，若相邻的两个孔的距离c变得低于1.2μm，则有可能相邻的两个孔相连而无法维持多孔径，上述的比率(b/a)变得低于1.3，有可能得不到充分的锚固效应，第1金属层12与树脂框体20的密合性降低。
[多孔表面积]
如由图5B观察到的那样，具有多孔形状的第1金属层12的表面积(多孔表面积)相对于不具有多孔质形状的情况的平滑的第1金属层12(即，平滑的镀覆金属)优选为1.1倍以上。若该多孔表面积变得低于1.1倍，则有可能不能充分得到锚固效应，第1金属层12与树脂框体20的密合性降低。需要说明的是，多孔表面积的上限只要上述的比率(b/a)为4.0以下，则没有特别限定。
[第2金属层(树脂框体侧的金属层)]
第2金属层13可以为由单一的金属膜构成的单层，但也可以为由多个金属膜构成的金属层组。
在第2金属层13为金属层组的情况下，构成第2金属层13的金属膜各自由镍、钯、金、银、或包含它们的合金构成为宜。这种情况下，构成第2金属层13的金属膜各自由镀膜构成为宜。
例如，将构成第2金属层13的单层或多层的情况的金属的种类及膜厚的一个例子与构成第1金属层12的金属的种类及膜厚一起示于以下的表1中。需要说明的是，在第2金属层13由多个层构成的情况下，按照远离引线框本体11的顺序设定为第一层、第二层、第三层。
表1
Figure BDA0003757114030000131
像这样构成的第2金属层13可以通过部分镀覆工法来形成。由此，可以在第2金属层13中形成开口部13b。以下，对该部分镀覆工法进行说明。
所谓部分镀覆工法是通过将引线框本体11部分地掩蔽来形成使镀层析出的析出区域和不使镀层析出的非析出区域的工法。作为掩蔽的方法，一般使用光致抗蚀剂材料，但没有特别限定。
本实施方式中，首先，在通过部分镀覆工法来形成第2金属层13之前，在引线框本体11的整体上通过电镀镍法来形成具有多孔形状的镀镍膜作为第1金属层12。之后，将形成有第1金属层12的引线框本体11中的树脂框体20的正下部分掩蔽，在第1金属层12的表面通过部分镀覆工法来部分地形成第2金属层13。由此，如图2中所示的那样，在掩蔽后的树脂框体20的正下部分，未形成第2金属层13而成为开口部13b，成为第1金属层12的具有多孔形状的镀镍膜露出。另一方面，在未掩蔽的部分，在第1金属层12的表面形成第2金属层13，作为第2金属层13，金属镀膜露出。
作为部分镀覆工法有：通过以条纹状进行掩蔽，如图6中所示的那样，在第1金属层12的表面形成条纹状的条纹镀层作为第2金属层13的方法；或通过以四边形状进行掩蔽，如图7中所示的那样，在第1金属层12的表面形成四边形状的点镀层作为第2金属层13的方法。需要说明的是，在形成点镀层的情况下，也可以不以四边形状、而以环状形成。
通过利用部分镀覆工法来形成表1中所示的金属层组作为第2金属层13，从而在引线框10中的软钎焊部10a及光半导体元件搭载部10b中，作为光半导体装置用封装2，还被赋予软钎焊性能、引线接合性能、管芯焊接性能及反射率性能这样的性能提高的效果。
[树脂框体与第1金属层的接触面]
接下来，对树脂框体20与具有多孔形状的第1金属层12的接触面进行说明。引线框10中的与树脂框体20相接触的面为第1金属层12的表面。具体而言，只要作为第1金属层12而形成的具有多孔形状的镀镍膜的构成多孔孔的凹凸面与树脂框体20的一部分相接触即可。
最优选在树脂框体20中的与引线框10的接触面的整体中存在具有多孔形状的作为第1金属层12的镀镍膜，但若也考虑第2金属层13的部分镀覆工法的掩蔽精度，则为了提高第1金属层12与树脂框体20的密合性，树脂框体20中的与第1金属层12的接触面积优选为树脂框体20中的与引线框10接触面积中的50％以上。若树脂框体20中的与第1金属层12的接触面积变得低于50％，则有可能无法通过树脂框体20的一部分被埋入第1金属层12的多孔形状的孔中而充分得到锚固效应，密合性降低。
需要说明的是，关于引线框10，可以通过压制加工来形成槽部，也可以不形成槽部。即，关于引线框10的槽部的形成，没有特别限定。
[光半导体装置用封装的制造方法]
接着，对于本实施方式的光半导体装置用封装2的制造方法，参照图2进行说明。
[第1金属的形成工序]
首先，作为引线框本体11，例如准备由铜或铜合金形成的基材。之后，在引线框本体11的表面整体中形成具有多孔形状的第1金属层12。具体而言，作为第1金属层12，形成层整体成为多孔状的镍金属膜。
需要说明的是，为了防止引线框本体11的成分即铜或铜合金进行热扩散，也可以如图4中所示的那样，在第1金属层12的下层形成平滑金属层14。即，也可以在形成第1金属层12之前在引线框本体11上形成平滑金属层14，在该平滑金属层14的整面形成具有多孔形状的第1金属层12。
在本实施方式中，具有多孔形状的第1金属层12为镀镍膜，通过电镀镍法来形成。这种情况下，在电镀镍法中使用的电气镍液中配合有添加剂。该添加剂为有机系添加剂，在电气镍液中以0.1％～2％的比例配合为宜。像这样，通过在电气镍液中添加添加剂，可在镀镍的析出反应中途在镍金属的表面上吸附添加剂而形成阻碍镀镍的析出反应的部位。另一方面，未吸附添加剂的镀镍部分成为不阻碍镀镍的析出反应的部位，引起正常的析出反应。而且，通过在阻碍析出反应的部位和不阻碍析出反应的部位反复进行镀镍的析出反应，从而形成多孔状的镀镍膜。具体而言，在镀镍膜中吸附的添加剂气化而成为空洞的细孔，成为多孔状的镀镍膜。
[第2金属层的形成工序]
在形成具有多孔形状的第1金属层12之后，按照部分地覆盖第1金属层12的方式形成第2金属层13。具体而言，至少在形成树脂框体20的部分，按照第1金属层12露出的方式形成第2金属层13。即，在形成树脂框体20的部分，按照不存在第2金属层13的方式(按照存在开口部13b的方式形成)形成第2金属层13。
作为像这样部分地形成第2金属层13的方法，可以使用上述的部分镀覆法。这种情况下，第2金属层13可以通过如图6中所示的那样条纹镀或图7中所示的点镀中的任一方法来形成。需要说明的是，作为第1金属层12及第2金属层13的材料，可以是表1中所示的No1～No6的任一规格。
通过在形成于引线框本体11上的第1金属层12上部分地形成第2金属层13，从而完成具有引线框本体11、第1金属层12及第2金属层13的引线框10。需要说明的是，之后，根据需要，也可以为了形成槽部等而对引线框10实施压制加工。
[树脂框体的形成工序]
在形成第2金属层13之后，形成树脂框体20。树脂框体20可以通过按照包围引线框10的光半导体元件搭载部10b的方式进行树脂成型来形成。此时，按照与未形成第2金属层13而第1金属层12露出的部分相接的方式形成树脂框体20。由此，由于树脂框体20的一部分进入到第1金属层12的多孔形状的孔中，因此能够通过锚固效应来提高树脂框体20与第1金属层12的密合性。
需要说明的是，通过设置树脂框体20，发挥将引线框10的光半导体元件搭载部10b与光半导体元件30的引线接合部绝缘的功能，并且还发挥将从作为发光元件的光半导体元件30发出的光反射的作为反射器的功能。
通过经由以上的上述各工序，完成在引线框10中形成有树脂框体20的光半导体装置用封装2。
需要说明的是，通过在该光半导体装置用封装2的光半导体元件搭载部10b经由管芯焊接材31而管芯焊接光半导体元件30，将光半导体元件30与第2金属层13通过焊丝32进行引线接合之后，将光半导体装置用封装2的内部空间(即树脂框体20的内部空间)用密封树脂40填充，将密封树脂40固化，从而完成光半导体装置1。
如以上说明的那样，根据本实施方式的光半导体装置1及光半导体装置用封装2，由于树脂框体20的一部分被埋入到引线框10中的第1金属层12的多孔形状的孔中，因此能够抑制在树脂框体20与第1金属层12的界面中产生间隙，并且能够通过由树脂框体20的一部分被埋入第1金属层12的多孔形状的孔中带来的锚固效应而提高树脂框体20与引线框10的密合性。
由此，在树脂框体20内填充液状的密封树脂40时，能够抑制密封树脂40从树脂框体20与第1金属层12的界面漏出，并且能够抑制通过钎焊接合时的回流热而使焊料渗透到光半导体装置用封装2内(树脂框体20内)。并且，由于能够大致消除树脂框体20与第1金属层12的界面的间隙，因此能够实现气密性高的光半导体装置用封装2。
特别是根据本实施方式的光半导体装置1及光半导体装置用封装2，即使光半导体装置1及光半导体装置用封装2被小型化及窄间距化，也能够有效地抑制密封树脂40漏出，并且能够有效地抑制软钎料渗透到光半导体装置用封装2内。
(实施例)
这里，对于上述实施方式的光半导体装置用封装2的实施例，由于进行验证抑制密封树脂40的漏出的效果和抑制软钎料渗透的效果的实验，因此以下对该实验结果进行说明。需要说明的是，本公开并不限定于以下的实施例。
[实施例的样品]
作为上述实施方式的光半导体装置用封装2的实施例的样品，制作了下述的样品。
首先，在由铜合金形成的引线框本体11的表面整面通过镀覆法来形成膜厚为0.2μm的镀镍膜作为平滑金属层14，在该镀镍膜的表面整面通过电镀法来形成多孔状的镀镍膜作为第1金属层12。此时，在形成第1金属层12时的镀镍液中配合0.5％的浓度的添加剂。
接着，在该第1金属层12的表面形成金属层组作为第2金属层13。具体而言，作为第2金属层13，通过电镀法来形成第一层为镍金属层(膜厚为0.5μm)、第二层为钯金属层(膜厚为0.04μm)、第三层为镀金金属层(膜厚为0.01μm)的金属层组。需要说明的是，包含金属层组的第2金属层13通过条纹镀法来形成。之后，使用热塑性树脂将树脂框体20成型，制作光半导体装置用封装2。
对于这样的光半导体装置用封装2，制作了将作为第1金属层12而形成的多孔状的镀镍膜的多孔深度(膜厚)分别设定为0.1μm、0.2μm、0.5μm、1μm、2μm、3μm、4μm的合计7个水准的条件的样品(实施例1～7)。
[以往例的样品]
接着，作为用于与实施例比较的以往例的光半导体装置用封装的样品，制作了下述的样品。
首先，准备通过压制加工而形成有槽部的引线框本体，在该引线框本体的表面整面通过电镀法来形成膜厚为0.8μm的平滑的镀镍膜，在该镀镍膜的表面通过电镀法来形成第一层为钯金属层(膜厚为0.04μm)、第二层为镀金金属层(膜厚为0.01μm)的金属层组。之后，使用热塑性树脂将树脂框体成型，制作了光半导体装置用封装。
[密封树脂的漏出评价]
接着，对于实施例1～7的样品和以往例的样品，由于为了进行密封树脂的漏出的评价而进行实验，因此对其实验结果进行说明。
在该实验中，对于实施例1～7的样品和以往例的样品的合计8个样品的光半导体装置用封装各自，在树脂框体内填充密封树脂并固化后，通过目视来确认密封树脂从树脂框体的漏出状态。需要说明的是，对于8个样品各自，进行了24个(n＝24)的实验。
关于密封树脂的漏出的判定以是否在引线框10的软钎焊部10a适宜地形成焊锡圆角从而可在实际应用中进行引线框的钎焊接合为基准来进行。
具体而言，如图8中所示的那样，按照以多个水平分类的基准来进行判定。如图8中所示的那样，将没有密封树脂的漏出的情况设定为[0]的水平，将以形成于引线框10的软钎焊部10a的半圆形状部位作为基准从树脂框体至半圆形状部位为止的密封树脂的漏出量少的情况设定为[1]的水平，将密封树脂的漏出量稍多的情况设定为[2]的水平，将与半圆形状部位相比密封树脂的漏出量多的情况设定为[3]的水平。而且，[0]、[1]、[2]的水平由于在引线框10的软钎焊部10a适宜地形成焊锡圆角，因此设定为良品判定，[3]的水平由于因从树脂框体漏出的密封树脂而未在引线框10的软钎焊部10a适宜地形成焊锡圆角，因此设定为不良判定。
接着，对于上述的密封树脂的漏出评价的实验结果，使用图9进行说明。图9是对于实施例1～7的样品和以往例的样品的各样品将密封树脂的漏出的水平的个数累积并示于图表中而得到的图。即，图9表示多孔状的镀镍膜的多孔深度(膜厚)与密封树脂的漏出量的个数的关系。
首先，对良品判定进行说明。如图9中所示的那样，多孔状的镀镍膜的多孔深度为0.2μm～3μm的范围时，密封树脂的漏出量为良品判定(水平[0]、[1]、[2])，可以确认具有抑制密封树脂的漏出的效果。特别是多孔深度为0.2μm～2μm的范围时，是仅成为良品水平[0]的水准。
接着，对不良品判定进行说明。成为不良品判定的水平[3]的水准的判定即使包含1个的样品为以往例的样品和多孔深度为0.1μm及4μm的样品。像这样，就以往例的样品而言在压制加工时形成了槽部，但确认仅仅如此时对于密封树脂的漏出的对策是无效的。此外，关于多孔状的镀镍膜，若多孔深度成为0.1μm则产生了成为不良品判定的水平[3]，这是由于：图3中的多孔形状的孔的上部的宽度a与底部的宽度b的比率b/a变成1.3倍以下，无法充分地形成多孔状的镀镍膜。此外，若多孔深度成为4μm则产生了成为不良品判定的水平[3]，这是由于：图3中的多孔形状的孔的上部的宽度a的大小变成1μm以下，此外多孔孔的个数在10μm×10μm的范围内变成低于5个，无法充分地形成充分的多孔状的镀镍膜。
[软钎料渗透评价]
接着，由于进行了用于进行软钎料渗透的评价的实验，因此对其实验结果进行说明。在该实验中，使用上述的密封树脂的漏出评价中制作的实施例1～7的样品及以往例样品的光半导体装置用封装来进行。
具体而言，在各样品的光半导体装置用封装中填充密封树脂并固化，对引线框10的软钎焊部10a和安装基板用膏状软钎料进行钎焊接合并反复进行回流时，确认软钎料向光半导体装置用封装内的渗透状态。软钎料渗透的评价的判定以每个回流反复次数、软钎料是否渗透到光半导体装置用封装内为基准来进行。需要说明的是，通过目视来确认软钎料是否渗透到光半导体装置用封装内。而且，考虑实用方面，回流的反复次数为4次以上时在光半导体装置用封装内确认到软钎料的渗透的情况判定为良品，在回流的反复次数为3次以下时在光半导体装置用封装内确认到软钎料的渗透的情况判定为不良。
接着，对上述的软钎料渗透评价的实验结果进行说明。将上述的软钎料渗透评价的实验结果示于表2中。表2汇总了多孔状的镀镍膜的多孔深度和确认到软钎料渗透的回流的反复次数。
如表2中所示的那样，就以往例的样品而言，在回流的反复次数为2次时确认到软钎料渗透到光半导体装置用封装内。因此，根据上述的判定基准成为不良判定。与此相对，就实施例1～7的样品而言，由于即使在回流的反复次数为5次时也未确认到软钎料渗透到光半导体装置用封装内，因此判断具有可抑制软钎料渗透的效果，在回流的反复次数达到5次的时刻结束该评价。需要说明的是，在表2中，该记载设定为“>5”。
像这样，根据实施例1～7的样品，获知能够抑制软钎料渗透到光半导体装置用封装内。这是由于：通过第2金属层13的部分镀覆，树脂框体20与第1金属层12的接触面中的多孔状的镀镍膜的表面通过回流热历程而该镀镍膜的镍发生氧化，从而阻碍与软钎料的反应，变得无法进行软钎料结合。
表2
Figure BDA0003757114030000201
(变形例)
以上，对于本公开的光半导体装置1及光半导体装置用封装，基于实施方式及实施例进行了说明，但本公开并不限定于上述实施方式及实施例。
例如，在上述实施方式中，第1金属层12由镍构成，但并不限于此。第1金属层12只要是具有多孔形状的层，则也可以由除镍以外的金属材料构成。
此外，在上述实施方式中，第1金属层12为通过镀覆法而形成的镀膜，但并不限于此。第1金属层12只要是具有多孔形状的层，也可以通过除镀覆法以外的方法来形成。
此外，在上述实施方式的光半导体装置1中，在光半导体装置用封装2中搭载LED芯片作为光半导体元件30，但并不限于此。光半导体装置用封装2中搭载的光半导体元件30例如可以为受光元件，也可以为发光元件和受光元件这两者。即，也可以在光半导体装置用封装2中混合存在发光元件和受光元件。
此外，在上述实施方式中，光半导体元件30为双面电极类型的LED芯片，但并不限于此。例如，光半导体元件30也可以为单面电极类型的LED芯片。
此外，对于上述实施方式实施本领域技术人员可想到的各种变形而得到的方式、在不脱离本公开的主旨的范围内将上述实施方式中的一部分构成要素及功能组合而构筑的方式也包含在本公开的范围内。
产业上的可利用性
本公开的技术作为用于配置光半导体元件的光半导体装置用封装、以及用于配置以光半导体装置为代表的半导体元件的封装及具备其的半导体装置是有用的。
符号的说明
1、1A 光半导体装置
2、2A 光半导体装置用封装
10、10A 引线框
10a 软钎焊部
10b 光半导体元件搭载部
11 引线框本体
12 第1金属层
13 第2金属层
13a 埋入部
13b 开口部
14 平滑金属层
20 树脂框体
20a 埋入部
30 光半导体元件
31 管芯焊接材
32 焊丝
40 密封树脂
50 绝缘层

Claims (17)

1.一种光半导体装置用封装，其是用于将光半导体元件通过密封树脂进行密封的光半导体装置用封装，其具备：
引线框本体；
覆盖所述引线框本体的第1金属层；和
设置于所述第1金属层上的树脂框体；
所述第1金属层具有多孔形状，
所述树脂框体的一部分被埋入所述多孔形状的孔中。
2.根据权利要求1所述的光半导体装置用封装，其中，所述第1金属层由镍构成。
3.根据权利要求2所述的光半导体装置用封装，其中，所述第1金属层由纯度为99％以上的镍构成。
4.根据权利要求1～3中任一项所述的光半导体装置用封装，其进一步具备位于所述第1金属层与所述树脂框体之间的第2金属层，
所述树脂框体的一部分经由形成于所述第2金属层中的开口部被埋入所述多孔形状的孔中。
5.根据权利要求4所述的光半导体装置用封装，其中，所述第2金属层的一部分被埋入所述多孔形状的孔中。
6.根据权利要求1～5中任一项所述的光半导体装置用封装，其中，所述第2金属层由多个金属膜构成，
所述多个金属膜各自由镍、钯、金、银、或包含它们的合金构成。
7.根据权利要求1～6中任一项所述的光半导体装置用封装，其进一步具备位于所述引线框本体与所述第1金属层之间的平滑金属层。
8.根据权利要求7所述的光半导体装置用封装，其中，所述平滑金属层的膜厚为0.2μm～1.0μm。
9.根据权利要求1～8中任一项所述的光半导体装置用封装，其中，所述多孔形状的孔的多孔径为0.05μm～2.0μm。
10.根据权利要求1～9中任一项所述的光半导体装置用封装，其中，所述多孔形状的孔的底部比上部宽。
11.根据权利要求10所述的光半导体装置用封装，其中，在对所述第1金属层从截面进行观察时，若将所述上部的宽度设定为a，将所述底部的宽度设定为b，则1.3≤b/a≤4.0。
12.根据权利要求1～11中任一项所述的光半导体装置用封装，其中，所述多孔形状的孔为在对所述第1金属层进行俯视观察时、所述孔的面积随着从所述第1金属层的平面状的表面朝向下方而变大的形状。
13.根据权利要求1～12中任一项所述的光半导体装置用封装，其中，所述多孔形状的孔的深度为0.2μm～2μm。
14.根据权利要求1～13中任一项所述的光半导体装置用封装，其中，所述多孔形状的孔的个数在对所述第1金属层进行俯视观察时、在任意指定的10μm×10μm的矩形区域中为5个～50个。
15.根据权利要求1～14中任一项所述的光半导体装置用封装，其中，在所述多孔形状中，相邻的两个孔的距离为1.2μm～3.0μm。
16.根据权利要求1～15中任一项所述的光半导体装置用封装，其中，具有所述多孔形状的所述第1金属层的表面积相对于不具有所述多孔形状的情况的平面状的所述第1金属层的表面的表面积为1.1倍以上。
17.一种光半导体装置，其具备：
权利要求1～16中任一项所述的光半导体装置用封装；
光半导体元件，其位于所述第1金属层上，被所述树脂框体包围；
和密封树脂，其设置于所述树脂框体内，将所述光半导体元件进行密封。
CN202180010304.4A 2020-01-31 2021-01-14 光半导体装置用封装及光半导体装置 Pending CN115210889A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062968690P 2020-01-31 2020-01-31
US62/968,690 2020-01-31
PCT/JP2021/000969 WO2021153243A1 (ja) 2020-01-31 2021-01-14 光半導体装置用パッケージ及び光半導体装置

Publications (1)

Publication Number Publication Date
CN115210889A true CN115210889A (zh) 2022-10-18

Family

ID=77078746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180010304.4A Pending CN115210889A (zh) 2020-01-31 2021-01-14 光半导体装置用封装及光半导体装置

Country Status (4)

Country Link
JP (1) JP7476241B2 (zh)
CN (1) CN115210889A (zh)
TW (1) TW202133357A (zh)
WO (1) WO2021153243A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657129B2 (ja) * 2006-03-24 2011-03-23 ローム株式会社 半導体装置の製造方法
JP2010199166A (ja) 2009-02-24 2010-09-09 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP2011222680A (ja) * 2010-04-08 2011-11-04 Panasonic Corp 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP5863174B2 (ja) * 2012-03-01 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016062906A (ja) * 2014-09-12 2016-04-25 株式会社東芝 発光装置およびその製造方法
JP6570997B2 (ja) * 2015-12-25 2019-09-04 株式会社三井ハイテック Ｌｅｄ用リードフレーム及びその製造方法
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids

Also Published As

Publication number Publication date
WO2021153243A1 (ja) 2021-08-05
JPWO2021153243A1 (zh) 2021-08-05
TW202133357A (zh) 2021-09-01
JP7476241B2 (ja) 2024-04-30

Similar Documents

Publication Publication Date Title
JP5886584B2 (ja) 半導体発光装置
CN102064246B (zh) 发光装置的制造方法
US9318679B2 (en) Optical device and method for manufacturing same
JP2011243935A (ja) 発光装置及び照明装置
JP2012174979A (ja) 発光素子搭載用基板および発光装置
JP7212753B2 (ja) 半導体発光装置
JP4822980B2 (ja) 電子部品搭載用基板および電子装置、ならびに電子装置の製造方法
JP2013153032A (ja) Ｌｅｄパッケージの製造方法
JP2005191111A (ja) 発光素子収納用パッケージおよび発光装置
JP2009081194A (ja) 発光モジュールおよびその製造方法
JP2013045842A (ja) 発光装置
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5039474B2 (ja) 発光モジュールおよびその製造方法
US10174914B2 (en) Light-emitting-element mounting substrate, light emitting device, and light emitting module
JP7476241B2 (ja) 光半導体装置用パッケージ及び光半導体装置
JP4129169B2 (ja) 発光素子収納用パッケージおよび発光装置
KR20100135496A (ko) 발광 장치 및 그 제조 방법
JP5359045B2 (ja) 半導体装置およびその製造方法
JP6847661B2 (ja) 発光デバイス及びその形成方法
JP2013153126A (ja) Ｌｅｄパッケージ及びｌｅｄ発光素子
CN114450788A (zh) 用于电子构件的接触装置以及用于制造电子构件的方法
JP2004247701A (ja) 発光素子収納用パッケージおよび発光装置
TW201533928A (zh) 發光二極體封裝體及其製造方法
JP6038598B2 (ja) Ｌｅｄパッケージ、ｌｅｄ発光素子及びそれらの製造方法
US11870021B2 (en) Semiconductor light-emitting device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20221025

Address after: Osaka, Japan

Applicant after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Applicant before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination