CN115132866A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN115132866A CN115132866A CN202210758535.XA CN202210758535A CN115132866A CN 115132866 A CN115132866 A CN 115132866A CN 202210758535 A CN202210758535 A CN 202210758535A CN 115132866 A CN115132866 A CN 115132866A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- doping
- dielectric layer
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 58
- 239000000463 material Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002513 implantation Methods 0.000 claims description 30
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000005224 laser annealing Methods 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000007704 transition Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 243
- 229910052710 silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法。所述半导体器件包括衬底、介质层、本征半导体层和N型掺杂层。所述本征半导体层包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内，所述N型掺杂层嵌设于所述本征半导体层的顶部，降低了所述P型掺杂层到所述N型掺杂层的渡跃时间，能够有效提升工作效率。
Description
技术领域
本发明涉及半导体加工技术领域，尤其涉及半导体器件及其制造方法。
背景技术
半导体器件中的光电二极管用于实现将光信号转换成电信号。现有技术的PN结型光电二极管PD，例如常规的Ge-PD使用光刻刻蚀形成SOI衬底表面的Si层内的沟槽图形，然后在Si层内的图形上使用外延工艺沉积Ge结构。由于Si和Ge晶格常数不匹配，外延时会有大量缺陷，不利于提升工作效率。
因此，有必要开发新型的半导体器件及其制备方法以克服现有技术的上述缺陷。
发明内容
本发明的目的在于提供一种新型的半导体器件及其制备方法，以利于工作效率提升。
为实现上述目的，本发明的半导体器件包括：
衬底，包括位于所述衬底顶部，并包含第一半导体材料的P型掺杂层；
介质层，堆叠设置于所述P型掺杂层顶面；
本征半导体层，包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内；
N型掺杂层，嵌设于所述本征半导体层的顶部。
本发明的半导体器件的有益效果在于：所述本征半导体层包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内，所述N型掺杂层嵌设于所述本征半导体层的顶部，降低了所述P型掺杂层到所述N型掺杂层的渡跃时间，能够有效提升工作效率。
优选的，所述半导体器件还包括设置于所述P型掺杂层内的N型注入掺杂层，以及设置于所述衬底并分别与所述N型注入掺杂层和所述N型掺杂层电接触的外接N型掺杂层，所述N型注入掺杂层的掺杂浓度高于所述N型掺杂层和所述外接N型掺杂层中任意一种的掺杂浓度。
优选的，所述半导体器件还包括设置于所述P型掺杂层内的P型注入掺杂层，所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层的掺杂浓度。
优选的，所述N型掺杂层的顶面高于所述介质层的顶面。
优选的，所述N型掺杂层包含与所述第一半导体材料组成相同，或者与所述第二半导体材料组成相同的第三半导体材料。
本发明的所述半导体器件的制造方法包含以下步骤：
S0：提供原始衬底，所述原始衬底包含位于顶部并包含第一半导体材料的P型掺杂层，顺次堆叠设置于所述P型掺杂层的底部介质层和中间介质层，以及贯穿所述底部介质层、所述中间介质层和部分所述P型掺杂层的第一沟槽；
S1：使用与所述第一半导体材料不同的第二半导体材料进行低温外延工艺以形成覆盖所述第一沟槽内壁的第一本征半导体层，对所述第一本征半导体层进行激光退火工艺；
S2：使用所述第二半导体材料进行高温外延工艺以形成覆盖所述第一本征半导体层表面并填充所述第一沟槽的第二本征半导体层，所述第一本征半导体层和所述第二本征半导体层构成本征半导体层；
S3：使用介质材料沉积形成覆盖经所述步骤S2所得结构顶面的顶部介质层后，自所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层和部分所述本征半导体层，直至所述本征半导体层部分表面露出并形成第二沟槽；
S4：使用N型掺杂半导体材料进行外延工艺形成填充所述第二沟槽的N型掺杂层。
本发明所述半导体器件制造方法的有益效果在于：通过所述步骤S1使用与所述第一半导体材料不同的第二半导体材料进行低温外延工艺以形成覆盖所述第一沟槽内壁的第一本征半导体层，使所述第一本征半导体层生长速率缓慢以尽量避免所述第一半导体材料扩散到所述第二半导体材料中，结合后续对所述第一本征半导体层进行激光退火工艺作用于所述第一本征半导体层的表层，能够对所述第一本征半导体层进行修复和改善，防止所述第一半导体材料从界面扩散出来降低表面粗糙度，从而提升所述半导体器件的工作效率。
优选的，所述步骤S3还包括，自所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层、部分所述底部介质层以及部分所述P型掺杂层，形成与所述第二沟槽互通的第三沟槽。
优选的，所述步骤S4还包括，使用所述N型掺杂半导体材料进行外延工艺以填充所述第三沟槽，形成与所述N型掺杂层电接触的外接N型掺杂层。
优选的，所述步骤S4中，使用N型掺杂半导体材料进行外延工艺以填充所述第二沟槽和所述第三沟槽。
优选的，所述步骤S4执行完毕后，执行以下步骤：通过图形化工艺自所述N型掺杂层附近的所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层和部分所述底部介质层直至所述P型掺杂层部分表面露出，以形成与所述第三沟槽互通的第四沟槽；使用N型掺杂材料进行离子注入工艺，形成嵌设于所述P型掺杂层并与所述外接N型掺杂层电接触的N型注入掺杂层，并控制所述N型注入掺杂层的掺杂浓度高于所述N型掺杂层和所述外接N型掺杂层中任意一种的掺杂浓度。
优选的，所述步骤S4执行完毕后，执行以下步骤：通过图形化工艺自所述顶部介质层沿朝向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层和部分所述底部介质层直至所述P型掺杂层部分表面露出；使用P型掺杂材料进行离子注入工艺，形成嵌设于所述P型掺杂层的P型注入掺杂层，并控制所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层的掺杂浓度。
优选的，所述步骤S1中，控制所述低温外延工艺的温度为300-600摄氏度，控制所述激光退火工艺的温度为500-1000摄氏度。
优选的，所述步骤S2中，控制所述高温外延工艺的温度为400-1000摄氏度。
附图说明
图1为本发明实施例的半导体器件的俯视图；
图2为沿图1所示A-A方向的剖面图；
图3为沿图1所示B-B方向的剖面图；
图4为本发明实施例的初始衬底的结构示意图；
图5为在图4所示结构基础上去除部分介质层后所得结构示意图；
图6为在图5所示结构基础上外延第一本征半导体层后所得结构示意图；
图7为在图6所示结构基础上外延第二本征半导体层后所得结构示意图；
图8为在图7所示结构基础上沉积第二介质层后所得结构示意图；
图9为在图8所示结构基础上去除部分介质层和部分本征半导体层后所得结构的俯视图；
图10为沿图9所示A-A方向的剖视图；
图11为在图10所示结构基础上沉积N型掺杂层并去除部分介质层后所得结构的示意图；
图12为沿图11所示A-A方向的剖视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本发明实施例提供了一种新型的半导体器件及其制备方法，以利于工作效率提升。
参照图1至图3，图1至图3所示的半导体器件包括衬底1、介质层2、本征半导体层3和N型掺杂层4。
一些实施例中，参照图2，所述衬底1包括埋氧层11和位于顶部，并包含第一半导体材料的P型掺杂层12。
一些实施例中，所述衬底1还包括硅衬底，所述埋氧层11和所述P型掺杂层12顺次堆叠设置于所述硅衬底，以形成SOI衬底。
一些实施例中，所述P型掺杂层12包含的第一半导体材料为硅。所述P型掺杂层12为P型掺杂的硅衬底。
一些实施例中，参照图2，所述介质层2堆叠设置于所述P型掺杂层12顶面。
一些实施例中，参照图2，所述介质层2包括顺次堆叠的底部介质层21、中部介质层22和顶部介质层23。
一些实施例中，所述底部介质层21的组成材料包括氧化硅。
一些实施例中，所述中部介质层22的组成材料包括氮化硅或非晶硅。
一些实施例中，所述顶部介质层23的组成材料包括氧化硅。
一些实施例中，参照图2，所述本征半导体层3的一部分设置于所述P型掺杂层3内，另一部分设置于所述介质层2内。所述本征半导体层3包含与所述第一半导体材料不同的第二半导体材料，且所述N型掺杂层4嵌设于所述本征半导体层3的顶部，降低了所述P型掺杂层12到所述N型掺杂层4的渡跃时间，能够有效提升工作效率。
一些实施例中，所述本征半导体层3所包含的第二半导体材料为锗。
一些实施例中，所述本征半导体层3的组成材料为锗。
一些实施例中，所述N型掺杂层4包含与所述第一半导体材料组成相同，或者与所述第二半导体材料组成相同的第三半导体材料。
一些实施例中，所述N型掺杂层4的组成材料为N型掺杂的硅。
一些实施例中，所述N型掺杂层4的组成材料为N型掺杂的锗。
一些实施例中，参照图1至图3，图1至图3所示的半导体器件还包括设置于所述P型掺杂层12内的N型注入掺杂层7，以及设置于所述衬底1并分别与所述N型注入掺杂层7和所述N型掺杂层4电接触的外接N型掺杂层41，以利于实现所述半导体器件向外的电信号输出。
一些实施例中，参照图3，所述外接N型掺杂层41贯穿了所述介质层2，并嵌设于所述P型掺杂层12以实现与所述P型掺杂层12之间的电接触。
一些实施例中，所述N型注入掺杂层7的掺杂浓度高于所述N型掺杂层4和所述外接N型掺杂层41中任意一种的掺杂浓度。
一些实施例中，所述半导体器件还包括P型注入掺杂层，以利于实现所述半导体器件向外的电信号输出。参照图1和图2，图1所示的半导体器件还包括设置于所述P型掺杂层内12的第一P型注入掺杂层5和第二P型注入掺杂层6。
一些实施例中，所述P型注入掺杂层的个数和设置具体位置根据工艺需求灵活调整。
一些实施例中，所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层12的掺杂浓度。
一些实施例中，参照图2，所述N型掺杂层4的顶面高于所述介质层2的顶面。
一些实施例中，参照图3，所述N型掺杂层4与相接触的所述P型掺杂层12形成一个PN结，所述N型注入掺杂层7与相接触的所述P型掺杂层12形成另一个PN结。两个PN结相连，有利于缩减载流子渡越时间，从而提升工作频率。
一些实施例中，形成两个相连的PN结结构，其非掺杂区Ge的厚度较小。
一些实施例中，P型Si到N型Si所需经过的Ge层厚度基本相等。
本发明实施例还提供了所述半导体器件的制造方法，包括步骤S0至步骤S4。
一些实施例的所述步骤S0中，参照图4和图5，图5所示的原始衬底由图4所示的初始衬底加工得到。图4所示的初始衬底包括顺次堆叠的所述埋氧层11和所述P型掺杂层12，所述P型掺杂层12上顺次堆叠所述底部介质层21和所述中部介质层22。自所述中部介质层22起沿朝向所述埋氧层11的方向刻蚀去除部分所述中部介质层22、部分所述底部介质层21和部分所述P型掺杂层12后，形成贯穿所述中部介质层22和所述底部介质层21的第一沟槽91。
一些实施例的所述步骤S1中，参照图5和图6，使用所述第二半导体材料进行低温外延工艺以形成覆盖所述第一沟槽91内壁的第一本征半导体层30，对所述第一本征半导体层30进行激光退火工艺。由于P型掺杂层12中的第一半导体材料和所述第一本征半导体层30中的第二半导体材料晶格常数不匹配，控制通过所述低温外延工艺形成所述第一本征半导体层30，能够使所述第一本征半导体层30生长速率缓慢以尽量避免所述P型掺杂层12中的第一半导体材料扩散到所述第一本征半导体层30的第二半导体材料中，结合对所述第一本征半导体层30进行激光退火工艺作用于所述第一本征半导体层30的表层，能够对所述第一本征半导体层30可能存在的缺陷进行修复和改善，防止所述第一半导体材料从界面扩散出来降低表面粗糙度，从而提升所述半导体器件的工作效率。
一些实施例的所述步骤S1中，控制所述低温外延工艺的温度为300-600摄氏度，控制所述激光退火工艺的温度为500-1000摄氏度。所述低温外延工艺和所述激光退火工艺的具体操作步骤为本领域技术人员的常规技术手段。
一些实施例的所述步骤S2中，参照图5至图7，使用所述第二半导体材料进行高温外延工艺以形成覆盖所述第一本征半导体层30表面并填充所述第一沟槽91的第二本征半导体层(图中未标示)，所述第二本征半导体层(图中未标示)和所述第一本征半导体层30构成了所述本征半导体层3。
一些实施例的所述步骤S2中，参照图5和图7，控制所述第二本征半导体层(图中未标示)的高温外延工艺，使形成的所述本征半导体层3填充了所述第一沟槽91，且所述本征半导体层3的顶面高于所述中间介质层22的顶面。
一些实施例的所述步骤S2中，控制所述高温外延工艺的温度为400-1000摄氏度。所述高温外延工艺的具体操作步骤为本领域技术人员的常规技术手段。
一些实施例的所述步骤S3中，参照图8至图10，使用介质材料沉积形成覆盖所述中部介质层22顶面和所述本征半导体层3顶面的顶部介质层23后，自所述顶部介质层23起沿指向所述P型掺杂层12的方向去除部分所述顶部介质层23和部分所述本征半导体层3，直至所述本征半导体层3部分表面露出并形成第二沟槽92。
一些实施例的所述步骤S4中，参照图10至图12，使用N型掺杂半导体材料进行外延工艺形成填充所述第二沟槽92的N型掺杂层4。
一些实施例的所述步骤S4中，控制形成的所述N型掺杂层4除嵌设于所述本征半导体层3外，顶面高于所述顶部介质层23。
一些实施例的所述步骤S3中，参照图8至图10，优选的，所述步骤S3还包括，自所述顶部介质层23起沿指向所述原始衬底(图中未标示)底部的方向去除部分所述顶部介质层23、部分所述中间介质层22、部分所述底部介质层21以及部分所述P型掺杂层12，以形成与所述第二沟槽92互通的第三沟槽93。
一些实施例的所述步骤S3中，自所述顶部介质层23起沿指向所述P型掺杂层12的方向去除部分所述顶部介质层23和部分所述本征半导体层3以形成所述第二沟槽92的过程中，靠近所述本征半导体层3的部分所述中间介质层22、部分所述底部介质层21以及部分所述P型掺杂层12也被同步去除以形成所述第三沟槽93。
一些实施例的所述步骤S4中，使用N型掺杂半导体材料进行外延工艺填充所述第二沟槽92形成所述N型掺杂层4后，再使用N型掺杂半导体材料进行外延工艺填充所述第三沟槽93形成与所述N型掺杂层4电接触的所述外接N型掺杂层41。
一些实施例的所述步骤S4中，使用N型掺杂半导体材料进行外延工艺的过程中对所述第二沟槽92和所述第三沟槽93同步进行填充形成了相互电接触的所述外接N型掺杂层41和所述N型掺杂层4。
一些实施例的所述步骤S4执行完毕后，参照图1、图2、图9、图11和图12，执行以下步骤：
S5：通过图形化工艺自所述N型掺杂层4附近的所述顶部介质层23起沿指向所述原始衬底(图中未标示)底部的方向去除部分所述顶部介质层23、部分所述中间介质层22和部分所述底部介质层21直至所述P型掺杂层12部分表面露出，以形成与所述第三沟槽93相通的第四沟槽(图中未标示)；
S6：使用N型掺杂材料进行离子注入工艺，经所述第四沟槽(图中未标示)形成嵌设于所述P型掺杂层12并与所述外接N型掺杂层41电接触的N型注入掺杂层7，并控制所述N型注入掺杂层7的掺杂浓度高于所述N型掺杂层4和所述外接N型掺杂层41中任意一种的掺杂浓度。
一些实施例的所述步骤S4执行完毕后，参照图1、图2、图11和图12，执行以下步骤：
S7：通过图形化工艺自所述顶部介质层23沿朝向所述原始衬底(图中未标示)底部的方向去除部分所述顶部介质层23、部分所述中间介质层22和部分所述底部介质层21直至所述P型掺杂层12部分表面露出，形成第五沟槽94；
S8：使用P型掺杂材料进行离子注入工艺，经所述第五沟槽94形成嵌设于所述P型掺杂层12的所述第一P型注入掺杂层5和所述第二P型注入掺杂层6，并控制所述第一P型注入掺杂层5和所述第二P型注入掺杂层6任意一种的掺杂浓度高于所述P型掺杂层12的掺杂浓度。
一些实施例的所述步骤S5至所述步骤S8执行完毕后，向所得结构顶面沉积介质材料后，图形化打开所述P型注入掺杂层和所述N型注入掺杂层所在的区域，使所述P型注入掺杂层和所述N型注入掺杂层的至少部分表面露出，然后沉积导电材料形成能够与所述P型注入掺杂层和所述N型注入掺杂层电接触的不同导电层。所述导电层制备完毕后，通过后道互连工艺实现信号向外引出。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。
Claims (11)
1.一种半导体器件，其特征在于，包括：
衬底，包括位于所述衬底顶部，并包含第一半导体材料的P型掺杂层；
介质层，堆叠设置于所述P型掺杂层顶面；
本征半导体层，包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内；
N型掺杂层，嵌设于所述本征半导体层的顶部。
2.根据权利要求1所述的半导体器件，其特征在于，还包括设置于所述P型掺杂层内的N型注入掺杂层，以及设置于所述衬底并分别与所述N型注入掺杂层和所述N型掺杂层电接触的外接N型掺杂层，所述N型注入掺杂层的掺杂浓度高于所述N型掺杂层和所述外接N型掺杂层中任意一种的掺杂浓度。
3.根据权利要求1所述的半导体器件，其特征在于，还包括设置于所述P型掺杂层内的P型注入掺杂层，所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层的掺杂浓度。
4.根据权利要求1所述的半导体器件，其特征在于，所述N型掺杂层包含与所述第一半导体材料组成相同，或者与所述第二半导体材料组成相同的第三半导体材料。
5.一种半导体器件的制造方法，其特征在于，包含以下步骤：
S0：提供原始衬底，所述原始衬底包含位于顶部并包含第一半导体材料的P型掺杂层，顺次堆叠设置于所述P型掺杂层的底部介质层和中间介质层，以及贯穿所述底部介质层、所述中间介质层和部分所述P型掺杂层的第一沟槽；
S1：使用与所述第一半导体材料不同的第二半导体材料进行低温外延工艺以形成覆盖所述第一沟槽内壁的第一本征半导体层，对所述第一本征半导体层进行激光退火工艺；
S2：使用所述第二半导体材料进行高温外延工艺以形成覆盖所述第一本征半导体层表面并填充所述第一沟槽的第二本征半导体层，所述第一本征半导体层和所述第二本征半导体层构成本征半导体层；
S3：使用介质材料沉积形成覆盖经所述步骤S2所得结构顶面的顶部介质层后，自所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层和部分所述本征半导体层，直至所述本征半导体层部分表面露出并形成第二沟槽；
S4：使用N型掺杂半导体材料进行外延工艺形成填充所述第二沟槽的N型掺杂层。
6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述步骤S3还包括，自所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层、部分所述底部介质层以及部分所述P型掺杂层，以形成与所述第二沟槽互通的第三沟槽。
7.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述步骤S4还包括，使用所述N型掺杂半导体材料进行外延工艺以填充所述第三沟槽，形成与所述N型掺杂层电接触的外接N型掺杂层。
8.根据权利要求6所述的半导体器件的制造方法，其特征在于，所述步骤S4中，使用N型掺杂半导体材料进行外延工艺以填充所述第二沟槽和所述第三沟槽。
9.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述步骤S4执行完毕后，执行以下步骤：
通过图形化工艺自所述N型掺杂层附近的所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层和部分所述底部介质层直至所述P型掺杂层部分表面露出，以形成与所述第三沟槽互通的第四沟槽；
使用N型掺杂材料进行离子注入工艺，形成嵌设于所述P型掺杂层并与所述外接N型掺杂层电接触的N型注入掺杂层，并控制所述N型注入掺杂层的掺杂浓度高于所述N型掺杂层和所述外接N型掺杂层中任意一种的掺杂浓度。
10.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述步骤S4执行完毕后，执行以下步骤：
通过图形化工艺自所述顶部介质层沿朝向所述原始衬底底部的方向去除部分所述顶部介质层、部分所述中间介质层和部分所述底部介质层直至所述P型掺杂层部分表面露出；
使用P型掺杂材料进行离子注入工艺，形成嵌设于所述P型掺杂层的P型注入掺杂层，并控制所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层的掺杂浓度。
11.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述步骤S1中，控制所述低温外延工艺的温度为300-600摄氏度，控制所述激光退火工艺的温度为500-1000摄氏度，所述步骤S2中，控制所述高温外延工艺的温度为400-1000摄氏度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210758535.XA CN115132866A (zh) | 2022-06-30 | 2022-06-30 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210758535.XA CN115132866A (zh) | 2022-06-30 | 2022-06-30 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115132866A true CN115132866A (zh) | 2022-09-30 |
Family
ID=83381150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210758535.XA Pending CN115132866A (zh) | 2022-06-30 | 2022-06-30 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115132866A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070384A1 (en) * | 2000-12-11 | 2002-06-13 | Clark William R. | Epitaxially grown avalanche photodiode |
| US20050127275A1 (en) * | 2003-12-16 | 2005-06-16 | Min Yang | Photodetector with hetero-structure using lateral growth |
| US20060060933A1 (en) * | 2004-09-20 | 2006-03-23 | Xiang Gao | PIN diode structure with zinc diffusion region |
| US20060220114A1 (en) * | 2005-03-30 | 2006-10-05 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US20110048518A1 (en) * | 2009-08-26 | 2011-03-03 | Molecular Imprints, Inc. | Nanostructured thin film inorganic solar cells |
| CN102544184A (zh) * | 2012-03-19 | 2012-07-04 | 厦门大学 | 一种横向结构的pin太阳能电池及其制备方法 |
| CN105489724A (zh) * | 2016-01-18 | 2016-04-13 | 厦门市三安光电科技有限公司 | 一种半极性led外延结构及其制备方法 |
| CN110379864A (zh) * | 2019-06-21 | 2019-10-25 | 厦门天马微电子有限公司 | 光电二极管及其制作方法、阵列基板 |
| CN112652570A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 接触结构、半导体器件结构及其制备方法 |
| CN113555457A (zh) * | 2020-04-26 | 2021-10-26 | 南京大学 | 一种Ge/Si衬底及其制备方法 |
-
2022
- 2022-06-30 CN CN202210758535.XA patent/CN115132866A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070384A1 (en) * | 2000-12-11 | 2002-06-13 | Clark William R. | Epitaxially grown avalanche photodiode |
| US20050127275A1 (en) * | 2003-12-16 | 2005-06-16 | Min Yang | Photodetector with hetero-structure using lateral growth |
| US20060060933A1 (en) * | 2004-09-20 | 2006-03-23 | Xiang Gao | PIN diode structure with zinc diffusion region |
| US20060220114A1 (en) * | 2005-03-30 | 2006-10-05 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US20110048518A1 (en) * | 2009-08-26 | 2011-03-03 | Molecular Imprints, Inc. | Nanostructured thin film inorganic solar cells |
| CN102544184A (zh) * | 2012-03-19 | 2012-07-04 | 厦门大学 | 一种横向结构的pin太阳能电池及其制备方法 |
| CN105489724A (zh) * | 2016-01-18 | 2016-04-13 | 厦门市三安光电科技有限公司 | 一种半极性led外延结构及其制备方法 |
| CN110379864A (zh) * | 2019-06-21 | 2019-10-25 | 厦门天马微电子有限公司 | 光电二极管及其制作方法、阵列基板 |
| CN112652570A (zh) * | 2019-10-11 | 2021-04-13 | 长鑫存储技术有限公司 | 接触结构、半导体器件结构及其制备方法 |
| CN113555457A (zh) * | 2020-04-26 | 2021-10-26 | 南京大学 | 一种Ge/Si衬底及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
| US4462847A (en) | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition | |
| KR100657143B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US8222114B2 (en) | Manufacturing approach for collector and a buried layer of bipolar transistor | |
| CN101506978A (zh) | 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法 | |
| CN111261748A (zh) | 用于制造具有低暗电流的基于锗的二极管阵列的方法 | |
| CN111508834A (zh) | 硅基光电探测器的制造方法 | |
| CN102254933A (zh) | Pn结隔离结构及其形成方法 | |
| CN106784019B (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US6403447B1 (en) | Reduced substrate capacitance high performance SOI process | |
| EP0045848B1 (en) | Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits | |
| CN115132866A (zh) | 半导体器件及其制造方法 | |
| CN112993045B (zh) | 异质GeSn基固态等离子体PiN二极管的制备方法及其器件 | |
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JPH0482180B2 (zh) | ||
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| CN106847899B (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAs SPiN二极管串的制备方法 | |
| CN106783604B (zh) | AlAs-Ge-AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| TW201108402A (en) | Semiconductor photodetector structure and the fabrication method thereof | |
| CN106847692B (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| US20180175028A1 (en) | PREPARATION METHOD FOR HETEROGENEOUS SiGe BASED PLASMA P-I-N DIODE STRING FOR SLEEVE ANTENNA | |
| CN112993043B (zh) | 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法 | |
| CN210182395U (zh) | 基于晶圆键合技术的集成锗光电探测器 | |
| EP0316562A2 (en) | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |