CN115116843A - 一种深硅刻蚀方法 - Google Patents
一种深硅刻蚀方法 Download PDFInfo
- Publication number
- CN115116843A CN115116843A CN202210908631.8A CN202210908631A CN115116843A CN 115116843 A CN115116843 A CN 115116843A CN 202210908631 A CN202210908631 A CN 202210908631A CN 115116843 A CN115116843 A CN 115116843A
- Authority
- CN
- China
- Prior art keywords
- sio
- etching
- passivation layer
- silicon substrate
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 115
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 75
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 75
- 239000010703 silicon Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002161 passivation Methods 0.000 claims abstract description 116
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 229920000642 polymer Polymers 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 32
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 78
- 238000000151 deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000219122 Cucurbita Species 0.000 description 1
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00523—Etching material
- B81C1/00531—Dry etching
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00619—Forming high aspect ratio structures having deep steep walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Geometry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本申请提供了一种深硅刻蚀方法，涉及半导体工艺技术领域。该方法包括：提供一硅衬底；在刻蚀环境下向硅衬底通入刻蚀气体SF6，以对硅衬底进行刻蚀，并形成沟槽；在预设时间后向硅衬底通入钝化气体O2，以在沟槽表面形成SiO2钝化层；去除沟槽底部的SiO2钝化层；重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，SiO2钝化层的生成速率大于与SF6的反应速率。本申请提供的深硅刻蚀方法具有刻蚀速率更快的优点。
Description
技术领域
本申请涉及半导体工艺技术领域，具体而言，涉及一种深硅刻蚀方法。
背景技术
MEMS(Micro-Electro-Mechanical System，微机电系统)产品是用传统的半导体工艺和材料，以半导体制技术为基础发展起来的。它与传统的IC工艺有许多的相似之处，但有些复杂的微结构难以用IC工艺实现，Bosch Etch工艺(一种刻蚀工艺)是其中之一。BoschEtch工艺是指在集成电路中为了阻止或减弱侧向刻蚀，设法在刻蚀的侧壁沉积一层刻蚀薄膜的工艺,现实生产制造中也就是在侧壁沉积一层Polymer来达到侧壁沉积钝化保护的目的。
传统的Bosch Etch工艺中，一般以SF6作为刻蚀气体，C4F8作为钝化气体。由于钝化气体C4F8具有很高的C/F比(碳元素与氟元素比)，加重聚合物层的生成。对于侧壁而言，需要聚合物层良好的侧壁保护，但对于纵向深度方向，大量聚合物层的沉积会影响刻蚀速率，从而影响产品形态。
综上，现有技术中的刻蚀工艺中存在刻蚀速度慢，影响产品形态的问题。
发明内容
本申请的目的在于提供一种深硅刻蚀方法，以解决现有技术中刻蚀工艺存在刻蚀速度慢，影响产品形态的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例提供了一种深硅刻蚀方法，所述方法包括：
提供一硅衬底；
在刻蚀环境下向所述硅衬底通入刻蚀气体SF6，以对所述硅衬底进行刻蚀，并形成沟槽；
在预设时间后向所述硅衬底通入钝化气体O2，以在所述沟槽表面形成SiO2钝化层；
去除所述沟槽底部的SiO2钝化层；
重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，所述SiO2钝化层的生成速率大于与SF6的反应速率。
可选地，重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤之后，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F；
Si+F→SiF4↑；
Si+O2→SiO2↓；
SF6+SiO2→SF4↑+SO2↑+2F。
可选地，所述SiO2钝化层的生成速率与O2的通入量关联，所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
可选地，所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
在压力为5～20mTorr、TMP为15～25℃、ICP为120～200W的环境下重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
可选地，所述在预设时间后向所述硅衬底通入钝化气体O2的步骤包括：
在预设时间后向所述硅衬底通入钝化气体O2与C4F8；
所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤。
可选地，在重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤之后，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F；
Si+F→SiF4↑；
SF6+SiO2→SF4↑+SiO2↑+2F；
Si+O2→SiO2↓；
C4F8→(CH2)4；(CH2)4x→Polymer↓。
可选地，所述重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
可选地，所述重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤包括：
在压力为5～10mTorr、TMP为15～25℃、ICP为大于200W的环境下重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
可选地，在刻蚀环境下向所述硅衬底通入刻蚀气体SF6的步骤之前，所述方法还包括：
沿所述硅衬底的表面生成图形化掩膜。
可选地，所述沿所述硅衬底的表面生成图形化掩膜的步骤包括：
沿所述硅衬底的表面涂布光刻胶；
对所述光刻胶进行图形化。相对于现有技术，本申请具有以下有益效果：
本申请提供了一种深硅刻蚀方法，该方法包括：在刻蚀环境下向硅衬底通入刻蚀气体SF6，以对硅衬底进行刻蚀，并形成沟槽；在预设时间后向硅衬底通入钝化气体O2，以在沟槽表面形成SiO2钝化层；去除沟槽底部的SiO2钝化层；重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，SiO2钝化层的生成速率大于与SF6的反应速率。由于本申请中利用钝化气体O2代替了传统的钝化气体C4F8，因此钝化后形成SiO2钝化层，而SiO2钝化层能够与SF6进行反应，因此能够在刻蚀过程中同时将部分SiO2钝化层去除。并且，由于SiO2钝化层的生成速率大于与SF6的反应速率，因此不会在与SiO2钝化层反应过程中将SiO2钝化层完全去除，既达到了侧壁钝化层保护同时也对纵向深度方向刻蚀速率有所改善。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1示出了现有技术中第一次刻蚀后的层级结构。
图2示出了现有技术中第一次钝化保护后的层级结构。
图3示出了现有技术中去除底部的钝化层后的层级结构。
图4示出了现有技术中第二次刻蚀后的层级结构。
图5示出了现有技术中理论上形成的沟槽结构。
图6示出了现有技术中实际形成的沟槽结构。
图7示出了本申请实施例提供的深硅刻蚀方法的示例性流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
传统Bosch Etch的工艺流程如图1至图4所示，首先，在硅衬底上涂布光刻胶，以光刻胶作为掩膜，并将光刻胶进行图形化，使得在光刻胶上形成缺口。
然后，沿光刻胶的缺口对硅衬底进行第一次刻蚀，一般地，采用氟激活性基团进行Si的刻蚀，且该刻蚀过程为各向同性刻蚀，即在向下刻蚀过程中，硅衬底的侧壁也会被刻蚀，第一次刻蚀后的结构如图1所示。
接着，为了防止侧壁刻蚀过深，会将侧壁钝化，以防止侧壁进一步被刻蚀。其中，本申请所述的钝化，指在硅衬底的沟槽表面形成一层钝化层，如图2所述。然后去除底部区域的钝化层，例如，采用离子轰击的方式去除底部的钝化层，去除钝化层后的结构如图3所述。由图3可知，在去除底部钝化层后，侧边的钝化层仍被保留，以起到保护侧边的作用。
在进行深刻蚀工艺时，实际为刻蚀与保护工艺交替进行，在第一次刻蚀与钝化工艺后，接着进行第二次刻蚀工艺，可以理解地，在图3所示结构的基础上，当进行第二次刻蚀工艺时，实际仅能够第一次形成的沟槽底部继续刻蚀，而由于侧边钝化层的保护，因此侧边不会被刻蚀。第二次刻蚀后形成的结构如图4所示。
在第二次刻蚀后，接着进行第二钝化保护工艺，其与第一次钝化保护工艺一致，在此不做赘述。当然地，在第二次钝化保护工艺后，继续将形成的钝化层的底部区域去除。
在不断进行刻蚀与保护工艺后，可以保证刻蚀不会向侧边延伸，同时实现深刻蚀。
理论上，在不断进行刻蚀与保护工艺，最终形成的沟槽结构应该如图5所示，其中，虚线表示钝化层。然而，申请人发明，实际形成的沟槽结构如图6所示，其中，虚线与黑色填充部分均表示钝化层，沟槽结构成葫芦状，且沟槽底部包括大量的钝化层。
经分析，导致该结构的原因主要为：
上述工艺原理是通过交替转换刻蚀气体与钝化气体实现刻蚀与侧壁钝化的过程，其中，刻蚀气体为SF6，钝化气体为C4F8。C4F8在等离子体中能够形成C、F类高分子聚合物，该聚合物沉积在Si表面，能后阻止F离子与Si的反应。刻蚀与钝化每间隔数秒转换一个周期。短时间的各向同性刻蚀之后即将在刚刚刻蚀过的Si表面进行钝化。由于有离子的物理轰击，所以在侧壁方向上钝化层被保留下来作为侧壁的保护层，防止在下一个周期的刻蚀对侧壁进行侧向刻蚀。通过这种周期性的“刻蚀-钝化-刻蚀-钝化”方法，达到刻蚀只沿着纵向的深度方向进行。
其中，循环化学反应方式如下：
SF6→SF4↑+2F→(Etching)；Si+F→SiF4↑
C4F8→(CH2)4→(Deposition)；(CH2)4x→Polymer↓
上述传统流程中的钝化气体C4F8具有很高的C/F比，加重Polymer(聚合物，即钝化层)的生成。对于侧壁而言，需要Polymer良好的侧壁保护，但对于纵向深度方向，大量Polymer的沉积会影响刻蚀速率，从而影响产品形态。
有鉴于此，本申请提供了一种深硅刻蚀方法，利用钝化气体O2代替了传统的钝化气体C4F8，进而提升刻蚀速率。
下面对本申请提供的深硅刻蚀方法进行示例性说明：
作为一种可选的实现方式，请参阅图7，本申请实施例提供的深硅刻蚀方法包括：
S102，提供一硅衬底。
S104，在刻蚀环境下向所述硅衬底通入刻蚀气体SF6，以对所述硅衬底进行刻蚀，并形成沟槽。
S106，在预设时间后向所述硅衬底通入钝化气体O2，以在所述沟槽表面形成SiO2钝化层。
S108，去除所述沟槽底部的SiO2钝化层。
S110，重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，所述SiO2钝化层的生成速率大于与SF6的反应速率。
通过利用钝化气体O2替代C4F8，使得侧壁钝化层保护由原来的C、F类组成的聚合物转变成了SiO2钝化层，而生成的SiO2钝化层与刻蚀气体SF6继续反应产生F，从而降低了钝化层的量，也对刻蚀速率略有提升的作用。当O2的量逐渐加大，SiO2钝化层的生成速率大于与刻蚀气体SF6的反应速率时，就对侧壁形成了更好的钝化层保护。这种周期性的“刻蚀-钝化-刻蚀”方法，既达到了侧壁钝化层保护同时也对纵向深度方向刻蚀速率有所改善。
其中，在S102的步骤之后，该方法还包括：
S103，沿所述硅衬底的表面生成图形化掩膜。
在形成图形化掩膜后，沿掩膜的开口处对硅衬底进行刻蚀。
其中，S103包括：
沿硅衬底的表面涂布光刻胶；
对光刻胶进行图形化。
并且，在S110之后，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F→(Etching)；Si+F→SiF4↑
Si+O2→SiO2(Polymer)↓
SF6+SiO2→SF4↑+SO2↑+2F→(Etching)；Si+F→SF4↑。
由上述化学反应式可知，当通入刻蚀气体SF6后，刻蚀气体SF6分解为SF4与F，且F会Si反应生成SiF4气体逸散，进而实现对硅衬底的刻蚀。在进行钝化时，形成的SiO2钝化层，并且，刻蚀气体SF6还与SiO2钝化层可以反应生成SiF4气体与SO2气体并逸散。因此，钝化层的厚度减薄，底部不会沉积大量钝化层。并且，刻蚀气体SF6与SiO2钝化层的反应物中包括F，进而提升F的量，而F又能与Si反应，因此进一步提升了刻蚀速率。
在此，需要说明的是，为了避免刻蚀气体SF6还与SiO2钝化层反应过程中，位于侧壁的SiO2钝化层被完全反应，需要保证SiO2钝化层的生成速率大于与SF6的反应速率，且SiO2钝化层的生成速率与O2的通入量关联，因此需要控制O2的通入量。
作为一种实现方式，所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
其中，本申请所述的刻蚀环境可以为：
在压力为5～20mTorr、TMP为15～25℃、ICP为120～200W的环境下重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
表一列出了深硅刻蚀方法的工艺参数比例：
| O<sub>2</sub> | SF<sub>6</sub> | Pressure | RF | ICP | TMP | He | Time |
| (sccm) | (sccm) | (mTorr) | W | W | ℃ | (Torr) | min |
| 10─50 | 3─15 | 5─20 | 5─20 | 120-200 | 15-25 | 200-500 | 2─10 |
表一
通过上述的工艺参数，保证了既达到了侧壁钝化层保护同时也对纵向深度方向刻蚀速率有所改善。
作为另一种可选的实现方式，在预设时间后向硅衬底通入钝化气体O2的步骤包括：
在预设时间后向硅衬底通入钝化气体O2与C4F8；
重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤。
即本申请中，钝化气体可以采用O2与C4F8，在此基础上，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F→(Etching)；Si+F→SiF4↑；
SF6+SiO2→SF4↑+SiO2↑+2F→(Etching)；Si+F→SF4↑；
Si+O2→SiO2(Polymer)↓；
C4F8→(CH2)4→(Deposition)；(CH2)4x→Polymer↓；
可以理解地，在同时通入钝化气体O2与C4F8时，钝化层的产生不只有SiO2，还有(CH2)4x，钝化层的量多于纯O2替代C4F8产生的量。
在此基础上，重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
并且，本申请所述的刻蚀环境可以为：
在压力为5～10mTorr、TMP为15～25℃、ICP为大于200W的环境下重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
表二列出了深硅刻蚀方法的工艺参数比例：
| C<sub>4</sub>F<sub>8</sub> | O<sub>2</sub> | SF<sub>6</sub> | Pressure | RF | ICP | TMP | He | Time |
| (sccm) | (sccm) | (sccm) | (mTorr) | W | W | ℃ | (Torr) | min |
| 2─7 | 50─100 | 3─15 | 5─10 | ＞30 | ＞200 | 15-25 | 500-1000 | ＞10 |
综上所述，本申请提供了一种深硅刻蚀方法，该方法包括：在刻蚀环境下向硅衬底通入刻蚀气体SF6，以对硅衬底进行刻蚀，并形成沟槽；在预设时间后向硅衬底通入钝化气体O2，以在沟槽表面形成SiO2钝化层；去除沟槽底部的SiO2钝化层；重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，SiO2钝化层的生成速率大于与SF6的反应速率。由于本申请中利用钝化气体O2代替了传统的钝化气体C4F8，因此钝化后形成SiO2钝化层，而SiO2钝化层能够与SF6进行反应，因此能够在刻蚀过程中同时将部分SiO2钝化层去除。并且，由于SiO2钝化层的生成速率大于与SF6的反应速率，因此不会在与SiO2钝化层反应过程中将SiO2钝化层完全去除，既达到了侧壁钝化层保护同时也对纵向深度方向刻蚀速率有所改善。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种深硅刻蚀方法，其特征在于，所述方法包括：
提供一硅衬底；
在刻蚀环境下向所述硅衬底通入刻蚀气体SF6，以对所述硅衬底进行刻蚀，并形成沟槽；
在预设时间后向所述硅衬底通入钝化气体O2，以在所述沟槽表面形成SiO2钝化层；
去除所述沟槽底部的SiO2钝化层；
重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤，直至达到预设刻蚀深度；其中，所述SiO2钝化层的生成速率大于与SF6的反应速率。
2.如权利要求1所述的深硅刻蚀方法，其特征在于，重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤之后，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F；
Si+F→SiF4↑；
Si+O2→SiO2↓；
SF6+SiO2→SF4↑+SO2↑+2F。
3.如权利要求1所述的深硅刻蚀方法，其特征在于，所述SiO2钝化层的生成速率与O2的通入量关联，所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
4.如权利要求3所述的深硅刻蚀方法，其特征在于，所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
在压力为5～20mTorr、TMP为15～25℃、ICP为120～200W的环境下重复执行通入3～15sccm的SF6与10～50sccm的O2的步骤。
5.如权利要求1所述的深硅刻蚀方法，其特征在于，所述在预设时间后向所述硅衬底通入钝化气体O2的步骤包括：
在预设时间后向所述硅衬底通入钝化气体O2与C4F8；
所述重复执行通入SF6、O2以及去除底部SiO2钝化层的步骤包括：
重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤。
6.如权利要求5所述的深硅刻蚀方法，其特征在于，在重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤之后，深硅刻蚀的化学反应满足：
SF6→SF4↑+2F；
Si+F→SiF4↑；
SF6+SiO2→SF4↑+SiO2↑+2F；
Si+O2→SiO2↓；
C4F8→(CH2)4；(CH2)4x→Polymer↓。
7.如权利要求5所述的深硅刻蚀方法，其特征在于，所述重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤包括：
重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
8.如权利要求7所述的深硅刻蚀方法，其特征在于，所述重复执行通入SF6、O2、C4F8以及去除底部SiO2钝化层的步骤包括：
在压力为5～10mTorr、TMP为15～25℃、ICP为大于200W的环境下重复执行通入3～15sccm的SF6、50～100sccm的O2以及2～7sccm的C4F8的步骤。
9.如权利要求1所述的深硅刻蚀方法，其特征在于，在刻蚀环境下向所述硅衬底通入刻蚀气体SF6的步骤之前，所述方法还包括：
沿所述硅衬底的表面生成图形化掩膜。
10.如权利要求9所述的深硅刻蚀方法，其特征在于，所述沿所述硅衬底的表面生成图形化掩膜的步骤包括：
沿所述硅衬底的表面涂布光刻胶；
对所述光刻胶进行图形化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210908631.8A CN115116843A (zh) | 2022-07-29 | 2022-07-29 | 一种深硅刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210908631.8A CN115116843A (zh) | 2022-07-29 | 2022-07-29 | 一种深硅刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115116843A true CN115116843A (zh) | 2022-09-27 |
Family
ID=83334774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210908631.8A Pending CN115116843A (zh) | 2022-07-29 | 2022-07-29 | 一种深硅刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115116843A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871956A (zh) * | 2012-12-10 | 2014-06-18 | 中微半导体设备(上海)有限公司 | 一种深孔硅刻蚀方法 |
| CN104124148A (zh) * | 2013-04-26 | 2014-10-29 | 中微半导体设备(上海)有限公司 | 硅片刻蚀方法 |
| CN105600740A (zh) * | 2015-12-23 | 2016-05-25 | 苏州工业园区纳米产业技术研究院有限公司 | 一种基于深反应离子刻蚀技术制备高深宽比硅微结构的方法 |
| CN114556545A (zh) * | 2019-10-25 | 2022-05-27 | ams有限公司 | 产生具有沟槽的半导体本体的方法、具有至少一个沟槽的半导体本体以及半导体器件 |
-
2022
- 2022-07-29 CN CN202210908631.8A patent/CN115116843A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103871956A (zh) * | 2012-12-10 | 2014-06-18 | 中微半导体设备(上海)有限公司 | 一种深孔硅刻蚀方法 |
| CN104124148A (zh) * | 2013-04-26 | 2014-10-29 | 中微半导体设备(上海)有限公司 | 硅片刻蚀方法 |
| CN105600740A (zh) * | 2015-12-23 | 2016-05-25 | 苏州工业园区纳米产业技术研究院有限公司 | 一种基于深反应离子刻蚀技术制备高深宽比硅微结构的方法 |
| CN114556545A (zh) * | 2019-10-25 | 2022-05-27 | ams有限公司 | 产生具有沟槽的半导体本体的方法、具有至少一个沟槽的半导体本体以及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6743727B2 (en) | Method of etching high aspect ratio openings | |
| US7985692B2 (en) | Method to reduce charge buildup during high aspect ratio contact etch | |
| CN100365777C (zh) | 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法 | |
| JP4034164B2 (ja) | 微細パターンの作製方法及び半導体装置の製造方法 | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| US9054045B2 (en) | Method for isotropic etching | |
| KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
| CN114783867A (zh) | 一种氧化硅刻蚀方法 | |
| US6569776B2 (en) | Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon | |
| JP4614995B2 (ja) | 半導体装置の製造方法 | |
| CN103050434A (zh) | 硅通孔的刻蚀方法 | |
| CN115116843A (zh) | 一种深硅刻蚀方法 | |
| KR100404479B1 (ko) | 듀얼 다마신 배선 형성방법 | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| US6835670B2 (en) | Method of manufacturing semiconductor device | |
| CN113764268A (zh) | 制作半导体装置的沟槽结构的干式蚀刻方法 | |
| WO2019245013A1 (ja) | 硫黄原子を含むガス分子を用いたプラズマエッチング方法 | |
| CN108133888B (zh) | 一种深硅刻蚀方法 | |
| CN106876322A (zh) | 一种硅的深沟槽形成方法和半导体结构 | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| US7071110B2 (en) | Process for the plasma etching of materials not containing silicon | |
| KR20090067596A (ko) | 반도체 소자 제조 방법 | |
| KR100223760B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20010060984A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JP2611254B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |