CN115116697A - 层叠线圈部件 - Google Patents
层叠线圈部件 Download PDFInfo
- Publication number
- CN115116697A CN115116697A CN202210277266.5A CN202210277266A CN115116697A CN 115116697 A CN115116697 A CN 115116697A CN 202210277266 A CN202210277266 A CN 202210277266A CN 115116697 A CN115116697 A CN 115116697A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- coil
- hole
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003475 lamination Methods 0.000 claims abstract description 46
- 238000010030 laminating Methods 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 description 24
- 238000004804 winding Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000005245 sintering Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明的层叠线圈部件具备:素体,其通过向层叠方向层叠由绝缘体构成的多个层而形成;外部端子,其形成于素体的底面;线圈部,其设置于素体内,线圈轴与底面呈垂直;以及通孔连接部,其设置于素体内,将线圈部的端部与外部端子电连接,在多个层,分别形成有线圈图案和通孔图案,通孔连接部通过使多个通孔图案在层叠方向上相互接合而形成,从层叠方向观察,多个层中的至少一个第一层的通孔图案相对于其他的第二层的通孔图案偏移,从层叠方向观察时,相较于第二层的通孔图案与第一层的线圈图案之间的距离,第一层的通孔图案与第一层的线圈图案之间的距离更加分离。
Description
技术领域
本发明涉及层叠线圈部件。
背景技术
目前,作为层叠线圈部件,已知有日本特开2015-19108号公报所记载的层叠线圈部件。该层叠线圈部件具备:由绝缘体构成的素体、形成于素体的底面的外部端子、以及设置于素体内的线圈部。线圈部的绕组的端部经由在层叠方向上导通的引出部而与外部端子连接。在该层叠线圈部件中,在绝缘体的片材的上表面印刷线圈图案。另外,引出部由印刷在片材的上表面的过孔焊盘(via pad)和在贯通片材的通孔(through hole)中填充了导体的过孔导体(via conductor)构成。过孔导体以中心线不一致的方式偏移配置。
发明内容
在此,在层叠线圈部件中,与在绝缘体的片材的上表面印刷过孔焊盘不同,有时在片材形成通孔图案本身,并使多个通孔图案在层叠方向上相互接合,由此形成通孔连接部。在采用该结构的情况下,在专利文献1的层叠线圈部件中,成为使各层的过孔焊盘自身在层叠方向上延伸而作为通孔图案并与其他层的通孔图案接合的结构。在该情况下,通孔连接部成为,同一形状的通孔图案在同一位置以直线状连续的状态沿层叠方向延伸的结构。在此,在采用这样的直线状的通孔连接部的情况下,通孔连接部的导体的体积变大,从而有可能产生产品变形。进而,在线圈图案与通孔图案之间的距离近的情况下,两者间的杂散电容的影响变大,从而也产生自谐振频率(SRF)降低的问题。
本发明的目的在于,提供一种能够抑制产品变形并提高自谐振频率的层叠线圈部件。
本发明所涉及的层叠线圈部件具备:素体,其通过向层叠方向层叠由绝缘体构成的多个层而形成;外部端子,其形成于素体的底面;线圈部,其设置于素体内,线圈轴与底面呈垂直;以及通孔连接部,其设置于素体内,将线圈部的端部与外部端子电连接,在多个层,分别形成有线圈图案和通孔图案,通孔连接部通过使多个通孔图案在层叠方向上相互接合而形成,从层叠方向观察,多个层中的至少一个第一层的通孔图案相对于其他的第二层的通孔图案偏移,从层叠方向观察时,相较于第二层的通孔图案与第一层的线圈图案之间的距离,第一层的通孔图案与第一层的线圈图案之间的距离更加分离。
本发明所涉及的层叠线圈部件具备:线圈轴与底面呈垂直的线圈部以及形成于素体的底面的外部端子。因此,需要将距底面配置在高的位置的线圈部的端部与底面的外部端子通过通孔连接部电连接。通孔连接部通过使多个通孔图案在层叠方向上相互接合而形成,因此,导体的体积容易变大。与此相对,在本发明中,从层叠方向观察多个层中的至少一个第一层的通孔图案相对于其他的第二层的通孔图案偏移。通过这样偏移地配置通孔图案,能够确保向层叠方向的导通性,并且抑制因接合多个通孔图案而产生的导体的体积。由此,能够抑制通孔连接部的导体的体积的增加,并且抑制产品变形。另外,在从层叠方向观察时,相较于第二层的上述通孔图案与第一层的线圈图案之间的距离,第一层的通孔图案与第一层的线圈图案之间的距离,更加分离。根据这样的结构,在第一层,能够将通孔图案配置在距相同层内的线圈图案尽量远的位置。因此,能够抑制通孔图案与线圈图案之间的杂散电容的影响,提高自谐振频率。通过以上,能够抑制产品变形,提高自谐振频率。
也可以为,从层叠方向观察,通孔连接部不具有全部的通孔图案重叠的区域。由此,能够避免通孔连接部的导体在层叠方向上连续,因此能够抑制导体的体积。
也可以为,多个通孔图案至少分类为:从层叠方向观察配置于相互偏移的位置的第一通孔图案、第二通孔图案、以及第三通孔图案的三个种类。线圈部通过在各层组合多个线圈图案来形成绕组。因此,多个层具有多个种类线圈图案。对于这样的多个种类的线圈图案,通过很好地配置至少被分类为三各种类的通孔图案,在各层,容易将通孔图案配置在远离线圈图案的位置。
也可以为,第二通孔图案和第三通孔图案经由第一通孔图案而在层叠方向上连接,从层叠方向观察,第二通孔图案和第三通孔图案不重合。在该情况下,容易构成通过第一通孔图案确保导通性并且抑制通孔连接部的导体的体积的结构。
也可以为,重复第二通孔图案与第三通孔图案隔着第一通孔图案而交替配置的层叠图案。通过采用这样的重复的层叠图案,能够简化各层的线圈图案与通孔图案的组合的变化。因此,能够规则地形成如将通孔图案配置于远离线圈图案的位置这样的组合的层,并且还能够减少用于图案制造的器具(掩模等)的数量。
也可以为,第二通孔图案和第三通孔图案中的一个隔着第一通孔图案而连续地配置。例如,在通过采用能够提高线圈部的绕组效率的线圈图案,成为第二通孔图案与第三通孔图案相邻那样的层叠图案的情况下,通过有意采用如上所述的层叠图案,能够在抑制导体体积并且确保导通性。
也可以为,从层叠方向观察,通孔连接部具有全部的通孔图案重叠的区域。通过采用这样的结构,能够简化各层的线圈图案与通孔图案的组合的变化,并且减少用于图案制造的器具(掩模等)的数量。
也可以为,线圈图案和通孔图案的配置为相同的层,至少连续两层。在该情况下,能够增大线圈部的电极截面积,并且能够改善Q值。另外,伴随于此,通孔图案的配置也对每个连续的层设为相同,从而能够抑制用于图案制造的器具(掩模等)的数量的增加。
根据本发明,能够提供一种能够抑制产品变形并提高自谐振频率的层叠线圈部件。
附图说明
图1是示出本发明的第一实施方式所涉及的层叠线圈部件的立体图。
图2是省略图1所示的层叠线圈部件的素体而示出内部的导体的结构的立体图。
图3是从短边方向观察图2所示的层叠线圈部件的侧视图。
图4是从长边方向Y的负侧朝向正侧观察图2所示的层叠线圈部件的侧视图。
图5A、图5B、图5C、图5D、图5E、图5F是示出各类型的层的结构的图。
图6是示出用于形成线圈部的层的层叠顺序的示意图。
图7是从短边方向观察第二实施方式所涉及的层叠线圈部件的侧视图。
图8是示出第二实施方式中的层的层叠顺序的示意图。
图9是省略第三实施方式所涉及的层叠线圈部件的素体而示出内部的导体的结构的立体图。
图10是从短边方向观察第三实施方式所涉及的层叠线圈部件的侧视图。
图11是示出第三实施方式中的层的层叠顺序的示意图。
图12是从短边方向观察第四实施方式所涉及的层叠线圈部件的侧视图。
图13是示出第四实施方式中的层的层叠顺序的示意图。
符号说明
1…层叠线圈部件
2…素体
3、4…外部端子
6…线圈部
8…通孔连接部
21…线圈图案
22…通孔图案
22A…中央通孔图案(第一通孔图案)
22B…靠右通孔图案(第二通孔图案)
22C…靠左通孔图案(第三通孔图案)
具体实施方式
(第一实施方式)
参照图1~图3,对本发明的第一实施方式所涉及的层叠线圈部件进行说明。图1是示出本发明的第一实施方式所涉及的层叠线圈部件1的立体图。图2是省略图1所示的层叠线圈部件1的素体2而示出内部的导体的结构的立体图。图3是从短边方向观察图2所示的层叠线圈部件1的侧视图。
如图1所示,层叠线圈部件1具备素体2和外部端子3、4。素体2是通过向层叠方向层叠由绝缘体构成的多个层而形成的部件。素体2呈长方体形状。此外,在以后的说明中,有时对层叠线圈部件1设定XYZ坐标来进行说明。在此,将Z轴方向设为层叠多个层的“层叠方向Z”。另外,将与层叠方向Z正交的方向中的Y轴方向设为素体2的“长边方向Y”,将X轴方向设为素体2的“短边方向X”。将层叠方向Z中的上侧设为正侧,并将底侧设为负侧。将短边方向X以及长边方向Y的一侧设为正侧。
素体2具有:在层叠方向Z上相对的底面2a以及上表面2b、在长边方向Y上相对的端面2c、2d、以及在短边方向X上相对的侧面2e、2f。端面2c配置在长边方向Y的负侧,端面2d配置在长边方向Y的正侧。侧面2e配置在短边方向X的负侧,侧面2f配置在短边方向X的正侧。底面2a,例如在将层叠线圈部件1安装于未图示的其他电子设备(例如,电路基板或电子部件)时,被规定为与其他电子设备相对的面。此外,在此称为“上”、“底”是为了方便起见,并不限定使用时的姿势。此外,素体2的材料没有特别限定,也可以根据层叠线圈部件1的用途采用最优的材料,例如,也可以采用玻璃陶瓷、铁氧体等。
外部端子3、4是形成于素体2的底面2a的端子电极。外部端子3、4在安装层叠线圈部件1时与其他电子设备的端子接合。外部端子3形成于底面2a中的长边方向Y的负侧的区域。外部端子4形成于底面2a中的长边方向Y的正侧的区域。外部端子3、4以在长边方向Y上相互分离的方式配置。外部端子3、4的材料没有特别限定,也可以根据层叠线圈部件1的用途采用最优的材料,例如,也可以采用银、铜等。
接着,参照图2和图3,对素体2的内部结构进行说明。如图2和图3所示,层叠线圈部件1具备:线圈部6、引出部7、通孔连接部8和通孔连接部9(参照图3)。线圈部6设置于素体2内,是线圈轴AX与底面2a呈垂直的导体部件。线圈部6以线圈轴AX为绕组中心,并由矩形环状的绕组图案构成。在从层叠方向Z观察时,线圈部6具有四个的边部11、12、13、14。边部11在长边方向Y的负侧沿短边方向X延伸。边部12在长边方向Y的正侧沿短边方向X延伸。边部13在短边方向X的负侧沿长边方向Y延伸。边部14在短边方向X的正侧沿长边方向Y延伸。
如图3所示,线圈部6的绕组的一个端部在层叠方向Z的正侧的端部的位置通过引出部7向长边方向Y的负侧引出。引出部7与通孔连接部8的层叠方向Z上的正侧的端部连接。通孔连接部8从引出部7向层叠方向Z的负侧延伸,并且与外部端子3从素体2的内部侧连接。线圈部6的绕组的另一个端部,在层叠方向Z的负侧的端部的位置,配置于长边方向Y的正侧的端部的位置,并与通孔连接部9连接。通孔连接部9向层叠方向Z的负侧延伸,并与外部端子4从素体2的内部侧连接。
在此,如上所述,素体2通过在层叠方向Z上层叠多个层20而形成。该层20在烧结前构成为一个片材体,在烧结后,以肉眼无法看到层20间的边界部的方式一体化。在图3中,为了便于说明,用假想线示出一部分的层20。在多个层20,分别形成有线圈图案21和通孔图案22。另外,通过层20,形成引出图案23或用于通孔连接部9的通孔图案24。而且,通孔连接部8通过在层叠方向Z上层叠多个通孔图案22而形成。引出部7通过将两个引出图案23在层叠方向Z上层叠而形成。通孔连接部8通过使多个通孔图案24在层叠方向Z上相互接合而形成。
在本实施方式中,各图案21、22、23、24以在层叠方向Z上贯通层20的方式形成。即,各图案21、22、23、24的层叠方向Z的正侧的面到达层20的层叠方向Z的正侧的面20a,各图案21、22、23、24的层叠方向Z的负侧的面到达层20的层叠方向Z的负侧的面20b。在烧结前的片体的状态下,各图案21、22、23、24的层叠方向Z的正侧的面从层20的层叠方向Z的正侧的面20a露出,各图案21、22、23、24的层叠方向Z的负侧的面从层20的层叠方向Z的负侧的面20b露出。由此,各图案21、22、23、24能够与在层叠方向Z上相邻的其他图案21、22、23、24直接接合。
图4是从长边方向Y的负侧朝向正侧观察图2所示的层叠线圈部件1的侧视图。此外,在以后的说明中,为了便于说明,有时将图4所示的状态的视点作为基准,将短边方向X的负侧称为“右”,将正侧称为“左”。另外,有时以从通孔图案22的位置为基准,将长边方向Y的负侧称为“纸面”,将正侧称为“进深”。
多个通孔图案22被分类为如下三个种类:配置在短边方向X上的中央位置的中央通孔图案22A(第一通孔图案)、靠右配置的靠右通孔图案22B(第二通孔图案)、以及靠左配置的靠左通孔图案22C(第三通孔图案)。这三个种类的通孔图案22A、22B、22C的短边方向X上的长度相同,但短边方向X上的位置彼此不同。因此,从层叠方向Z观察,通孔图案22A、22B、22C成为配置于相互偏移的位置的关系。此外,通孔图案22A、22B、22C未在长边方向Y上偏移(参照图3)。
对层叠图案进行说明。如果以从层叠方向Z的正侧朝向负侧的顺序说明,则构成中央通孔图案22A、靠右通孔图案22B、中央通孔图案22A、靠左通孔图案22C这样的层叠图案,并重复该层叠图案。即,重复靠右通孔图案22B和靠左通孔图案22C隔着中央通孔图案22A交替配置的层叠图案。
靠右通孔图案22B的左侧的端部配置于中央通孔图案22A的中央位置。靠左通孔图案22C的右侧的端部配置于中央通孔图案22A的中央位置。因此,从层叠方向Z观察,靠右通孔图案22B的左侧的端部和靠左通孔图案22C的右侧的端部一致,从而两者以从层叠方向Z观察彼此不重叠的方式配置。因此,在靠右通孔图案22B与靠左通孔图案22C之间必然介有中央通孔图案22A,从而确保通孔连接部8的电连接性。
进而,通过设为这样的结构,从层叠方向Z观察,通孔连接部8能够成为不具有全部的通孔图案22重叠的区域的结构。具体而言,若在各通孔图案22A、22B、22C的端部的位置设定边界线BL,则从右起依次分为四个区域E1、E2、E3、E4。在区域E1,仅存在靠右通孔图案22B。在区域E2,存在中央通孔图案22A和靠右通孔图案22B,但不存在靠左通孔图案22C。在区域E3,存在中央通孔图案22A和靠左通孔图案22C,但不存在靠右通孔图案22B。在区域E4,仅存在靠左通孔图案22C。如上所述,任一区域E1、E2、E3、E4均成为除去至少一种通孔图案22的区域,未成为层叠三个种类全部的通孔图案22的区域。由此,在通孔连接部8,成为未重叠全部的通孔图案22。
接着,参照图5A、5B、5C、5D、5E、5F及图6,对各层20的图案的形状进行说明。此外,在以后的说明中简称为“中央位置”的情况下,是指通过线圈轴AX并与长边方向Y平行地延伸的中心线CL上的位置(参照图5A)。
本实施方式所涉及的层叠线圈部件1除了以图5A、5B、5C、5D、5E、5F的顺序示出的类型1~6的六个种类的层20之外,还由具有后述的靠右通孔图案22B以及通孔图案24的、未图示的类型的层20构成。
如图5A所示,类型1的层20具有:线圈图案21A、引出图案23、和中央通孔图案22A。线圈图案21A具有边部12、13、14的整个长度,针对纸面侧的边部11仅具有左侧的端部。如图5B所示,类型2的层20具有靠左的线圈图案21B和靠右通孔图案22B。靠左的线圈图案21B具有左侧的边部14的整个长度,并且仅具有边部11、12的左侧的端部。如图5C所示,类型3的层20具有线圈图案21C和中央通孔图案22A。线圈图案21C具有边部11、13、14的整个长度,并且对于进深侧的边部12,中央空着仅具有左右的端部。线圈图案21C为左右对称的形状。
如图5D所示,类型4的层20具有靠右的线圈图案21D和靠左通孔图案22C。靠右的线圈图案21D具有右侧的边部13的整个长度,并且仅具有边部11、12的右侧的端部。如图5E所示,类型5的层20具有线圈图案21E和中央通孔图案22A。线圈图案21E具有边部12、13、14的整个长度,并且对于纸面侧的边部11,中央空着仅具有左右的端部。线圈图案21E成为左右对称的形状。如图5F所示,类型6的层20具有中央通孔图案22A和通孔图案24。此外,具有通孔图案24的层20也具有靠右通孔图案22B的类型。
在图5B的类型2的层20,线圈图案21B靠左,对于边部11,仅在比中央位置靠左侧存在导体。与此相对,在同一层20形成有靠右通孔图案22B。在图5D的类型4的层20,线圈图案21D靠右,对于边部11,仅在比中央位置靠右侧存在导体。与此相对,在同一层20形成有靠左通孔图案22C。因此,在类型2以及类型4的层20,能够将通孔图案22配置在尽量远离线圈图案21的位置。由此,能够降低通孔图案22与线圈图案21之间的杂散电容。如上所述,有时将使两者极力分离的配置称为“改良配置”。此外,在类型3的层20,遍及整个长度地形成边部11,在类型5的层20,边部11的切口形成为左右对称。因此,即使使通孔图案22靠近左和右中的哪一个,也无法使通孔图案22远离线圈图案21地配置。因此,在类型3以及类型5的层20,作为确保通孔连接部8的连接性的图案,形成中央通孔图案22A。有时将在改良配置中无法进行的配置、或者即使能够为改良配置的图案也不进行的配置称为“通常配置”。
根据这样的结构,从层叠方向Z观察,多个层20中的至少一个“第一层”的通孔图案22,能够成为相对于其他的“第二层”的通孔图案22而偏移的配置。进而,能够成为如下结构:从层叠方向Z观察时,相较于“第二层”的通孔图案22与“第一层”的线圈图案21之间的距离,“第一层”的通孔图案22与“第一层”的线圈图案21之间的距离更加分离。这里的距离是指,通孔图案22与线圈图案21最接近的部位的最短距离。
具体而言,将类型2的层20视为“第一层”,将类型3、4、5视为“第二层”。于是,从层叠方向Z观察,类型2的层20的靠右通孔图案22B成为相对于类型3、4、5的层20的通孔图案22A、22C偏移的配置。在从层叠方向Z观察时,如下关系成立:相较于类型3、4、5的层20的通孔图案22A、22C与类型2的层20的线圈图案21之间的距离,类型2的层20的靠右通孔图案22B与类型2的层20的线圈图案21B之间的距离更加分离。
将类型4的层20视为“第一层”,将类型2、3、5视为“第二层”。于是,从层叠方向Z观察,类型4的层20的靠左通孔图案22C成为相对于类型2、3、5的层20的通孔图案22A、22B偏移的配置。在从层叠方向Z观察时,如下关系成立:相较于类型2、3、5的层20的通孔图案22A、22B与类型2的层20的线圈图案21之间的距离,类型4的层20的靠左通孔图案22C与类型4的层20的线圈图案21D之间的距离更加分离。
此外,即使将“第一层”与“第二层”的关系颠倒,并将类型3、5的层20视为“第一层”,将类型2、4视为“第二层”,上述的关系不成立,但在将视为“第一层”、“第二层”的层20颠倒的情况下,也不需要上述的关系成立。即,如果在将任意类型的层20视为“第一层”时满足上述关系,则包含在权利要求中限定的结构中。
图6示出用于形成线圈部6的层20的层叠顺序。图6的箭头示出从层叠方向Z上的正侧朝向负侧的顺序。如图6所示,依次层叠二层量的类型1的层20、二层量的类型2的层20、二层量的类型3的层20、二层量的类型4的层20、以及二层量的类型5的层20。之后,从二层量的类型2起重复同样的层叠图案。在该方式中,线圈图案21和通孔图案22的配置为相同的层20,连续两层。即,相同类型的层20连续两层。另外,通过线圈图案21B、21C、21D、21E这样的四个种类的线圈图案21形成一圈量的线圈。
接着,对本实施方式所涉及的层叠线圈部件1的作用、效果进行说明。
本实施方式所涉及的层叠线圈部件1具备:线圈部6,其线圈轴AX与底面2a呈垂直;以及外部端子3、4,其形成于素体2的底面2a。因此,需要将距底面2a配置于高的位置的线圈部6的端部与底面2a的外部端子3通过通孔连接部8电连接。通孔连接部8通过将多个通孔图案22在层叠方向Z上相互接合而形成,因此,导体的体积容易变大。与此相对,在本实施方式中,从层叠方向Z观察,多个层20中的至少一个“第一层”的通孔图案22(例如,靠右通孔图案22B或靠左通孔图案22C)相对于其他“第二层”的通孔图案22(例如,中央通孔图案22A)偏移。通过这样偏移地配置通孔图案22,能够确保向层叠方向Z的导通性,并且能够抑制因接合多个通孔图案22而产生的导体的体积。由此,能够抑制通孔连接部8的导体的体积的增加,并且抑制产品变形。另外,在从层叠方向Z观察时,“第一层”的通孔图案22(例如,靠右通孔图案22B或靠左通孔图案22C)与“第一层”的线圈图案21(例如,靠左的线圈图案21B或靠右的线圈图案21D)之间的距离比“第二层”的通孔图案22(例如,中央通孔图案22A)与“第一层”的线圈图案21之间的距离更加分离。根据这样的结构,在“第一层”,能够将通孔图案22配置于尽量远离相同层内的线圈图案21的位置(例如,参照图5的类型2、4的层20)。因此,能够抑制通孔图案22与线圈图案21之间的杂散电容的影响,提高自谐振频率。通过以上,能够抑制产品变形,提高自谐振频率。
从层叠方向Z观察,通孔连接部8也可以不具有全部的通孔图案22重叠的区域(例如,图13的区域E2)。由此,能够避免通孔连接部8的导体在层叠方向Z上连续,因此,能够抑制导体的体积。
从层叠方向Z观察,多个通孔图案22也可以至少分类为配置在相互偏移的位置的中央通孔图案22A、靠右通孔图案22B、以及靠左通孔图案22C这三个种类。线圈部6通过在各层20组合多个线圈图案21来形成绕组。因此,多个层20具有多个种类的线圈图案21(在本实施方式中为四种)。对于这样的多个种类的线圈图案21,通过良好地配置至少分类为三个种类的的通孔图案22A、22B、22C,从而在各层20,容易将通孔图案22配置在远离线圈图案21的位置。
靠右通孔图案22B和靠左通孔图案22C隔着中央通孔图案22A而在层叠方向Z上连接,从层叠方向Z观察,靠右通孔图案22B与靠左通孔图案22C也可以不重合。在该情况下,容易构成通过中央通孔图案22A确保导通性,并且抑制通孔连接部8的导体的体积的结构。
线圈图案21和通孔图案22的配置为相同的层20也可以至少连续两层。在该情况下,能够增大线圈部6的电极截面积,并且能够改善Q值。另外,伴随于此,通孔图案22的配置也对每个连续的层20相同,从而能够抑制用于图案制造的器具(掩模等)的数量的增加。
[第二实施例]
参照图7及图8,对第二实施方式所涉及的层叠线圈部件1进行说明。第二实施方式所涉及的层叠线圈部件1与第一实施方式所涉及的层叠线圈部件1的不同点在于,各类型的层20不以两层连续,对每一层的层20,以相邻的方式层叠其他类型的层20。因此,如图7所示,成为如下结构:重复一层量的中央通孔图案22A、一层量的靠右通孔图案22B、一层量的中央通孔图案22A、一层量的靠左通孔图案22C这样的层叠图案。当然,对于线圈图案,也可以对每一层切换类型。关于其他结构,与第一实施方式所涉及的层叠线圈部件1等同。
如图8所示,依次层叠一层量的类型1的层20、一层量的类型2的层20、一层量的类型3的层20、一层量的类型4的层20、以及一层量的类型5的层20。之后,从一层量的类型2起重复同样的层叠图案。这样,根据第二实施方式所涉及的层叠线圈部件1,由于通孔图案22的种类逐层切换,因此,能够使通孔连接部8的导体的体积进一步分散。
[第三实施例]
参照图9~图11,对第三实施方式所涉及的层叠线圈部件1进行说明。在第一实施方式中通过四个种类的线圈图案21形成一圈量的线圈,与此相对,第三实施方式所涉及的层叠线圈部件1,如图11所示,主要不同点在于,通过三个种类的线圈图案21形成一圈量的线圈。由此,与第一、二实施方式相比,线圈的卷绕效率提高,因此,能够争取匝数,能够得到高的电感。但是,若采用该线圈图案21,则产生通孔图案22无法导通的部位,因此,在第三实施方式所涉及的层叠线圈部件1中,对通孔图案22的层叠图案进行研究(详细后述)。
如图11所示,类型1-1的层20具有线圈图案21Az、引出图案23、以及中央通孔图案22A。线圈图案21Az具有边部12、13的整个长度,对于左侧的边部14仅具有进深侧的端部。类型2-1的层20具有靠左的线圈图案21Bz和靠右通孔图案22B。靠左的线圈图案21Bz具有内侧的边部12的整个长度和左侧的边部14延伸到纸面侧的端部,并且仅具有右侧的边部13的进深侧的端部。类型3-1的层20具有线圈图案21Cz和中央通孔图案22A。线圈图案21Cz具有纸面侧的边部11的整个长度,并且具有左右侧的边部14、13延伸至进深侧的端部。线圈图案21Cz为左右对称的形状。类型4-1的层20具有靠右的线圈图案21Dz和靠左通孔图案22C。靠右的线圈图案21Dz具有进深侧的边部12的整个长度,并且具有右侧的边部13延伸至纸面侧的端部,并且仅具有左侧的边部14的进深侧的端部。
类型2-2的层20具有线圈图案21Bz和中央通孔图案22A。类型3-2的层20具有线圈图案21Cz和靠右通孔图案22B。类型4-2的层20具有线圈图案21Dz和中央通孔图案22A。
在第三实施方式中,依次层叠类型1-1的层20、类型2-1的层20、类型3-1的层20、类型4-1的层20、类型2-2的层20、类型3-2的层20、类型4-2的层20。之后,从类型2-1起重复同样的层叠图案。在此,在如第三实施方式这样采用三个种类的线圈图案的情况下,产生靠右的线圈图案21Dz和靠左的线圈图案21Bz连续的部分(类型4-1和类型2-2的部位),假设在将类型2-2设为改良配置的情况下,靠左通孔图案22C和靠右通孔图案22B相邻,无法导通。然而,如果靠左通孔图案22C以及靠右通孔图案22B重叠,则在层叠方向Z上形成全通孔图案22重合的区域。因此,在类型2-2的层20,有意作为中央通孔图案22A而设为通常配置。同样地,在类型4-2的层20,有意采用作为中央通孔图案22A而设为通常配置。另外,在类型3-2中,虽然未远离线圈图案21Cz而相当于通常配置,但为了抑制类型2-2与类型4-2的中央通孔图案22A之间的体积增加,采用靠右通孔图案22B。
其结果是,通孔图案22的层叠图案如图10所示。如图10所示,在层叠图案中,靠右通孔图案22B隔着中央通孔图案22A连续地配置(参照虚线包围的“A”部分)。此外,在第三实施方式中使靠右通孔图案22B连续,但也可以使靠左通孔图案22C连续。
如上所述,靠右通孔图案22B和靠左通孔图案22C中的一个也可以隔着中央通孔图案22A连续地配置。如第三实施方式那样,通过采用能够提高线圈部6的绕组效率这样的三个种类的线圈图案21,成为靠右通孔图案22B和靠左通孔图案22C相邻的层叠图案,通过有意设为如上所述的层叠图案,能够抑制导体体积并且确保导通性。另外,对于能够进行改良配置的层20(在此为类型2-1、4-1),通过采用改良配置,也能够得到杂散电容的降低的效果。
[第四实施例]
参照图12、图13,对第四实施方式所涉及的层叠线圈部件1进行说明。第四实施方式所涉及的层叠线圈部件1在采用与第三实施方式不同的通孔图案22的层叠图案这一点上与第三实施方式主要不同。如图12所示,在第四实施方式中,由两个种类的通孔图案22构成通孔连接部8。
如图13所示,在第四实施方式中,依次层叠类型1-1的层20、类型2-1的层20、类型3-1的层20、类型4-2的层20。之后,从类型2-1起重复同样的层叠图案。在将第三实施方式与第四实施方式进行比较的情况下,在第四实施方式中不需要类型2-2、类型3-2以及类型4-2,能够减少层20的类型。由此,能够减少图案形成用的掩模数量。
其结果是,通孔图案22的层叠图案如图13所示。如图12所示,层叠图案由两个种类的通孔图案22A、22B构成。另外,从层叠方向Z观察,区域E1、E2、E3中的、中央的区域E2成为全部的通孔图案22重叠的区域。
如上所述,从层叠方向Z观察,通孔连接部8也可以具有全部的通孔图案22重叠的区域E2。通过采用这样的结构,能够简化各层20的线圈图案21与通孔图案22的组合的变化,减少用于图案制造的器具(掩模等)的数量。
本发明并不限定于上述的实施方式。
例如,没有特别地限定各层的线圈图案的具体形状、通孔图案的具体形状,也可以进行适当地变更。另外,也可以适当地调整层叠数或层叠图案等。
另外,通孔图案的偏移也不限定于上述的实施方式。例如,也可以采用四个种类以上的通孔图案阶梯状地逐渐向左侧偏移,在规定的高度阶梯状地逐渐向右侧偏移的结构。另外,没有特别地限定相对于其他通孔图案偏移的通孔图案的数量,也可以采用仅在整体中的一部分通孔图案偏移的结构。在最极端的例子中,也可以是在直线状地延伸的通孔连接部中,通孔图案以一层的量从其他通孔图案偏移的结构。
Claims (8)
1.一种层叠线圈部件,其中,
具备:
素体,其通过向层叠方向层叠由绝缘体构成的多个层而形成;
外部端子,其形成于所述素体的底面;
线圈部,其设置于所述素体内,线圈轴与所述底面呈垂直;以及
通孔连接部,其设置于所述素体内,将所述线圈部的端部与所述外部端子电连接,
在多个所述层,分别形成有线圈图案及通孔图案,
所述通孔连接部通过使多个所述通孔图案在所述层叠方向上相互接合而形成,
从所述层叠方向观察,多个所述层中的至少一个第一层的所述通孔图案相对于其他的第二层的所述通孔图案偏移,
在从所述层叠方向观察时,相较于所述第二层的所述通孔图案与所述第一层的所述线圈图案之间的距离,所述第一层的所述通孔图案与所述第一层的线圈图案之间的距离更加分离。
2.根据权利要求1所述的层叠线圈部件,其中,
从所述层叠方向观察,所述通孔连接部不具有全部的所述通孔图案重叠的区域。
3.根据权利要求1或2所述的层叠线圈部件,其中,
多个所述通孔图案至少分类为:从所述层叠方向观察配置于相互偏移的位置的第一通孔图案、第二通孔图案、以及第三通孔图案的三个种类。
4.根据权利要求3所述的层叠线圈部件,其中,
所述第二通孔图案和所述第三通孔图案经由所述第一通孔图案而在所述层叠方向上连接,
从所述层叠方向观察,所述第二通孔图案与所述第三通孔图案不重合。
5.根据权利要求4所述的层叠线圈部件,其中,
重复所述第二通孔图案与所述第三通孔图案隔着所述第一通孔图案而交替配置的层叠图案。
6.根据权利要求4所述的层叠线圈部件,其中,
所述第二通孔图案和所述第三通孔图案中的一个隔着所述第一通孔图案而连续地配置。
7.根据权利要求1所述的层叠线圈部件,其中,
从所述层叠方向观察,所述通孔连接部具有全部的所述通孔图案重叠的区域。
8.根据权利要求1~4中任一项所述的层叠线圈部件,其中,
所述线圈图案和所述通孔图案的配置为相同的所述层,至少连续两层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-046039 | 2021-03-19 | ||
JP2021046039A JP2022144852A (ja) | 2021-03-19 | 2021-03-19 | 積層コイル部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115116697A true CN115116697A (zh) | 2022-09-27 |
Family
ID=83284067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210277266.5A Pending CN115116697A (zh) | 2021-03-19 | 2022-03-17 | 层叠线圈部件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220301764A1 (zh) |
JP (1) | JP2022144852A (zh) |
CN (1) | CN115116697A (zh) |
-
2021
- 2021-03-19 JP JP2021046039A patent/JP2022144852A/ja active Pending
-
2022
- 2022-03-16 US US17/696,326 patent/US20220301764A1/en active Pending
- 2022-03-17 CN CN202210277266.5A patent/CN115116697A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022144852A (ja) | 2022-10-03 |
US20220301764A1 (en) | 2022-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100466976B1 (ko) | 적층형 인덕터 | |
JP6079040B2 (ja) | 積層コンデンサ | |
KR101052437B1 (ko) | 적층 콘덴서 및 적층 콘덴서의 실장 구조 | |
JP4166235B2 (ja) | 積層コンデンサ | |
KR20120058128A (ko) | 적층 세라믹 캐패시터 | |
JP4911036B2 (ja) | 積層コンデンサおよびその実装構造 | |
JP6458903B2 (ja) | 受動素子アレイおよびプリント配線板 | |
JPWO2008044483A1 (ja) | 複合電気素子 | |
JP3901697B2 (ja) | 積層コンデンサ | |
JP6528075B2 (ja) | 積層コイル部品 | |
KR101051620B1 (ko) | 적층 콘덴서 | |
JP4428446B2 (ja) | 積層コンデンサ | |
JP4924698B2 (ja) | 電子部品実装構造 | |
CN110942903B (zh) | 层叠线圈部件 | |
KR102620522B1 (ko) | 전자 부품 및 그 실장 기판 | |
JP2008078226A (ja) | 積層型インダクタ | |
CN115116697A (zh) | 层叠线圈部件 | |
CN113314291B (zh) | 线圈部件 | |
JP2017034176A (ja) | 積層コイル部品 | |
KR102064106B1 (ko) | 칩 전자부품 | |
JP7487120B2 (ja) | 積層インダクタ、及び積層インダクタの実装構造 | |
US20230230742A1 (en) | Multilayer coil component | |
CN113257510B (zh) | 线圈部件 | |
JP2019062071A (ja) | コイル部品およびその製造方法 | |
JP2018064204A (ja) | 積層型lcフィルタアレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |