CN115084253A - 半导体装置及其驱动方法 - Google Patents

半导体装置及其驱动方法 Download PDF

Info

Publication number
CN115084253A
CN115084253A CN202210208121.XA CN202210208121A CN115084253A CN 115084253 A CN115084253 A CN 115084253A CN 202210208121 A CN202210208121 A CN 202210208121A CN 115084253 A CN115084253 A CN 115084253A
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
region
igbt
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210208121.XA
Other languages
English (en)
Inventor
岩鍜治阳子
末代知子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115084253A publication Critical patent/CN115084253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施方式提供一种能够降低损失的半导体装置及其驱动方法。实施方式的半导体装置具备：第1电极；第1半导体层，在二极管区域中设在上述第1电极上；第2半导体层，在IGBT区域中设在上述第1电极上；第3半导体层，遍及上述二极管区域、边界区域、上述IGBT区域设置，位于上述第1半导体层及上述第2半导体层上；第4半导体层，在上述边界区域及上述IGBT区域中设在上述第3半导体层上；第5半导体层，设在上述第3半导体层及上述第4半导体层上；第2电极，设在上述二极管区域中；第3电极，设在上述IGBT区域中；以及第4电极，在上述边界区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，相对于上述第3电极被电绝缘。

Description

半导体装置及其驱动方法
本申请享受以日本专利申请2021－38456号(申请日：2021年3月10日)及美国专利申请17/470692(申请日：2021年9月9日)为基础申请的优先权。本申请通过参照上述基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及半导体装置及其驱动方法。
背景技术
以往，已知有设定有二极管区域及IGBT(Insulated Gate Bipolar Transistor)区域的RC－IGBT(Reverse Conducting－IGBT，逆导型IGBT)。在RC－IGBT中，能够使从IGBT区域的发射极侧朝向集电极侧的回流电流流到二极管区域中。
在RC－IGBT的二极管区域中流过回流电流的状态下、即二极管区域为导通的状态下，向基极层注入的电子或空穴等载流子的注入量越多，则二极管区域的导通电压越低。二极管区域的导通电压越低，则二极管区域的恒常损失越小。另一方面，基极层内的载流子越多，二极管区域恢复时的恢复损失越大。这样，二极管区域的恒常损失和恢复损失处于折衷的关系。
发明内容
实施方式提供一种能够降低损失的半导体装置及其驱动方法。
有关技术方案的半导体装置，是设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域的半导体装置，具备：第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；第1导电型的第4半导体层，在上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；第2导电型的第5半导体层，在上述二极管区域中设在上述第3半导体层上，在上述边界区域及上述IGBT区域中设在上述第4半导体层上；第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层及上述第3半导体层相邻；第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第3电极被电绝缘；第5电极，设在上述第5半导体层上；第1绝缘膜，设在上述第2电极与上述第5半导体层之间、以及上述第2电极与上述第3半导体层之间；第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
有关技术方案的驱动方法是上述半导体装置的驱动方法。上述第1导电型是n型，上述第2导电型是p型。在上述二极管区域的导通状态下，对上述边界区域内的上述第4电极施加相对于上述第2电极为负的电压。在上述二极管区域的恢复前，对上述第4电极施加相对于上述第2电极为正的电压。在上述二极管区域流过反向恢复电流的期间，对上述第4电极施加相对于上述第2电极为负的电压。
有关技术方案的驱动方法是上述半导体装置的驱动方法。上述第1导电型是p型，上述第2导电型是n型。在上述二极管区域的导通状态下，对上述边界区域内的上述第4电极施加相对于上述第2电极为正的电压。在上述二极管区域的恢复前，对上述第4电极施加相对于上述第2电极为负的电压。在上述二极管区域流过反向恢复电流的期间，对上述第4电极施加相对于上述第2电极为正的电压。
附图说明
图1是表示有关第1实施方式的半导体装置的剖视图。
图2是表示装入了有关第1实施方式的半导体装置的半桥电路的电路图。
图3的(a)是在横轴取时间、在纵轴取电压而表示图2所示的第1半导体装置的IGBT区域的栅极电极与发射极电极之间的电压的时间变化的曲线图，图3的(b)是在横轴取时间、在纵轴取电压而表示第1半导体装置的边界区域的栅极电极与发射极电极之间的电压的时间变化的曲线图，图3的(c)是在横轴取时间、在纵轴取电压而表示图2所示的第2半导体装置的IGBT区域的栅极电极与发射极电极之间的电压的时间变化的曲线图，图3的(d)是在横轴取时间、在纵轴取电压而表示第2半导体装置的边界区域的栅极电极与发射极电极之间的电压的时间变化的曲线图，图3的(e)是在横轴取时间、在纵轴取电压及电流而表示第1半导体装置的集电极电极与发射极电极之间的电压的时间变化以及集电极电流的时间变化的曲线图，图3的(f)是在横轴取时间、在纵轴取电压及电流而表示第2半导体装置的集电极电极与发射极电极之间的电压的时间变化以及集电极电流的时间变化的曲线图。
图4的(a)～图4的(c)是表示边界区域的动作的示意图。
图5的(a)是在横轴取时间、在纵轴取电压及电流而表示流过二极管区域及边界区域的电流的时间变化与边界区域的栅极电极与发射极电极之间的电压的时间变化的关系的曲线图，图5的(b)是在横轴取时间、在纵轴取电流将图5的(a)的由虚线A包围的部分放大而表示第1实施方式的流过二极管区域及边界区域的电流的时间变化和参考例的流过二极管区域及边界区域的电流的时间变化的曲线图。
图6是表示有关第1实施方式的半导体装置的第1变形例的剖视图。
图7是表示有关第1实施方式的半导体装置的第2变形例的剖视图。
图8是表示有关第2实施方式的半导体装置的剖视图。
图9A是表示有关第2实施方式的半导体装置的第1变形例的剖视图。
图9B是表示有关第2实施方式的半导体装置的第1变形例的俯视图。
图10是表示有关第2实施方式的半导体装置的第2变形例的剖视图。
图11是表示有关第3实施方式的半导体装置的剖视图。
图12是表示有关第4实施方式的半导体装置的剖视图。
图13是表示有关第5实施方式的半导体装置的剖视图。
具体实施方式
以下，一边参照附图一边对各实施方式进行说明。另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。此外，即使是表示相同部分的情况，也有根据附图而将相互的尺寸或比率不同地表示的情况。进而，在本说明书和各图中，对关于已出现的图说明过的要素同样的要素赋予相同的标号，适当省略详细的说明。
此外，以下为了使说明容易理解，使用XYZ正交坐标系，说明各部分的配置及结构。X轴、Y轴、Z轴相互正交。此外，将X轴延伸的方向设为“X方向”，将Y轴延伸的方向设为“Y方向”，将Z轴延伸的方向设为“Z方向”。此外，为了使说明容易理解，将Z方向中的箭头的方向设为上方，将其相反方向设为下方，但这些方向与重力方向无关。
此外，以下，+、－的表述表示各导电型的杂质浓度的相对的高低。具体而言，带有“+”的表述与带有“－”的表述相比，杂质浓度相对较高。此外，未带有“+”及“－”的表述与带有“+”的表述相比杂质浓度相对较高，并且与带有“－”的表述相比杂质浓度相对较低。这里，在各个区域中包含有作为施主的杂质和作为受主的杂质这两者的情况下，“杂质浓度”表示这些杂质相抵消后的净杂质浓度。
<第1实施方式>
首先，对第1实施方式进行说明。
图1是表示有关本实施方式的半导体装置的剖视图。
有关本实施方式的半导体装置100是RC－IGBT。在半导体装置100中，设定有二极管区域S1、IGBT区域S3、以及位于二极管区域S1与IGBT区域S3之间的边界区域S2。
半导体装置100在本实施方式中，具备下部电极110、n+型的阴极层111、p+型的集电极层112、n型层113、n型的阻挡层115、p型层116、n+型的发射极层117、内部电极122、栅极电极131、内部电极132、栅极电极141、上部电极150和多个绝缘膜161、162、163、164。以下，对于半导体装置100的各部进行详细说明。
下部电极110由金属材料等的导电材料构成。下部电极110设在半导体装置100的下表面的大致整个区域。即，下部电极110遍及二极管区域S1、边界区域S2及IGBT区域S3而设置。下部电极110在二极管区域S1中作为阴极电极发挥功能，在IGBT区域S3中作为集电极电极发挥功能。
n+型的阴极层111在本实施方式中，在下部电极110中被配置在二极管区域S1及边界区域S2所处的部分上。
p+型的集电极层112在本实施方式中，在下部电极110中被配置在IGBT区域S3所处的部分上，没有设在二极管区域S1及边界区域S2中。换言之，在本实施方式中，从n+型的阴极层111与p+型的集电极层112的边界朝向二极管区域S1而为一定的区域，是边界区域S2。
边界区域S2的从二极管区域S1朝向IGBT区域S3的方向即X方向上的长度D1没有被特别限定，但优选的是比上部电极150与下部电极110的距离D2短。
n型层113遍及二极管区域S1、边界区域S2及IGBT区域S3设置。并且，n型层113在本实施方式中，在二极管区域S1及边界区域S2中被配置在n+型的阴极层111上，在IGBT区域中被配置在p+型的集电极层112上。
n型层113具有n型的缓冲区域114a和n－型的基极区域114b。
n型的缓冲区域114a遍及二极管区域S1、边界区域S2及IGBT区域S3而设置。并且，n型的缓冲区域114a在本实施方式中，在二极管区域S1及边界区域S2中被配置在n+型的阴极层111上，在IGBT区域中被配置在p+型的集电极层112上。n型的缓冲区域114a的杂质浓度比n+型的阴极层111的杂质浓度低。但是，也可以在半导体装置中不设置n型的缓冲区域。
n－型的基极区域114b在二极管区域S1、边界区域S2及IGBT区域S3中被配置在n型的缓冲区域114a上。n－型的基极区域114b的杂质浓度比n型的缓冲区域114a的杂质浓度低。
n型的阻挡层115在边界区域S2及IGBT区域S3中被配置在n－型的基极区域114b的上层部。n型的阻挡层115在本实施方式中没有设在二极管区域S1中。n型的阻挡层115的杂质浓度比n－型的基极区域114b的杂质浓度高。即，n型的阻挡层115的杂质浓度比n型层113的上层部的杂质浓度高。
p型层116设在二极管区域S1、边界区域S2及IGBT区域S3中。p型层116在二极管区域S1中被配置在n－型的基极区域114b上，与n－型的基极区域114b相接。此外，p型层116在边界区域S2及IGBT区域S3中被配置在n型的阻挡层115上，与n型的阻挡层115相接。
p型层116具有p型的区域116a和多个p+型的区域116b。p型的区域116a在二极管区域S1中被配置在n－型的基极区域114b上，与n－型的基极区域114b相接。此外，p型的区域116a在边界区域S2及IGBT区域S3中被配置在n型的阻挡层115上，与n型的阻挡层115相接。p型的区域116a在二极管区域S1中作为p型的阳极层发挥功能，在IGBT区域S3中作为p型的基极层发挥功能。
各p+型的区域116b设在p型的区域116a的上层部。多个p+型的区域116b在X方向上相互离开。p+型的区域116b在二极管区域S1中作为p+型的阳极层发挥功能，在IGBT区域S3中作为p+型的接触层发挥功能。
在本实施方式中，设在边界区域S2中的各p+型的区域116b的X方向上的长度L1与设在二极管区域S1中的各p+型的区域116b的X方向上的长度L2大致相等。此外，在本实施方式中，设在边界区域S2中的各p+型的区域116b的Y方向上的长度与设在二极管区域S1中的各p+型的区域116b的Y方向上的长度大致相等。因而，从上方观察，即以从上部电极150朝向下部电极110的方向观察时，设在边界区域S2中的各p+型的区域116b的面积与设在二极管区域S1中的各p+型的区域116b的面积大致相等。但是，设在边界区域中的各p+型的区域的X方向上的长度与设在二极管区域中的各p+型的区域的X方向上的长度的关系、以及设在边界区域中的各p+型的区域的Y方向上的长度与设在二极管区域中的各p+型的区域的Y方向上的长度关系，并不限定于上述。
n+型的发射极层117在IGBT区域S3中被配置在p型层116的上层部，没有设在二极管区域S1及边界区域S2中。
p+型的集电极层112、n型的缓冲区域114a、n－型的基极区域114b、n型的阻挡层115、p型层116及n+型的发射极层117包含硅等的半导体材料。
在二极管区域S1中形成有多个沟槽T1。多个沟槽T1在X方向上排列。各沟槽T1从p型层116的上表面、更具体地讲从各p+型的区域116b的上表面延伸到n－型的基极区域114b。各沟槽T1的下端位于比n－型的基极区域114b的下表面靠上方。
在各沟槽T1内配置有内部电极122。各内部电极122由金属材料等的导电材料构成。各内部电极122从p型层116的上表面、更具体地讲从各p+型的区域116b的上表面延伸到n－型的基极区域114b。各内部电极122的下端位于比n－型的基极区域114b的下表面靠上方。各内部电极122与p型层116及n－型的基极区域114b在X方向上相邻。
在IGBT区域S3中设有多个沟槽T2a。另外，在图1中表示了多个沟槽T2a中的一个。多个沟槽T2a在X方向上排列。各沟槽T2a从n+型的发射极层117的上表面延伸到n－型的基极区域114b。各沟槽T2a的下端位于比n－型的基极区域114b的下表面靠上方。
在各沟槽T2a内配置有栅极电极131。各栅极电极131由金属材料等的导电材料形成。各栅极电极131从n+型的发射极层117的上表面延伸到n－型的基极区域114b。各栅极电极131的下端位于比n－型的基极区域114b的下表面靠上方。各栅极电极131与n+型的发射极层117、p型层116、n型的阻挡层115及n－型的基极区域114b在X方向上相邻。
此外，在IGBT区域S3中设有沟槽T2b。沟槽T2b设在比多个沟槽T2靠边界区域S2侧。沟槽T2b从p型层116的上表面延伸到n－型的基极区域114b。沟槽T2b的下端位于比n－型的基极区域114b的下表面靠上方。
在沟槽T2b内配置有内部电极132。内部电极132由金属材料等的导电材料形成。内部电极132从p型层116的上表面、更具体地讲从p+型的区域116b的上表面延伸到n－型的基极区域114b。内部电极132的下端位于比n－型的基极区域114b的下表面靠上方。内部电极132与p型层116、n型的阻挡层115及n－型的基极区域114b在X方向上相邻。
在边界区域S2中设有多个沟槽T3。多个沟槽T3在X方向上排列。各沟槽T3从p型层116的上表面、更具体地讲从各p+型的区域116b的上表面延伸到n－型的基极区域114b。各沟槽T3的下端位于比n－型的基极区域114b的下表面靠上方。
在各沟槽T3内配置有栅极电极141。各栅极电极141由金属材料等的导电材料形成。各栅极电极141从p型层116的上表面延伸到n－型的基极区域114b。各栅极电极141的下端位于比n－型的基极区域114b的下表面靠上方。各栅极电极141与p型层116、n型的阻挡层115及n－型的基极区域114b在X方向上相邻。因而，在本实施方式中，半导体装置100中的设有与栅极电极141相邻的n型的阻挡层115的区域相当于边界区域S2。
另外，在图1中，表示了设在边界区域S2中的栅极电极141的数量是2个的例子，但设在边界区域S2中的栅极电极141的数量并不限定于2个。
上部电极150由金属材料等的导电材料形成。上部电极150在二极管区域S1、边界区域S2及IGBT区域S3中被配置在p型层116上。此外，上部电极150在二极管区域S1中被配置在内部电极122上，在边界区域S2中被配置在栅极电极141上，在IGBT区域S3中被配置在栅极电极131及内部电极132上。上部电极150在二极管区域S1中作为阳极电极发挥功能，在IGBT区域S3中作为发射极电极发挥功能。
各绝缘膜161在二极管区域S1中被配置在各内部电极122与上部电极150之间、各内部电极122与p型层116之间以及各内部电极122与n－型的基极区域114b之间。
各绝缘膜162在IGBT区域S3中被配置在各栅极电极131与上部电极150之间、各栅极电极131与n+型的发射极层117之间、各栅极电极131与p型层116之间、各栅极电极131与n型的阻挡层115之间以及各栅极电极131与n－型的基极区域114b之间。
绝缘膜163在IGBT区域S3中被配置在内部电极132与上部电极150之间、内部电极132与p型层116之间以及内部电极132与n－型的基极区域114b之间。
各绝缘膜164在边界区域S2中被配置在各栅极电极141与上部电极150之间、各栅极电极141与p型层116之间、各栅极电极141与n型的阻挡层115之间以及各栅极电极141与n－型的基极区域114b之间。各绝缘膜164在本实施方式中与n型的阻挡层115相接。
各绝缘膜161、162、163、164由硅氧化物等或硅氮化物等的绝缘材料形成。
在本实施方式中，沟槽T1、T2a、T2b、T3在X方向上以大致一定的间隔排列。因而，在边界区域S2中，相邻的2个栅极电极141的X方向的距离L3在本实施方式中与在二极管区域S1中相邻的2个内部电极122的X方向的距离L4大致相等。但是，距离L3与距离L4的关系并不限定于上述。
内部电极122、132在半导体装置100内与上部电极150电连接。栅极电极131在半导体装置100内不与内部电极122、132及上部电极150电连接。即，栅极电极131相对于内部电极122、132及上部电极150电绝缘。栅极电极141在半导体装置100内不与内部电极122、132、上部电极150及栅极电极131电连接。即，栅极电极141相对于内部电极122、132、上部电极150及栅极电极131电绝缘。但是，全部的内部电极122也可以相对于上部电极150及栅极电极131电绝缘，相对于栅极电极141电连接。此外，也可以多个内部电极122中的某个相对于上部电极150及栅极电极131电绝缘，相对于栅极电极141电连接。
接着，说明有关本实施方式的半导体装置100的使用例。
图2是表示装入了有关本实施方式的半导体装置的半桥电路的电路图。
2个半导体装置100能够装入到半桥电路C中。以下，也将装入在半桥电路C中的2个半导体装置100中的一方称作“第1半导体装置100A”，将另一方称作“第2半导体装置100B”。
第1半导体装置100A的下部电极110即集电极电极与第2半导体装置100B的上部电极150即发射极电极电连接。马达等的负荷L的一个端子与第1半导体装置100A的下部电极110和第2半导体装置100B的上部电极150之间的连接点CP电连接。
此外，第1半导体装置100A的IGBT区域S3的栅极电极131经由电阻R1等而与第1信号源SG1电连接。第1半导体装置100A的边界区域S2的栅极电极141经由电阻R2等而与不同于第1信号源SG1的第2信号源SG2电连接。第2半导体装置100B的IGBT区域S3的栅极电极131经由电阻R3等而与第3信号源SG3电连接。第2半导体装置100B的边界区域S2的栅极电极141经由电阻R4等而与不同于第3信号源SG3的第4信号源SG4电连接。
图3的(a)是在横轴取时间、在纵轴取电压而表示图2所示的第1半导体装置的IGBT区域的栅极电极与发射极电极之间的电压的时间变化的曲线图。
图3的(b)是在横轴取时间、在纵轴取电压而表示第1半导体装置的边界区域的栅极电极与发射极电极之间的电压的时间变化的曲线图。
图3的(c)是在横轴取时间、在纵轴取电压而表示图2所示的第2半导体装置的IGBT区域的栅极电极与发射极电极之间的电压的时间变的曲线图。
图3的(d)是在横轴取时间、在纵轴取电压而表示第2半导体装置的边界区域的栅极电极与发射极电极之间的电压的时间变化的曲线图。
图3的(e)是在横轴取时间、在纵轴取电压及电流而表示第1半导体装置的集电极电极与发射极电极之间的电压的时间变化以及集电极电流的时间变化的曲线图。
图3的(f)是在横轴取时间、在纵轴取电压及电流而表示第2半导体装置的集电极电极与发射极电极之间的电压的时间变化以及集电极电流的时间变化的曲线图。
图4的(a)～图4的(c)是表示边界区域的动作的示意图。
另外，在图4的(a)～图4的(c)中，将空穴用由圆包围“h”的图表示，将电子用由圆包围“e”的图表示。此外，将空穴及电子的移动方向用箭头表示。此外，以下将以使栅极电极131、141的电位比作为发射极电极或阳极电极发挥功能的上部电极150的电位变高的方式向栅极电极131、141与上部电极150之间施加电压，也称为“向栅极电极131、141施加正电压”。同样，将以使栅极电极131、141的电位比上部电极150的电位变低的方式向栅极电极131、141与上部电极150之间施加电压，也称为“向栅极电极131、141施加负电压”。
首先，说明比时刻t1靠前的状态。
如图3的(a)所示，第1信号源SG1在时刻t1之前向第1半导体装置100A的IGBT区域S3的栅极电极131施加电压V11。这里，电压V11是比在IGBT区域S3的p型层116形成n型的沟道那样的阈值低的电位，例如是负电压。因此，在时刻t1之前，第1半导体装置100A的IGBT区域S3如图3的(e)所示，是断开状态。
此外，如图3的(b)所示，第2信号源SG2在时刻t1之前向第1半导体装置100A的边界区域S2的栅极电极141施加电压V21。这里，电压V21是比在边界区域S2的n型的阻挡层115中形成p型的反型层那样的阈值低的电压，例如是负电压。因而，在n型的阻挡层115中，在位于栅极电极141的附近的部分中形成p型的反型层。
此外，如图3的(c)所示，第3信号源SG3在时刻t1之前向第2半导体装置100B的IGBT区域S3的栅极电极131施加电压V12。这里，电压V12是比在IGBT区域S3的p型层116中形成n型的沟道那样的阈值高的电压，例如是正电压。因此，在时刻t1之前，第2半导体装置100B的IGBT区域S3如图3的(f)所示是导通状态。
此外，如图3的(d)所示，第4信号源SG4在时刻t1之前向第2半导体装置100B的边界区域S2的栅极电极141施加电压V21。因而，在n型的阻挡层115中在位于栅极电极141的附近的部分处形成有p型的反型层。
接着，如图3的(c)所示，第3信号源SG3在时刻t1，将向第2半导体装置100B的IGBT区域S3的栅极电极131施加的电压从电压V12切换为电压V11。由此，如图3的(f)所示，第2半导体装置100B的IGBT区域S3从导通状态切换为断开状态。并且，在第1半导体装置100A的二极管区域S1及边界区域S2中开始流过回流电流。即，第1半导体装置100A的二极管区域S1及边界区域S2成为导通。
此时，第2信号源SG2如图3的(b)所示，向第1半导体装置100A的边界区域S2的栅极电极141继续施加电压V21。因此，如图4的(a)所示，在n型的阻挡层115中在位于栅极电极141的附近的部分，继续形成p型的反型层。因而，在边界区域S2的p型层116、n型的阻挡层115及n型层113中在位于栅极电极141的周围的部分，形成有包含该反型层的p型的沟道ch1。经由p型的沟道ch1，容易从p型层116特别是从p+型的区域116b向n－基极层114注入空穴。因此，n－基极层114中的载流子的量增加。由此，能够减小第1半导体装置100A的二极管区域S1及边界区域S2的导通电阻。结果，能够减小第1半导体装置100A的二极管区域S1及边界区域S2的恒常损失。
接着，如图3的(d)所示，第4信号源SG4在第2半导体装置100B的二极管区域S1及边界区域S2的恢复开始之前的时刻t2，将向第2半导体装置100B的边界区域S2的栅极电极141施加的电压从电压V21切换为电压V22。这里，电压V22是比在n型的阻挡层115中形成p型的沟道的阈值高的电压，例如是正电压。因此，如图4的(b)所示，在边界区域S2的n型的阻挡层115及n型层113中在位于栅极电极141的周围的部分处，形成n型的沟道ch2。特别是，在n型的阻挡层115中位于栅极电极141的近旁的部分作为n型的蓄积层发挥功能。结果，不易从p型层116特别是从p+型的区域116b向n－型的基极层114注入空穴。此外，电压V22也可以是比在p型层116中形成n型的沟道的阈值高的电压。在此情况下，在p型层116也形成n型的沟道，更不易向n－型的基极层114注入空穴。由此，能够抑制在第2半导体装置100B的二极管区域S1及边界区域S2中在恢复开始之前n－型的基极区域114b内的载流子的量增加。结果，能够减小第2半导体装置100B的恢复损失。
接着，如图3的(a)所示，第1信号源SG1在时刻t3，将向第1半导体装置100A的IGBT区域S3的栅极电极131施加的电压从电压V11切换为电压V12。由此，如图3的(e)所示，第1半导体装置100A的IGBT区域S3从断开状态切换为导通状态。
图5的(a)是在横轴取时间、在纵轴取电流及电压而表示流过二极管区域及边界区域的电流的时间变化与边界区域的栅极电极与发射极电极之间的电压的时间变化的关系的曲线图，图5的(b)是在横轴取时间、在纵轴取电流而将图5的(a)的由虚线A包围的部分放大而表示本实施方式的流过二极管区域及边界区域的电流的时间变化和参考例的流过二极管区域及边界区域的电流的时间变化的曲线图。
如图5的(a)所示，通过在时刻t3，第1半导体装置100A的IGBT区域S3从断开状态切换为导通状态，在第2半导体装置100B的二极管区域S1及边界区域S2中恢复开始。流过第2半导体装置100B的二极管区域S1及边界区域S2的电流在时刻t3以后逐渐减小，在时刻t4以后，开始流动从下部电极110朝向上部电极150的反向恢复电流。到流过反向恢复电流的时刻t4为止，第4信号源SG4向第2半导体装置100B的边界区域S2的栅极电极141施加电压V22。因此，到时刻t4为止，在边界区域S2的p型层116、n型的阻挡层115及n型层113中在位于栅极电极141的周围的部分处形成有n型的沟道ch2。因此，到时刻t4为止，空穴的注入被抑制。结果，能够使反向恢复电流的峰值Ir变小。结果，能够减小第1半导体装置100A的二极管区域S1及边界区域S2的恢复损失。
在图5的(b)所示的参考例中，在时刻t2，不将向第2半导体装置100B的边界区域S2的栅极电极141施加的电压从电压V21切换为电压V22。即，第4信号源SG4继续向栅极电极141施加电压V21。在这样的情况下，本实施方式的反向恢复电流的峰值比参考例的反向恢复电流的峰值Ir高。
接着，如图3的(d)及图5的(a)所示，第4信号源SG4在时刻t4将向第2半导体装置100B的边界区域S2的栅极电极141施加的电压从电压V22切换为电压V21。由此，如图4的(c)所示，在边界区域S2的p型层116、n型的阻挡层115及n型层113中再次形成p型的沟道ch1。经由p型的沟道ch1，从n－基极层114向p型层116促进了空穴的排出。结果，能够减小第2半导体装置100B的二极管区域S1及边界区域S2的恢复损失。
接着，如图3的(a)所示，第1信号源SG1在时刻t5将向第1半导体装置100A的IGBT区域S3的栅极电极131施加的电压从电压V12切换为电压V11。结果，如图3的(e)所示，第1半导体装置100A的IGBT区域S3从导通状态切换为断开状态。并且，在第2半导体装置100B的二极管区域S1及边界区域S2中开始流过回流电流。即，第2半导体装置100B的二极管区域S1及边界区域S2成为导通。
此时，第4信号源SG4如图3的(d)所示，对第2半导体装置100B的边界区域S2的栅极电极141继续施加电压V21。因此，如图4的(a)所示，在边界区域S2的p型层116、n型的阻挡层115及n型层113中在位于栅极电极141的周围的部分，形成有p型的沟道ch1。空穴容易经由p型的沟道ch1而从p型层116特别是从p+型的区域116b向n－基极层114注入。因此，能够减小第2半导体装置100B的二极管区域S1及边界区域S2的导通电阻。结果，能够减小第2半导体装置100B的二极管区域S1及边界区域S2的恒常损失。
接着，如图3的(b)所示，第2信号源SG2在第1半导体装置100A的二极管区域S1及边界区域S2的恢复开始前的时刻t6，将第1半导体装置100A的边界区域S2的栅极电极141的电压从电压V21切换为电压V22。因此，如图4的(b)所示，在边界区域S2的n型的阻挡层115及n型层113中位于栅极电极141的周围的部分，形成n型的沟道ch2。由此，空穴不易从p型层116、特别是从p+型的区域116b向n－型的基极层114注入。此外，电压V22也可以是比在p型层116上形成n型的沟道的阈值高的电压。在此情况下，在p型层116中也形成n型的沟道，更不易向n－型的基极层114注入空穴。结果，能够减小第1半导体装置100A的二极管区域S1及边界区域S2的恢复损失。
接着，如图3的(c)所示，第3信号源SG3在时刻t7将向第2半导体装置100B的IGBT区域S3的栅极电极131施加的电压从电压V11切换为电压V12。由此，如图3的(f)所示，第2半导体装置100B的IGBT区域S3从断开状态切换为导通状态。由此，第1半导体装置100A的二极管区域S1及边界区域S2的恢复开始。
接着，如图3的(b)所示，在第1半导体装置100A的二极管区域S1及边界区域S2中开始流过反向恢复电流的时刻t8，第2信号源SG2将向第1半导体装置100A的边界区域S2的栅极电极141施加的电压从电压V22切换为电压V21。由此，如图4的(c)所示，在边界区域S2的p型层116、n型的阻挡层115及n型层113中在位于栅极电极141的周围的部分处再次形成p型的沟道ch1。空穴容易经由p型的沟道ch1而从n－基极层114向p型层116排出。结果，能够减小第1半导体装置100A的二极管区域S1及边界区域S2的恢复损失。
上部电极150与内部电极122电连接。从而，在二极管区域S1的导通状态下，向边界区域S2内的栅极电极141施加相对于内部电极122为负的电压。在二极管区域S1的恢复前，向栅极电极141施加相对于内部电极122为正的电压。在二极管区域S1中流过反向恢复电流的期间，向栅极电极141施加相对于内部电极122为负的电压。
通过以上，能够改善第1半导体装置100A及第2半导体装置100B的二极管区域S1及边界区域S2的恒常损失与恢复损失的折衷的关系。另外，上述的半导体装置100的驱动方法是一例，半导体装置100的驱动方法并不特别限定于上述的方法。例如，第4信号源SG4将向第2半导体装置100B的边界区域S2的栅极电极141施加的电压从电压V22切换为电压V21的时刻并不限定于反向恢复电流开始流动的时刻t4。同样，第2信号源SG2将向第1半导体装置100A的边界区域S2的栅极电极141施加的电压从电压V22切换为电压V21的时刻并不限定于反向恢复电流开始流动的时刻t8。
接着，说明本实施方式的效果。
在有关本实施方式的半导体装置100中，在边界区域S2中，设有n型的阻挡层115、以及与n型的阻挡层115相邻而相对于IGBT区域S3的栅极电极131电绝缘的栅极电极141。因此，通过与IGBT区域S3的栅极电极131独立地、对向边界区域S2的栅极电极141施加的电压进行调整，能够改善半导体装置100的二极管区域S1及边界区域S2的恒常损失与恢复损失的折衷的关系。结果，能够减小半导体装置100的二极管区域S1及边界区域S2的损失。
此外，边界区域S2与二极管区域S1相比在恢复时电流容易集中，且在恢复时容易被破坏。相对于此，在本实施方式中，在边界区域S2中设有n型的阻挡层115及栅极电极141。因此，在恢复开始之前，能够调整向栅极电极141施加的电压而使n型的阻挡层115作为n型的蓄积层发挥功能。由此，在恢复开始之前，能够抑制边界区域S2的n－型的基极区域114b内的载流子的量增加。结果，能够抑制在恢复时半导体装置100的边界区域S2被破坏。
此外，在本实施方式中，在二极管区域S1中没有设置n型的阻挡层115及栅极电极141。因此，在二极管区域S1中，能够抑制载流子的量比边界区域S2的载流子的量减少。由此，能够抑制二极管区域S1的正向电压增加。
<第1实施方式的第1变形例>
接着，对第1实施方式的变形例进行说明。
图6是表示有关第1实施方式的半导体装置的第1变形例的剖视图。
另外，在以下的说明中，原则上仅说明与第1实施方式的不同点。以下说明的事项以外与第1实施方式是同样的。关于以下说明的其他的变形例及实施方式也是同样的。
在第1实施方式中，说明了在边界区域S2中在下部电极110上设有n+型的阴极层111的例子。但是，也可以如图6所示那样在边界区域S2中不设置n+型的阴极层111。并且，也可以p+型的集电极层112还设在边界区域S2中，在边界区域S2中在下部电极110与n型层113之间配置p+型的集电极层112。在此情况下，从n+型的阴极层111与p+型的集电极层112的边界朝向IGBT区域S3侧而成为一定的区域，是边界区域S2。
在这样的结构中也能够改善二极管区域S1及边界区域S2的恒常损失与恢复损失的折衷的关系。此外，在这样的结构中也能够抑制在恢复时边界区域S2被破坏。此外，在这样的结构中，也能够抑制二极管区域S1的载流子的量下降。
<第1实施方式的第2变形例>
接着，对第1实施方式的第2变形例进行说明。
图7是表示有关第1实施方式的半导体装置的第2变形例的剖视图。
也可以是，n+型的阴极层111及p+型的集电极层112这两者设在边界区域S2中，在边界区域S2中，在下部电极110与n型层113之间配置有n+型的阴极层111及p+型的集电极层112这两者。
在这样的结构中，也能够改善二极管区域S1及边界区域S2的恒常损失与恢复损失之间的折衷的关系。此外，在这样的结构中，也能够抑制在恢复时边界区域S2被破坏。此外，在这样的结构中，也能够抑制在二极管区域S1中载流子的量比边界区域S2下降。
<第2实施方式>
接着，对第2实施方式进行说明。
图8是表示有关本实施方式的半导体装置的剖视图。
在有关本实施方式的半导体装置200中，n型的阻挡层215也设在二极管区域S1中。此外，在本实施方式中，各栅极电极141相对于二极管区域S1的各内部电极122及IGBT区域S3的各栅极电极131及内部电极132被电绝缘。
这样，也可以是，栅极电极141相对于内部电极122被电绝缘，n型的阻挡层215也设在二极管区域S1中。在这样的结构中，也能够改善二极管区域S1及边界区域S2的恒常损失与恢复损失之间的折衷的关系。此外，在这样的结构中，也能够抑制边界区域S2在恢复时被破坏。
此外，在本实施方式中，在二极管区域S1中，与n型的阻挡层215相邻的内部电极122相对于栅极电极141被电绝缘。因此，在二极管区域S1中，能够抑制载流子的量比边界区域S2的载流子的量减少。
<第2实施方式的第1变形例>
接着，对第2实施方式的第1变形例进行说明。
图9A是表示有关第2实施方式的半导体装置的第1变形例的剖视图。
图9B是表示有关第2实施方式的半导体装置的第1变形例的俯视图。
另外，在以下的说明中，原则上仅说明与第2实施方式的不同点。除了以下说明的事项以外，与第2实施方式是同样的。关于以下说明的其他的变形例及实施方式也是同样的。此外，在图9B中，省略了上部电极150及绝缘膜161、163、164的上层部。
在第1实施方式及第2实施方式中，设在边界区域S2中的各p+型的区域116b的X方向的长度L1与设在二极管区域S1中的各p+型的区域116b的X方向的长度L2大致相等。但是，也可以如图9A所示那样，设在边界区域S2中的各p+型的区域216b的X方向的长度L21x比设在二极管区域S1中的各p+型的区域216b的X方向的长度L22x长。此外，如图9B所示，在本实施方式中，设在边界区域S2中的各p+型的区域216b的Y方向上的长度L21y与设在二极管区域S1中的各p+型的区域216b的Y方向上的长度L22y大致相等。因而，从上方观察、即沿从上部电极150朝向下部电极110的方向观察时，设在边界区域S2中的各p+型的区域216b的面积比设在二极管区域S1中的各p+型的区域216b的面积大。
通过这样构成，在二极管区域S1及边界区域S2导通的状态下，空穴容易从边界区域S2的p+型的区域216b向n－型的基极区域114b注入。此外，通过这样构成，在二极管区域S1及边界区域S2恢复的状态下，空穴容易从边界区域S2的n－型的基极区域114b向p+型的区域216b排出。由此，能够抑制边界区域S2在恢复时被破坏。
但是，使设在边界区域中的各p+型的区域的面积比设在二极管区域中的各p+型的区域的面积大的方法并不限定于上述。例如也可以是，设在边界区域中的各p+型的区域的X方向的长度与设在二极管区域中的各p+型的区域的X方向的长度大致相等，设在边界区域中的各p+型的区域的Y方向的长度比设在二极管区域中的各p+型的区域的Y方向的长度长。此外也可以是，设在边界区域中的各p+型的区域的X方向的长度比设在二极管区域中的各p+型的区域的X方向的长度长，设在边界区域中的各p+型的区域的Y方向的长度比设在二极管区域中的各p+型的区域的Y方向的长度长。
<第2实施方式的第2变形例>
接着，对第2实施方式的第2变形例进行说明。
图10是表示有关第2实施方式的半导体装置的第2变形例的剖视图。
在第1实施方式及第2实施方式中，边界区域S2的相邻的2个栅极电极141的X方向的距离L3与二极管区域S1的相邻的2个内部电极122的X方向的距离L4大致相等。但是，也可以如图10所示那样，边界区域S2的相邻的2个栅极电极141的X方向的距离L23比二极管区域S1的相邻的2个内部电极122的X方向的距离L24短。
通过这样构成，能够使边界区域S2中的p型的沟道ch1的密度增加。因此，当二极管区域S1及边界区域S2恢复时，空穴容易经由p型的沟道ch1从n－基极层114向p型层116排出。由此，能够抑制边界区域S2在恢复时被破坏。
<第3实施方式>
接着，对第3实施方式进行说明。
图11是表示有关本实施方式的半导体装置的剖视图。
在有关第2实施方式的半导体装置200中，n型的阻挡层215也设在二极管区域S1中，边界区域S2的各栅极电极141相对于二极管区域S1的各内部电极122被电绝缘。相对于此，在有关本实施方式的半导体装置300中，n型的阻挡层215虽然也设在二极管区域S1中，但在二极管区域S1的各沟槽T1内，配置有相对于边界区域S2的栅极电极141被电连接且相对于栅极电极131及上部电极150被电绝缘的栅极电极321。这样，也可以在二极管区域S1中设置栅极电极321。
此外，在有关本实施方式的半导体装置300中，代替n型层113而设有n－型的基极层314a。在边界区域S2中，没有设置n+型的阴极层111及p+型的集电极层112，n－型的基极层314a被配置在下部电极110上，与下部电极110相接。即，在n+型的阴极层111与p+型的集电极层112之间，夹着杂质浓度比n+型的阴极层111低的n－型的基极层314a。因而，在本实施方式中，在半导体装置300中，设有与栅极电极141相邻的n型的阻挡层115且n－型的基极层314a与下部电极110相接的区域相当于边界区域S2。
这样，也可以在二极管区域S1中设置与n型的阻挡层215及边界区域S2的各栅极电极141电连接的栅极电极321。并且，也可以在n+型的阴极层111与p+型的集电极层112之间夹着杂质浓度比n+型的阴极层111的杂质浓度低的n－型的基极层314a。在这样的结构中，能够抑制载流子集中于边界区域S2。由此，能够抑制边界区域S2在恢复时被破坏。
<第4实施方式>
接着，对第4实施方式进行说明。
图12是表示有关本实施方式的半导体装置的剖视图。
在有关第2实施方式的半导体装置200中，n型的阻挡层215也设在二极管区域S1中，边界区域S2的各栅极电极141相对于二极管区域S1的各内部电极122被电绝缘。相对于此，在有关本实施方式的半导体装置400中，虽然n型的阻挡层215也设在二极管区域S1中，但在二极管区域S1的多个沟槽T1中的某些沟槽T1中，配置有相对于边界区域S2的栅极电极141电连接的栅极电极321，在二极管区域S1的多个沟槽T1中的其余的沟槽T1中，配置有相对于边界区域S2的栅极电极141电绝缘的内部电极122。
具体而言，在本实施方式中，在二极管区域S1中，栅极电极321和内部电极122在X方向上交替地配置。相对于此，在边界区域S2中，栅极电极141配置在全部的沟槽T3内。因而，在边界区域S2中X方向的每单位长度ΔL所设置的栅极电极141的平均数比在二极管区域S1中X方向的每单位长度ΔL所设置的栅极电极321的平均数多。某个区域的X方向的每单位长度ΔL所设置的栅极电极的平均数例如通过用该区域的X方向的长度除以该区域的栅极电极的总数来计算。这样，在本实施方式中，在设有与半导体装置400的栅极电极相邻的n型的阻挡层115的区域中，每单位长度ΔL所设置的栅极电极的平均数较少的区域相当于边界区域S2。
这样，也可以是，n型的阻挡层215及栅极电极321也设在二极管区域S1中，在边界区域S2中X方向的每单位长度ΔL所设置的栅极电极141的平均数比在二极管区域S1中X方向的每单位长度ΔL所设置的栅极电极321的平均数多。在这样的结构中，也能够改善二极管区域S1及边界区域S2的恒常损失与恢复损失之间的折衷的关系。此外，在这样的结构中，也能够抑制在恢复时边界区域S2被破坏。此外，在这样的结构中，也能够抑制在二极管区域S1中载流子的量比边界区域S2的载流子的量减少。
另外，在本实施方式中，在边界区域S2中，没有设置与上部电极150电连接的内部电极。但是，只要能够使边界区域S2中X方向的每单位长度ΔL所设置的栅极电极141的平均数比二极管区域S1中X方向的每单位长度ΔL所设置的栅极电极321的平均数多，也可以在边界区域S2中设置与上部电极150电连接的内部电极。
<第5实施方式>
接着，对第5实施方式进行说明。
图13是表示有关本实施方式的半导体装置的剖视图。
在第1～第4实施方式中，n型的阻挡层115与绝缘膜164相接。相对于此，在有关本实施方式的半导体装置500中，n型的阻挡层515不与绝缘膜164相接。
n型的阻挡层515设在p型层116中，更具体地讲，设在p型的区域116a中。并且，n型的阻挡层515的上表面515a、下表面515b及两侧面515c被p型的区域116a覆盖。在p型层116中，位于n型的阻挡层515与绝缘膜164之间的部分的X方向上的长度ΔT被设定为如下的长度：当对栅极电极141施加了正的电压V22时，形成在p型层116中的n型的反型层与n型的阻挡层515相接。
这样，也可以是，n型的阻挡层515设在p型层116中，n型的阻挡层515的侧面515c被p型层116覆盖。在这样的结构中，也能够改善二极管区域S1及边界区域S2的恒常损失与恢复损失的折衷的关系。此外，在这样的结构中，也能够抑制在恢复时边界区域S2被破坏。另外，在这样的结构中，能够将电压V21不是设为负电压、而是设为0V。即，不需要向栅极电极141施加负电压那样的信号源SG2、SG4。
以上，对多个实施方式及变形例进行了说明，但它们可以相互组合。例如，也可以对有关第1实施方式的半导体装置100、有关第3实施方式的半导体装置300、有关第4实施方式的半导体装置400及有关第5实施方式的半导体装置500应用第2实施方式的第1变形例的关于p+型的区域216b的面积的结构。此外，例如也可以对有关第1实施方式的半导体装置100、有关第3实施方式的半导体装置300、有关第4实施方式的半导体装置400及有关第5实施方式的半导体装置500应用第2实施方式的第2变形例的关于相邻的电极彼此的距离L23、L24的结构。此外，例如也可以对有关第2实施方式的半导体装置200、有关第4实施方式的半导体装置400及有关第5实施方式的半导体装置500应用第1实施方式的第1变形例或第2变形例的结构。此外，例如也可以对有关第2实施方式的半导体装置200、有关第3实施方式的半导体装置300及有关第4实施方式的半导体装置400应用第5实施方式的结构。
并且，在上述的各实施方式中，说明了半导体装置为n沟道的RC-IGBT的例子，但半导体装置也可以是p沟道的RC-IGBT。该情况下，上述的实施方式中的各层的p型替换为n型，上述的实施方式中的各层的n型替换为p型。并且，该情况下，上述的实施方式中的正电压替换为负电压，负电压替换为正电压。即，只要在二极管区域的导通状态下，向边界区域内的栅极电极施加相对于内部电极为正的电压，在二极管区域的恢复前，向边界区域内的栅极电极施加相对于内部电极为负的电压，在二极管区域中流过反向恢复电流的期间，向边界区域内的栅极电极施加相对于内部电极为正的电压即可。
实施方式包含的方式。
(附记1)
一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域中设在上述第3半导体层上，在上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第3电极电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
(附记2)
一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第2电极及上述第3电极电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
(附记3)
一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域及上述边界区域中设在上述第3半导体层上，在上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第1导电型的第7半导体层，在上述二极管区域中设在上述第5半导体层中，侧面被上述第5半导体层覆盖；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层及上述第3半导体层相邻，相对于上述第3电极电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第3半导体层之间。
(附记4)
如附记1～3中任一项所述的半导体装置，其中，
还具备：
其他第2电极，在上述二极管区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上隔着上述第5半导体层而与上述第2电极相邻；以及
其他第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上隔着上述第5半导体层而与上述第4电极相邻；
上述第4电极与上述其他第4电极在上述第1方向上的距离比上述第2电极与上述其他第2电极在上述第1方向上的距离短。
(附记5)
一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
多个第4电极，在上述二极管区域及上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第2电极及上述第3电极电绝缘，上述边界区域中上述第1方向的每单位长度所设置的第4电极的平均数比上述二极管区域中上述第1方向的每单位长度所设置的第4电极的平均数多；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在各上述第4电极与上述第5电极之间、各上述第4电极与上述第5半导体层之间、各上述第4电极与上述第4半导体层之间、以及各上述第4电极与上述第3半导体层之间。
(附记6)
如附记1～5中任一项所述的半导体装置，
在上述边界区域中，上述第3半导体层的一部分位于上述第1电极上，并且在上述第1方向上位于上述第1半导体层与上述第2半导体层之间。
(附记7)
如附记1～5中任一项所述的半导体装置，
上述第1半导体层及上述第2半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
(附记8)
如附记1～5中任一项所述的半导体装置，
上述第2半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
(附记9)
如附记1～5中任一项所述的半导体装置，
上述第1半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
(附记10)
一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，在上述二极管区域中位于上述第1半导体层上，在上述边界区域中位于上述第1电极上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第3电极电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
(附记11)
如附记1～10中任一项所述的半导体装置，
上述第5半导体层具有：
第1半导体区域，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；以及
多个第2半导体区域，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第1半导体区域的上层部，上述多个第2半导体区域其杂质浓度比上述第1半导体区域的杂质浓度高，且在上述第1方向上相互离开；
以从上述第5电极朝向上述第1电极的第2方向观察时，上述边界区域中的上述第2半导体区域的面积比上述二极管区域中的上述第2半导体区域的面积大。
(附记12)
如附记1～10中任一项所述的半导体装置，
上述边界区域的上述第1方向的长度，比上述二极管区域的上述第1半导体层的下表面与上述第5半导体层的上表面之间的距离短。
(附记13)
一种附记1～9、11、12中任一项所述的半导体装置的驱动方法，
上述第1导电型为n型，上述第2导电型为p型，
在上述二极管区域的导通状态下，向上述边界区域内的上述第4电极施加相对于上述第2电极为负的电压，
在上述二极管区域的恢复前，向上述第4电极施加相对于上述第2电极为正的电压，
在上述二极管区域中流过反向恢复电流的期间，向上述第4电极施加相对于上述第2电极为负的电压。
(附记14)
一种附记1～9、11、12中任一项所述的半导体装置的驱动方法，
上述第1导电型为p型，上述第2导电型为n型，
在上述二极管区域的导通状态下，向上述边界区域内的上述第4电极施加相对于上述第2电极为正的电压，
在上述二极管区域的恢复前，向上述第4电极施加相对于上述第2电极为负的电压，
在上述二极管区域中流过反向恢复电流的期间，向上述第4电极施加相对于上述第2电极为正的电压。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (14)

1.一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域中设在上述第3半导体层上，在上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第3电极电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
2.如权利要求1所述的半导体装置，其中，
还具备：
其他第2电极，在上述二极管区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上隔着上述第5半导体层而与上述第2电极相邻；以及
其他第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上隔着上述第5半导体层而与上述第4电极相邻；
上述第4电极与上述其他第4电极的上述第1方向上的距离比上述第2电极与上述其他第2电极的上述第1方向上的距离短。
3.如权利要求1所述的半导体装置，其中，
在上述边界区域中，上述第3半导体层的一部分位于上述第1电极上，在上述第1方向上位于上述第1半导体层与上述第2半导体层之间。
4.如权利要求1所述的半导体装置，其中，
上述第1半导体层及上述第2半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
5.如权利要求1所述的半导体装置，其中，
上述第2半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
6.如权利要求1所述的半导体装置，其中，
上述第1半导体层也设在上述边界区域中，在上述边界区域中位于上述第1电极与上述第3半导体层之间。
7.如权利要求1所述的半导体装置，其中，
上述第5半导体层具有：
第1半导体区域，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；以及
多个第2半导体区域，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第1半导体区域的上层部，上述多个第2半导体区域的杂质浓度比上述第1半导体区域的杂质浓度高，且上述多个第2半导体区域在上述第1方向上相互离开；
以从上述第5电极朝向上述第1电极的第2方向观察时，上述边界区域中的上述第2半导体区域的面积比上述二极管区域中的上述第2半导体区域的面积大。
8.如权利要求1所述的半导体装置，其中，
上述边界区域的上述第1方向的长度，比上述二极管区域的上述第1半导体层的下表面与上述第5半导体层的上表面之间的距离短。
9.一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，相对于上述第2电极及上述第3电极被电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
10.一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域及上述边界区域中设在上述第3半导体层上，在上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第1导电型的第7半导体层，在上述二极管区域中设在上述第5半导体层中，侧面被上述第5半导体层覆盖；
第2电极，在上述二极管区域中，从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层及上述第3半导体层相邻，相对于上述第3电极被电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、以及上述第4电极与上述第3半导体层之间。
11.一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，遍及上述二极管区域、上述边界区域及上述IGBT区域设置，在上述二极管区域中位于上述第1半导体层上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
多个第4电极，在上述二极管区域及上述边界区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，并相对于上述第2电极及上述第3电极被绝缘，在上述边界区域中上述第1方向的每单位长度所设置的上述多个第4电极的平均数比在上述二极管区域中上述第1方向的每单位长度所设置的上述多个第4电极的平均数多；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
多个第3绝缘膜，设在各上述第4电极与上述第5电极之间、各上述第4电极与上述第5半导体层之间、各上述第4电极与上述第4半导体层之间、各上述第4电极与上述第3半导体层之间。
12.一种半导体装置，设定有二极管区域、IGBT区域、以及位于上述二极管区域与上述IGBT区域之间的边界区域，其中，
具备：
第1电极，遍及上述二极管区域、上述边界区域及上述IGBT区域设置；
第1导电型的第1半导体层，在上述二极管区域中设在上述第1电极上；
第2导电型的第2半导体层，在上述IGBT区域中设在上述第1电极上；
第1导电型的第3半导体层，在上述二极管区域中位于上述第1半导体层上，在上述边界区域中位于上述第1电极上，在上述IGBT区域中位于上述第2半导体层上，杂质浓度比上述第1半导体层的杂质浓度低；
第1导电型的第4半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第3半导体层上，杂质浓度比上述第3半导体层的上层部的杂质浓度高；
第2导电型的第5半导体层，在上述二极管区域、上述边界区域及上述IGBT区域中设在上述第4半导体层上；
第1导电型的第6半导体层，在上述IGBT区域中设在上述第5半导体层的上层部；
第2电极，在上述二极管区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在从上述二极管区域朝向上述IGBT区域的第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第3电极，在上述IGBT区域中，从上述第6半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第6半导体层、上述第5半导体层、上述第4半导体层及上述第3半导体层相邻；
第4电极，在上述边界区域中从上述第5半导体层的上表面朝向上述第3半导体层延伸，在上述第1方向上与上述第5半导体层、上述第4半导体层及上述第3半导体层相邻，并相对于上述第3电极被电绝缘；
第5电极，设在上述第5半导体层上；
第1绝缘膜，设在上述第2电极与上述第5半导体层之间、上述第2电极与上述第4半导体层之间、以及上述第2电极与上述第3半导体层之间；
第2绝缘膜，设在上述第3电极与上述第5电极之间、上述第3电极与上述第6半导体层之间、上述第3电极与上述第5半导体层之间、上述第3电极与上述第4半导体层之间、以及上述第3电极与上述第3半导体层之间；以及
第3绝缘膜，设在上述第4电极与上述第5电极之间、上述第4电极与上述第5半导体层之间、上述第4电极与上述第4半导体层之间、以及上述第4电极与上述第3半导体层之间。
13.一种半导体装置的驱动方法，是权利要求1～9、11、12中任一项所述的半导体装置的驱动方法，
上述第1导电型为n型，上述第2导电型为p型，
在上述二极管区域的导通状态下，向上述边界区域内的上述第4电极施加相对于上述第2电极为负的电压，
在上述二极管区域的恢复前，向上述第4电极施加相对于上述第2电极为正的电压，
在上述二极管区域中流过反向恢复电流的期间，向上述第4电极施加相对于上述第2电极为负的电压。
14.一种半导体装置的驱动方法，是权利要求1～9、11、12中任一项所述的半导体装置的驱动方法，
上述第1导电型为p型，上述第2导电型为n型，
在上述二极管区域的导通状态下，向上述边界区域内的上述第4电极施加相对于上述第2电极为正的电压，
在上述二极管区域的恢复前，向上述第4电极施加相对于上述第2电极为负的电压，
在上述二极管区域中流过反向恢复电流的期间，向上述第4电极施加相对于上述第2电极为正的电压。
CN202210208121.XA 2021-03-10 2022-03-04 半导体装置及其驱动方法 Pending CN115084253A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-038456 2021-03-10
JP2021038456 2021-03-10
US17/470692 2021-09-09
US17/470,692 US20220293778A1 (en) 2021-03-10 2021-09-09 Semiconductor device and method for driving same

Publications (1)

Publication Number Publication Date
CN115084253A true CN115084253A (zh) 2022-09-20

Family

ID=83195092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210208121.XA Pending CN115084253A (zh) 2021-03-10 2022-03-04 半导体装置及其驱动方法

Country Status (3)

Country Link
US (1) US20220293778A1 (zh)
JP (1) JP2022140291A (zh)
CN (1) CN115084253A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018006404T5 (de) * 2017-12-14 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN111052393B (zh) * 2018-02-14 2023-11-14 富士电机株式会社 半导体装置
JP7390984B2 (ja) * 2020-06-03 2023-12-04 三菱電機株式会社 半導体装置
JP7486399B2 (ja) * 2020-10-21 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022140291A (ja) 2022-09-26
US20220293778A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US8604544B2 (en) Semiconductor device
CN108475675B (zh) 半导体装置
US8912632B2 (en) Semiconductor device
WO2018220879A1 (ja) 半導体装置
JP2019169575A (ja) 半導体装置
JP2019054070A (ja) 半導体装置
US20080093623A1 (en) Insulated gate semiconductor device and method for manufacturing same
US11715776B2 (en) Semiconductor device and semiconductor circuit
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP2024015431A (ja) 半導体装置
JP2010147188A (ja) 半導体装置
US11004964B2 (en) Semiconductor device
JP2023138654A (ja) 半導体装置及び半導体回路
JP2021150544A (ja) 半導体装置及び半導体回路
CN115084253A (zh) 半导体装置及其驱动方法
US11282949B2 (en) Semiconductor device and semiconductor circuit
JP7352437B2 (ja) 半導体装置
CN114267732A (zh) 半导体装置以及半导体电路
CN113497127A (zh) 半导体装置及其控制方法
CN110931555B (zh) 半导体装置
JP2009071082A (ja) 半導体装置
US11462633B2 (en) Semiconductor device
WO2022118650A1 (ja) 半導体装置
US20220328666A1 (en) Semiconductor device and method for controlling semiconductor device
CN115832003A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination