CN115084147A - 存储器装置及其制造方法、操作方法 - Google Patents

存储器装置及其制造方法、操作方法 Download PDF

Info

Publication number
CN115084147A
CN115084147A CN202110312383.6A CN202110312383A CN115084147A CN 115084147 A CN115084147 A CN 115084147A CN 202110312383 A CN202110312383 A CN 202110312383A CN 115084147 A CN115084147 A CN 115084147A
Authority
CN
China
Prior art keywords
memory
conductive
channel
voltage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110312383.6A
Other languages
English (en)
Inventor
陈威臣
吕函庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN115084147A publication Critical patent/CN115084147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种存储器装置及其制造方法、操作方法。其中，该存储器装置包括叠层以及存储器串列。存储器串列分别沿着第一方向穿过叠层，包括相邻的第一存储器串列及第二存储器串列。第一存储器串列及第二存储器串列包括导电柱、通道结构以及存储器结构。导电柱包括第一导电柱、第二导电柱及第三导电柱，第一存储器串列及第二存储器串列共享第二导电柱。通道结构包括分别沿着第一方向延伸的第一通道层、第二通道层、第三通道层及第四通道层。第一通道层及第二通道层对应于第一存储器串列且间彼此分开。第三通道层及第四通道层对应于第二存储器串列且彼此分开。存储器结构设置于叠层与通道结构之间。

Description

存储器装置及其制造方法、操作方法
技术领域
本发明是有关于一种存储器装置及其制造方法、操作方法，且特别是有关于一种三维存储器装置及其制造方法、操作方法。
背景技术
近来，由于非易失性存储器具备当电流关掉后所存储的数据不会消失的优势，人们对于其的需求愈来愈高。随着现在的应用越来越多，如何提供更高的存储容量的存储器装置成为重要的研究方向之一。
发明内容
本发明系有关于一种存储器装置、其制造方法及其操作方法。
根据本发明的一实施例，提供一种存储器装置。存储器装置包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个绝缘层及多个导电层。存储器串列分别沿着一第一方向穿过叠层，存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中第一存储器串列及第二存储器串列包括多个导电柱、多个通道结构以及多个存储器结构。导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，分别沿着第一方向延伸且彼此电性隔离。第二导电柱设置于第一导电柱与第三导电柱之间，第一存储器串列及第二存储器串列共享第二导电柱。通道结构包括分别沿着第一方向延伸的一第一通道层、一第二通道层、一第三通道层及一第四通道层，其中第一通道层及第二通道层对应于第一存储器串列且耦接于第一导电柱与第二导电柱，第一通道层及第二通道层之间彼此分开。第三通道层及第四通道层对应于第二存储器串列且耦接于第二导电柱与第三导电柱，第三通道层及第四通道层之间彼此分开。存储器结构设置于叠层与这些通道结构之间。
根据本发明的另一实施例，提供一种存储器装置的制造方法。方法包括下列步骤。首先，提供一层叠结构于一衬底上，层叠结构包括交替叠层的多个绝缘层及多个牺牲层。其次，形成多个开口。开口沿着一第一方向穿过层叠结构。接着，依序填充一通道材料及一绝缘材料于开口中。接着，沿着第一方向移除部分的通道材料、部分的绝缘材料、部分的绝缘层及部分的牺牲层以在相邻的开口之间以及开口的最外2侧形成多个延伸孔洞，剩余部分的通道材料形成连接于延伸孔洞的多个通道结构，其中延伸孔洞是与开口沿着一第二方向交替排列且彼此连接，第二方向垂直于第一方向。之后，填充一导电材料于延伸孔洞之中，以形成多个导电柱，导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，第二导电柱设置于第一导电柱与第二导电柱之间。此后，移除牺牲层，以暴露部分的导电柱及通道结构。在牺牲层被移除的位置依序形成多个存储器结构以及交替叠层于绝缘层的多个导电层，绝缘层及导电层形成一叠层，存储器结构设置于叠层与通道结构之间，存储器结构、通道结构与导电层的每个重叠位置(intersection)形成一存储单元，多个该存储单元形成分别沿着第一方向延伸的多个存储器串列，存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中第一存储器串列及第二存储器串列共享第二导电柱。
根据本发明的又一实施例，提供一种存储器装置的制造方法。方法包括下列步骤。首先，提供一层叠结构于一衬底上，层叠结构包括交替叠层的多个绝缘层及多个牺牲层。其次，形成多个开口。开口沿着一第一方向穿过层叠结构。接着，依序填充一存储器材料、一通道材料及一绝缘材料于开口中。接着，沿着第一方向移除部分的存储器材料、部分的通道材料、部分的绝缘材料、部分的绝缘层及部分的牺牲层以在相邻的开口之间以及开口的最外2侧形成多个延伸孔洞，剩余部分的通道材料形成连接于延伸孔洞的多个通道结构，剩余部分的存储器材料形成环绕通道结构的多个存储器结构。其中延伸孔洞是与开口沿着一第二方向交替排列且彼此连接，第二方向垂直于第一方向。之后，填充一导电材料于延伸孔洞之中，以形成多个导电柱，导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，第二导电柱设置于第一导电柱与第二导电柱之间。此后，移除牺牲层，以暴露部分的导电柱及存储器结构。在牺牲层被移除的位置形成交替叠层于绝缘层的多个导电层，绝缘层及导电层形成一叠层，存储器结构设置于叠层与通道结构之间，存储器结构、通道结构与导电层的每个重叠位置(intersection)形成一存储单元，多个该存储单元形成分别沿着第一方向延伸的多个存储器串列，存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中第一存储器串列及第二存储器串列共享第二导电柱。
根据本发明的又一实施例，提供一种存储器装置的操作方法。方法包括提供一种如上所述的存储器装置，若欲对第二存储单元串列中的一特定存储单元进行一读取操作、一编程操作或一擦除操作，则施加一第一电压于第二导电柱，施加一第二电压于第三导电柱，施加一第三电压于耦接于特定存储单元的导电层，并施加一第四电压于未耦接于特定存储单元的导电层，其中第三电压的绝对值大于第四电压的绝对值。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1A～图5B绘示依照本发明一实施例的存储器装置的制造方法的示意图；
图6绘示依照本发明又一实施例的存储器装置的俯视图；
图7绘示依照本发明又一实施例的存储器装置的俯视图；
图8绘示依照本发明又一实施例的存储器装置的俯视图；
图9A～图13B绘示依照本发明又一实施例的存储器装置的制造方法的示意图；
图14～图16绘示存储器装置的操作方法的等效电路图；以及
图17～图19绘示对特定存储单元的第一位点进行编程操作时的仿真结果。
【符号说明】
10，20，30，40，50：存储器装置
100：衬底
100a：上表面
112：绝缘层
114：牺牲层
116，216，116II：存储器结构
118，218：导电层
120，220：开口
122，122II，222：通道结构
122′：通道材料
124，124II，224：绝缘柱
124′：绝缘材料
126，126II，226：导电柱
130，130a，130b，130c，130d，230，230a，230b，230c，230d：延伸孔洞
216′：存储器材料
222′：通道材料
224′：绝缘材料
1221，2221：第一通道层
1222，2222：第二通道层
1223，2223：第三通道层
1224，2224：第四通道层
122，2225：第五通道层
1226，2226：第六通道层
1241：第一绝缘柱
1242：第二绝缘柱
1243：第三绝缘柱
126a，126aI，226a：第一导电柱
126b，126bI，226b：第二导电柱
126c，126cI，226c：第三导电柱
126d，126dI，226d：第四导电柱
2161：第一存储器层
2162：第二存储器层
2163：第三存储器层
2164：第四存储器层
2165：第五存储器层
2166：第六存储器层
A，A′：剖面线端点
BL0，BL1，BL2，BL3，BLn，BLn+1，BLk：位线
D1，D2：偏移距离
MS，MS0，MSk：存储器串列
MS1，MS10：第一存储器串列
MS2，MS20：第二存储器串列
MS3，MS30：第三存储器串列
MT：特定存储单元
S1，S2：叠层
S1′，S2′：层叠结构
T1：第一位点
T2：第二位点
V1：第一电压
V2：第二电压
V3：第三电压
V4：第四电压
V5：第五电压
WI，W2：最大宽度
WL1，WL2，WL3：字线
具体实施方式
在下文的详细描述中，为了便于解释，系提供各种的特定细节以整体理解本发明的实施例。然而，应理解的是，一或多个实施例能够在不采用这些特定细节的情况下实现。在其他情况下，为了简化附图，已知的结构及元件系以示意图表示。
以下将说明所述存储器装置及其制作方法及其操作方法。为易于解释，以下的实施例将特别以三维及闪存(3D AND flash memory)为例。然而，本发明并不受限于此。
图1A～图5B绘示依照本发明一实施例的存储器装置10的制造方法的示意图，其中图1A、图2A、图3A、图4A及图5A绘示存储器装置10的制造方法的立体示意图，亦即绘示第一方向(例如是Z方向)、第二方向(例如是X方向)及第三方向(例如是Y方向)所形成的立体示意图；图1B、图2B、图3B、图4B及图5B分别绘示图1A、图2A、图3A、图4A及图5A的A-A′联机的横截面，亦即绘示第二方向(例如是X方向)及第三方向(例如是Y方向)所形成的俯视图。第一方向、第二方向及第三方向可彼此交叉，例如是彼此垂直。
首先，请同时参照图1A及图1B，提供一层叠结构S1′于一衬底100的上表面100a上，层叠结构S1′包括沿着第一方向(例如是Z方向，或者是衬底100的上表面100a的法线方向)交替叠层的多个绝缘层112及多个牺牲层114。绝缘层112及牺牲层114例如是通过沉积工艺所形成。此后，通过一刻蚀工艺形成沿着第一方向(例如是Z方向)穿过层叠结构S1′的多个开口120。每个开口120的底部暴露衬底100的一部分上表面100a。部分的开口120沿着第二方向排列且彼此连接，形成一排开口120，不同排的开口120沿着第三方向分开，且相邻两排开口120之间在第二方向上具有一偏移距离D1。在图1A及图1B中仅示例性绘示2排开口120，且每排开口120包括3个开口120，然本发明的开口120的排数及每排开口120所包括的开口120的数量并不以此为限。开口120亦可称做垂直通道开口(vertical channel opening)。在其他实施例中，部分的开口120沿着第二方向排列形成一排开口120，但同一排的开口120彼此不连接。
在本实施例中，开口120在图1B的俯视图中具有圆形的横截面，然本发明并不以此为限，开口120在图1B的俯视图中的横截面可以为椭圆形、矩形或其他合适的几何形状。
在一些实施例中，衬底100例如是一介电层(例如是氧化硅层(silicon oxidelayer))、一硅衬底或其他合适的衬底。绝缘层112可例如是氧化物层，氧化物层可包括二氧化硅(silicon dioxide)。牺牲层114可例如是氮化物层，氮化物层可包括氮化硅(siliconnitride)。在本实施例中，层叠结构S1′的最顶层及最底层为绝缘层112，且层叠结构S1′包括4层绝缘层112及3层牺牲层114，然本发明并不以此为限，绝缘层112及牺牲层114的层数可依需求进行调整。
其次，请同时参照图2A及图2B，依序填充一通道材料122′及一绝缘材料124′于开口120中。举例而言，可通过沉积工艺将通道材料122′形成于开口120的侧壁上，通道材料122′暴露一部分的衬底100，通道材料122′则共形于开口120的形状，此后通过沉积工艺填充绝缘材料124′于具有通道材料122′的开口120中。
在一些实施例中，通道材料122′可包括未掺杂的多晶硅。绝缘材料124′可包括氧化硅，例如是二氧化硅。
接着，请同时参照图3A及图3B，沿着第一方向移除部分的通道材料122′、部分的绝缘材料124′、部分的绝缘层112及部分的牺牲层114以在相邻的开口120之间以及开口120的最外2侧形成多个延伸孔洞130，剩余部分的通道材料122′形成连接于延伸孔洞130的多个通道结构122，剩余部分的绝缘材料124′在延伸孔洞130及通道结构122之间形成多个绝缘柱124，其中延伸孔洞130可与开口120沿着第二方向交替排列且彼此连接。
举例而言，同一排的延伸孔洞130包括设置于相邻的开口120的边界的中心点的延伸孔洞130b及130c、设置于开口120的最左侧的延伸孔洞130a及设置于开口120的最右侧的延伸孔洞130d，延伸孔洞130a～130d的中心点之间的联机例如是穿过这些开口120的中心点。延伸孔洞130的直径小于开口120的直径。此后，填充一导电材料于延伸孔洞130之中，以形成多个导电柱126，其中导电材料例如是掺杂的多晶硅。在本实施例中，导电柱126可包括第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d。通道结构122可包括第一通道层1221、第二通道层1222、第三通道层1223、第四通道层1224、第五通道层1225及第六通道层1226。
在一些实施例中，在形成导电柱126之后，可进行一平坦化工艺，平坦化工艺例如是化学机械平坦化(Chemical-Mechanical Planarization，CMP)。
接着，请同时参照图4A及图4B，移除牺牲层114，以暴露部分的导电柱126及通道结构122。例如，可通过一选择性刻蚀工艺移除牺牲层114，保留绝缘层112。
此后，请同时参照图5A及图5B，在牺牲层114被移除的位置依序形成多个存储器结构116以及交替叠层于绝缘层112的多个导电层118，绝缘层112及导电层118形成一叠层S1。如此一来，便形成存储器装置10。举例而言，在牺牲层114被移除之后形成暴露部分的导电柱126及通道结构122的多个侧向开口，通过沉积工艺形成共形于侧向开口、导电柱126及通道结构122的存储器结构116之后，通过沉积工艺形成导电层118于具有存储器结构116的侧向开口之中。存储器结构116、通道结构122与导电层118的每个重叠位置形成一存储单元，多个存储单元形成分别沿着第一方向延伸的多个存储器串列MS。在本实施例中，同一排的存储器串列MS包括相邻的一第一存储器串列MS1、一第二存储器串列MS2及一第三存储器串列MS3，然本发明并不限于此。在一些实施例中，存储器结构116可为氧化物层-氮化物层-氧化物层所形成的复合层、铁电材料层或其他合适的存储器层。
如图5A及图5B所示，存储器装置10包括形成于衬底100上的叠层S1以及多个存储器串列MS。叠层S1包括交替叠层的多个绝缘层112及多个导电层118。存储器串列MS分别沿着第一方向穿过叠层S1。存储器串列MS在衬底100上形成分别沿着第二方向(例如是X方向)延伸的多排存储器串列MS，相邻的这些排存储器串列MS在第三方向(例如是Y方向)上彼此分开。在本实施例中，同一排的存储器串列MS包括相邻的一第一存储器串列MS1、一第二存储器串列MS2及一第三存储器串列MS3，然本发明之同一排的存储器串列MS的数量并不以此为限。第一存储器串列MS1、第二存储器串列MS2及第三存储器串列MS3包括多个导电柱126、多个通道结构122以及多个存储器结构116。
在一些实施例中，导电柱126例如是设置于对应的存储器串列MS的相对两侧。导电柱126包括分别沿着第一方向延伸且彼此电性隔离的第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d。第二导电柱126b设置于第一导电柱126a与第三导电柱126c之间，第三导电柱126c设置于第二导电柱126b与第四导电柱126d之间。如图5A及图5B所示，第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d的横截面是圆形，然本发明并不限于此，第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d的横截面可以是椭圆形(如图6所示)、矩形(如图8所示)或其他合适的形状。第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d可分别电性连接于不同的位线(未绘示)。
请回头参照图5A及图5B，第一导电柱126a与第二导电柱126b可作为第一存储器串列MS1的漏极或源极；第二导电柱126b与第三导电柱126c可作为第二存储器串列MS2的漏极或源极；第三导电柱126c与第四导电柱126d可作为第三存储器串列MS3的漏极或源极。在一实施例中，当第一导电柱126a作为第一存储器串列MS1的源极且第二导电柱126b作为第一存储器串列MS1的漏极时，第二导电柱126b可作为第二存储器串列MS2的源极；当第一导电柱126a作为第一存储器串列MS1的漏极且第二导电柱126b作为第一存储器串列MS1的源极时，第二导电柱126b可作为第二存储器串列MS2的漏极。换言之，第一存储器串列MS1及第二存储器串列MS2共享第二导电柱126b；第二存储器串列MS2及第三存储器串列MS3共享第三导电柱126c。由于第二导电柱126b与第三导电柱126c可同时作为漏极与源极，皆连接于对应的位线，存储器装置10可称作虚拟接地阵列三维及存储器装置(virtual-ground-array3D AND memory device)。相较于存储器串列彼此分开没有共享任何导电柱的比较例而言，由于本发明的存储器装置10中相邻的存储器串列可共享一导电柱，位线之间可具有较小的间距，故可降低存储单元的尺寸，使存储单元串列的排列更为紧密，进而可提高存储器装置的存储容量，减少半导体装置的所需体积。
在一些实施例中，通道结构122包括分别沿着第一方向延伸的一第一通道层1221、一第二通道层1222、一第三通道层1223、一第四通道层1224、一第五通道层1225及一第六通道层1226。第一通道层1221及第二通道层1222对应于第一存储器串列MS1且耦接于(例如是直接接触且电性连接于)第一导电柱126a与第二导电柱126b，第一通道层1221及第二通道层1222之间可通过第一导电柱126a与第二导电柱126b彼此物理性分开。第三通道层1223及第四通道层1224对应于第二存储器串列MS2且耦接于(例如是直接接触且电性连接于)第二导电柱126b与第三导电柱126c，第三通道层1223及第四通道层1224之间可通过第二导电柱126b与第三导电柱126c彼此物理性分开。第五通道层1225及第六通道层1226对应于第三存储器串列MS3且耦接于(例如是直接接触且电性连接于)第三导电柱126c与第四导电柱126d，第五通道层1225及第六通道层1226之间可通过第三导电柱126c与第四导电柱126d彼此物理性分开。对应于第一存储器串列MS1与第二存储器串列MS2的通道结构122是连接于相同的导电柱(亦即第二导电柱126b)。对应于第二存储器串列MS2与第三存储器串列MS3的通道结构122是连接于相同的导电柱(亦即第三导电柱126c)。
在一些实施例中，存储器结构116设置于叠层S1与通道结构122之间、叠层S1与导电柱126之间以及绝缘层112与导电层118之间。在本实施例中，对应于不同导电柱126及通道结构122的多个存储器结构116是彼此连接。如图5B所示，对应于第一存储器串列MS1及第二存储器串列MS2的存储器结构116是彼此相连，对应于第二存储器串列MS2及第三存储器串列MS3的存储器结构116是彼此相连。存储器结构116例如是连续性延伸于导电层118与通道结构122之间以及导电层118与导电柱126之间，环绕通道结构122及导电柱126，但本发明并不限于此。此外，存储器结构116可直接接触于导电柱126(包括第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d)。
在一些实施例中，绝缘柱124包括分别对应于第一存储器串列MS1、第二存储器串列MS2及第三存储器串列MS3的一第一绝缘柱1241、一第二绝缘柱1242及一第三绝缘柱1243，第一绝缘柱1241、第二绝缘柱1242及第三绝缘柱1243分别沿着第一方向延伸，其中第一绝缘柱1241设置于第一导电柱126a、第二导电柱126b、第一通道层1221及第二通道层1222之间；第二绝缘柱1242设置于第二导电柱126b、第三导电柱126c、第三通道层1223及第四通道层1224之间；第三绝缘柱1243设置于第三导电柱126c、第四导电柱126d、第五通道层1225及第六通道层1226之间。相邻的导电柱126之间例如是通过对应的绝缘柱124彼此电性隔离。导电柱126可直接接触于绝缘柱124。第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d的中心点之间的联机例如是穿过第一绝缘柱1241、第二绝缘柱1242及第三绝缘柱1243的中心点。
图6绘示依照本发明又一实施例的存储器装置20的俯视图。存储器装置20具有类似于存储器装置10的结构，其不同之处在于第一导电柱126aI、第二导电柱126bI、第三导电柱126cI及第四导电柱126dI的横截面的形状。
在形成存储器装置20的过程当中，相邻的垂直通道开口之间的重叠面积大于如图1B所示的开口120之间的重叠面积，因此相较于存储器装置10而言，存储器装置20的相邻的存储器串列MS的中心点之间的间距较小，存储器装置20的存储器串列MS在第二方向上具有较小的宽度，亦即是存储单元具有较小的尺寸，使存储器串列的排列可更为紧密，故可让存储器装置20的存储容量更为增加。在本实施例中，第一导电柱126aI、第二导电柱126bI、第三导电柱126cI及第四导电柱126dI的横截面为椭圆形。
图7绘示依照本发明又一实施例的存储器装置30的俯视图。存储器装置30具有类似于存储器装置10的结构，其不同之处在于相邻的存储器串列的中心点之间的间距。
在形成存储器装置30的过程当中，垂直通道开口沿着第二方向排列且彼此分开，因此相较于存储器装置10而言，存储器装置30的存储器串列MS在第二方向上具有较大的宽度，互相连接的多个存储器结构116II在第二方向上所形成的总宽度亦较大，相邻的存储器串列MS的中心点之间的间距亦较大。
图8绘示依照本发明又一实施例的存储器装置40的俯视图。存储器装置40具有类似于存储器装置10的结构，其不同之处在于存储器串列MS的横截面的形状。
在形成存储器装置40的过程当中，垂直通道开口的横截面为矩形，因此后续形成的通道结构122II、绝缘柱124II、导电柱126II可具有矩形的横截面。多个存储器串列MS沿着第二方向排列且彼此连接，形成扁平长条状的一排存储器串列MS。不同排的存储器串列MS在第三方向上彼此分开。相较于存储器装置10而言，存储器装置40的不同排的存储器串列MS在第三方向上具有较小的间距，且同一排的存储器串列MS在第二方向上具有较小的宽度，亦即是存储单元具有较小的尺寸，使存储器串列的排列可更为紧密，故可让存储器装置40的存储容量更为增加。在一存储器串列MS中，导电柱126II(包括第一导电柱)在第三方向上的最大宽度W1是相同于通道结构122II(包括第一通道层与该第二通道层)在第三方向上所形成的最大宽度W2。
图9A～图13B绘示依照本发明一实施例的存储器装置50的制造方法的示意图，其中图9A、图10A、图11A、图12A及图13A绘示存储器装置50的制造方法的立体示意图，亦即绘示第一方向(例如是Z方向)、第二方向(例如是X方向)及第三方向(例如示Y方向)所形成的立体示意图；图9B、图10B、图11B、图12B及图13B分别绘示图9A、图10A、图11A、图12A及图13A的A-A′联机的横截面，亦即绘示第二方向(例如是X方向)及第三方向(例如示Y方向)所形成的俯视图。第一方向、第二方向及第三方向可彼此交叉，例如是彼此垂直。
首先，请同时参照图9A～图9B，提供一层叠结构S2′于一衬底100的上表面100a上，层叠结构S2′包括沿着第一方向(例如是Z方向，或者是衬底100的上表面100a的法线方向)交替叠层的多个绝缘层112及多个牺牲层114。绝缘层112及牺牲层114例如是通过沉积工艺所形成。此后，通过一刻蚀工艺形成沿着第一方向(例如是Z方向)穿过层叠结构S2′的多个开口220。每个开口220的底部暴露衬底100的一部分上表面100a。部分的开口220沿着第二方向排列且彼此分开，形成一排开口220，不同排的开口220沿着第三方向分开，且相邻两排开口220之间在第二方向上具有一偏移距离D2。在其他实施例中，同一排的开口220可沿着第二方向排列且彼此连接。在图9A～图9B中仅示例性绘示2排开口220，且每排开口220包括3个开口220，然本发明的开口220的排数及每排开口220所包括的开口220的数量并不以此为限。开口220亦可称做垂直通道开口(vertical channel opening)。
在本实施例中，开口220在图9B的俯视图中具有圆形的横截面，然本发明并不以此为限，开口220在图9B的俯视图中的横截面可以为椭圆形、矩形或其他合适的几何形状。
在一些实施例中，衬底100例如是一介电层(例如是氧化硅层(silicon oxidelayer))、一硅衬底或其他合适的衬底。绝缘层112可例如是氧化物层，氧化物层可包括二氧化硅(silicon dioxide)。牺牲层114可例如是氮化物层，氮化物层可包括氮化硅(siliconnitride)。在本实施例中，层叠结构S2′的最顶层及最底层为绝缘层112，且层叠结构S2′包括4层绝缘层112及3层牺牲层114，然本发明并不以此为限，绝缘层112及牺牲层114的层数可依需求进行调整。
其次，请同时参照图10A及图10B，依序填充一存储器材料216′、一通道材料222′及一绝缘材料224′于开口220中。举例而言，可通过沉积工艺将存储器材料216′形成于开口220的侧壁上，存储器材料216′暴露一部分的衬底100，之后可通过沉积工艺将通道材料222′形成于具有存储器材料216′的开口220的侧壁上，通道材料222′暴露一部分的衬底100，存储器材料216′及通道材料222′共形于开口220的形状，此后通过沉积工艺填充绝缘材料224′于具有存储器材料216′及通道材料222′的开口220中。
在一些实施例中，存储器材料216′可包括氧化物-氮化物-氧化物、铁电材料或其他合适的存储器材料。通道材料222′可包括未掺杂的多晶硅。绝缘材料224′可包括氧化硅，例如是二氧化硅。
接着，请同时参照图11A及图11B，沿着第一方向移除部分的部分的存储器材料216′、部分的通道材料222′、部分的绝缘材料224′、部分的绝缘层112及部分的牺牲层114以在相邻的开口220之间以及开口220的最外2侧形成多个延伸孔洞230，剩余部分的通道材料222′形成连接于延伸孔洞230的多个通道结构222，剩余部分的存储器材料216′形成环绕通道结构222的多个存储器结构216，剩余部分的绝缘材料224′在延伸孔洞230及通道结构222之间形成多个绝缘柱224，其中延伸孔洞230可与开口220沿着第二方向交替排列且彼此连接。
举例而言，同一排的延伸孔洞230包括设置于相邻的开口220的边界的中心点的延伸孔洞230b及230c、设置于开口220的最左侧的延伸孔洞230a及设置于开口220的最右侧的延伸孔洞230d，延伸孔洞230a～230d的中心点之间的联机例如是穿过这些开口220的中心点。延伸孔洞230的直径小于开口220的直径。此后，填充一导电材料于延伸孔洞230之中，以形成多个导电柱226，其中导电材料例如是掺杂的多晶硅。在本实施例中，导电柱226可包括第一导电柱226a、第二导电柱226b、第三导电柱226c及第四导电柱226d。存储器结构216可包括第一存储器层2161、第二存储器层2162、第三存储器层2163、第四存储器层2164、第五存储器层2165及第六存储器层2166。通道结构222可包括第一通道层2221、第二通道层2222、第三通道层2223、第四通道层2224、第五通道层2225及第六通道层2226。
在一些实施例中，在形成导电柱226之后，可进行一平坦化工艺，平坦化工艺例如是化学机械平坦化(Chemical-Mechanical Planarization，CMP)。
接着，请同时参照图12A及图12B，移除牺牲层114，以暴露部分的导电柱226及存储器结构216。例如，可通过一选择性刻蚀工艺移除牺牲层114，保留绝缘层112。
此后，请同时参照图13A及图13B，在牺牲层114被移除的位置形成交替叠层于绝缘层112的多个导电层218，绝缘层112及导电层218形成一叠层S2。如此一来，便形成存储器装置50。存储器结构216、通道结构222与导电层218的每个重叠位置形成一存储单元，多个存储单元形成分别沿着第一方向延伸的多个存储器串列MS0。在本实施例中，同一排的存储器串列MS0包括相邻的一第一存储器串列MS10、一第二存储器串列MS20及一第三存储器串列MS30，然本发明并不限于此。在一些实施例中，存储器结构216可为氧化物层-氮化物层-氧化物层所形成的复合层、铁电材料层或其他合适的存储器层。
如图13A及图13B所示，存储器装置50包括形成于衬底100上的叠层S2以及多个存储器串列MS0。叠层S2包括交替叠层的多个绝缘层112及多个导电层218。存储器串列MS0分别沿着第一方向穿过叠层S2。存储器串列MS0在衬底100上形成分别沿着第二方向(例如是X方向)延伸的多排存储器串列MS0，相邻的这些排存储器串列MS0在第三方向(例如是Y方向)上彼此分开。在本实施例中，同一排的存储器串列MS0包括相邻的一第一存储器串列MS10、一第二存储器串列MS20及一第三存储器串列MS30，然本发明的同一排的存储器串列MS0的数量并不以此为限。第一存储器串列MS10、第二存储器串列MS20及第三存储器串列MS30包括多个导电柱226、多个通道结构222以及多个存储器结构216。
在一些实施例中，导电柱226例如是设置于对应的存储器串列MS0的相对两侧。导电柱226包括分别沿着第一方向延伸且彼此电性隔离的第一导电柱226a、第二导电柱226b、第三导电柱226c及第四导电柱226d。第二导电柱226b设置于第一导电柱226a与第三导电柱226c之间，第三导电柱226c设置于第二导电柱226b与第四导电柱226d之间。如图13A及图13B所示，第一导电柱226a、第二导电柱226b、第三导电柱226c及第四导电柱226d的横截面是圆形，然本发明并不限于此，第一导电柱226a、第二导电柱126b、第三导电柱226c及第四导电柱126d的横截面可以是椭圆形、矩形或其他合适的形状。第一导电柱226a、第二导电柱226b、第三导电柱226c及第四导电柱226d可分别电性连接于不同的位线(未绘示)。第一导电柱226a与第二导电柱226b可作为第一存储器串列MS10的漏极或源极；第二导电柱226b与第三导电柱226c可作为第二存储器串列MS20的漏极或源极；第三导电柱226c与第四导电柱226d可作为第三存储器串列MS30的漏极或源极。在一实施例中，当第一导电柱226a作为第一存储器串列MS10的源极且第二导电柱226b作为第一存储器串列MS10的漏极时，第二导电柱226b可作为第二存储器串列MS20的源极；当第一导电柱226a作为第一存储器串列MS10的漏极且第二导电柱226b作为第一存储器串列MS10的源极时，第二导电柱226b可作为第二存储器串列MS20的漏极。换言之，第一存储器串列MS10及第二存储器串列MS20共享第二导电柱226b；第二存储器串列MS20及第三存储器串列MS30共享第三导电柱226c。相较于存储器串列彼此分开没有共享任何导电柱的比较例而言，由于本发明的存储器装置50中相邻的存储器串列MS0可共享一导电柱226，位线之间可具有较小的间距，故可降低存储单元的尺寸，使存储单元体列的排列更为紧密，进而可提高存储器装置的存储容量。
存储器装置50是类似于存储器装置10，其不同之处在于存储器结构216的结构，其他相同或相似的特征将不再详细描述。如图13A及图13B所示，对应于第一存储器串列MS10、第二存储器串列MS20及第三存储器串列MS30的存储器结构216是彼此分开。例如，对应于第一存储器串列MS10的第一存储器层2161与第二存储器层2162是与对应于第二存储器串列MS20的第三存储器层2163与第四存储器层2164彼此分开，对应于第二存储器串列MS20的第三存储器层2163与第四存储器层2164是与对应于第三存储器串列MS30的第五存储器层2165及第六存储器层2166彼此分开。存储器结构216沿着第一方向连续延伸穿过导电层218及绝缘层112。
图14～图16绘示存储器装置的操作方法的等效电路图，其中图14绘示对存储器装置中的特定存储单元MT进行读取操作或编程操作，图15绘示对存储器装置中特定存储单元MT进行擦除操作，图16绘示对存储器装置中特定存储单元MT的特定位点进行读取操作或编程操作。存储器装置可以是依照本发明的任一实施例的存储器装置10～50或其他合适的存储器装置。
在本发明的存储器装置中，多个存储器串列MS沿着第二方向在衬底(未绘示)上排列且彼此连接，导电层(例如是导电层118或218)可作为字线WL1～WL3，导电柱(例如是导电柱126或226)可分别电性连接于对应的位线BL0...BLn，Bn+1...BLK，其中n或k是正整数。相邻的存储器串列MS共享一导电柱(亦即是共享一位线)。
如图14～图16所示，存储器串列MS包括初始存储器串列MS0、第一存储器串列MS1、第二存储器串列MS2、第三存储器串列MS3、第k个存储器串列MSk及其他存储器串列(未绘示)。第一存储器串列MS1与第二存储器串列MS2共享一导电柱(例如是第二导电柱)及一位线BLn，第二存储器串列MS2与第三存储器串列MS3共享一导电柱(例如是第三导电柱)及一位线BLn+1。若欲对第二存储单元串列MS2中的一特定存储单元MT进行一读取操作、一编程操作(例如是通过通道热电子注入(Channel Hot Electron Injection))或一擦除操作(例如是通过福勒-诺德汉隧穿(Fowler-Nordheim tunneling，FN-tunneling))，则经由位线BLn施加一第一电压V1于第二导电柱，经由位线BLn+1施加一第二电压V2于第三导电柱，施加一第三电压V3于耦接于此特定存储单元MT的导电层(亦即是字线WL2)，并施加一第四电压V4于未耦接于此特定存储单元MT的导电层(亦即是字线WL1及WL3)，其中第三电压V3的绝对值大于第四电压V4的绝对值。亦即，耦接于特定存储单元MT的位线BLn及BLn+1为选择的位线；其他未耦接于特定存储单元MT的位线BL0、BLK...为未选择的位线。耦接于特定存储单元MT的字线WL2为选择的字线；其他未耦接于特定存储单元MT的字线WL1，WL3为未选择的字线。
如图14所示，当欲对第二存储单元串列MS2中的特定存储单元MT进行读取操作时，第二电压V2高于第一电压V1，第二电压V2与第一电压V1之间的差异值是介于0.1V与2V之间，例如，第一电压V1为0V，第二电压V2介于0.1V与2V之间，未选择的位线BL0、BLK...为浮接(floating)，亦即是没有施加电压，且第三电压V3高于第四电压V4，例如，第三电压V3介于3V与7V之间，第四电压V4为0V。在一些实施例中，亦可施加0V于未选择的位线BL0、BLK...。
如图14所示，当欲对第二存储单元串列MS2中的特定存储单元MT进行编程操作时，第二电压V2高于第一电压V1，第二电压V2与第一电压V1之间的差异值是介于3V与5V之间，例如，第一电压V1为0V，第二电压V2介于3V与5V之间，未选择的位线BL0、BLK...为浮接，亦即是没有施加电压，且第三电压V3高于第四电压V4，例如，第三电压V3介于5V与10V之间，第四电压V4为0V。在一些实施例中，亦可施加0V于未选择的位线BL0、BLK...。
如图15所示，当欲对第二存储单元串列MS2中的特定存储单元MT进行擦除操作时，第二电压V2等于第一电压V1，例如是介于6V与10V之间，第三电压V3低于第四电压V4，例如，第三电压V3介于-6V与-10V之间，第四电压为0V，其他未耦接于特定存储单元MT的位线BL0、BLK...为未选择的位线，且分别施加第五电压V5于位线BL0、BLK...，第五电压V5等于第一电压V1及第二电压V2，例如是介于6V与10V之间。
如图16所示，特定存储单元MT包括2个位点(bit)，亦即是一第一位点T1及一第二位点T2，第一位点T1及一第二位点T2可位于同一存储层中且位于相对两侧(例如是右侧与左侧)，第一位点T1相较于第二位点T2而言较邻近于第三导电柱及位线BLn+1，第二位点T2相较于第一位点T1而言较邻近于第二导电柱及位线BLn。
当欲对特定存储单元MT的第一位点T1进行读取操作时，第一电压V1高于第二电压V2，第二电压V2与第一电压V1之间的差异值是介于0.1V至2V，例如，第一电压V1介于0.1V与2V之间，第二电压V2为0V，且第三电压V3高于第四电压V4，例如，第三电压V3介于3V与7V之间，第四电压V4为0V，其他未耦接于特定存储单元MT的位线BL0、BLK...为未选择的位线，且系为浮接，未施加电压。在一些实施例中，亦可施加0V于未选择的位线BL0、BLK...。
当欲对特定存储单元MT的第一位点T1进行编程操作时，第二电压V2高于第一电压V1，第二电压V2与第一电压V1之间的差异值是介于3V至5V，例如，第一电压V1为0V，第二电压介于3V与5V之间，且第三电压V3高于第四电压V4，例如，第三电压V3介于5V与10V之间，第四电压V4为0V。
当欲对特定存储单元MT的第二位点T2进行读取操作时，第二电压V2高于第一电压V1，第一电压V1与第二电压V2之间的差异值是介于0.1V至2V，例如，第一电压V1为0V，第二电压V2介于0.1V与2V之间，且第三电压V3高于第四电压V4，例如，第三电压V3介于3V与7V之间，第四电压V4为0V。
当欲对特定存储单元MT的第二位点T2进行编程操作时，第一电压V1高于第二电压V2，第一电压V1与第二电压V2之间的差异值是介于3V至5V，例如，第一电压V1介于3V与5V之间，第二电压V2为0V，且第三电压V3高于第四电压V4，例如，第三电压V3介于5V与10V之间，第四电压V4为0V。
图17～图19绘示对特定存储单元MT的第一位点T1进行编程操作时的仿真结果。
请参照图17，其绘示存储器装置10中，对存储器串列MS2的特定存储单元MT的第一位点T1进行编程操作的电子的分布情形的简单示意图。网点越密集表示所捕捉到的电子越多。第一导电柱126a、第二导电柱126b、第三导电柱126c及第四导电柱126d分别电性连接于位线BL0，BL1，BL2与BL3。在本实施例中，经由位线BL1施加0V于第二导电柱126b，经由位线BL2施加5V于第三导电柱126c，施加10V于耦接于特定存储单元MT的导电层118，其他未耦接于特定存储单元MT的导电层118则施加0V。如图17所示，在存储器串列MS2的特定存储单元MT中，右侧的第一位点T1具有较高密度的网点，表示在编程操作之下，电子确实往较邻近于第三导电柱126c及位线BL2的位置聚集。
请参照图18，其绘示依据图17及相关段落所述的编程操作的条件在不同时间(例如是0秒、10-8秒、10-7秒、10-6秒、10-5秒、10-4秒与10-3秒)之下的电流与电压的关系图，Y轴表示位线BL2的电流Id(安培)，X轴表示耦接于特定存储单元MT的字线的电压Vg(伏特)。可见，随着时间的增加(例如是由0秒变成10-6秒)，阈值电压随之增加。
请参照图19，其绘示实验例1及2的阈值电压Vt与时间的关系图。Y轴表示位线BL2的电流为10μA时的阈值电压Vt(V)，X轴表示时间(秒，S)。实验例1表示依据图17及相关段落所述的编程操作的条件(例如施加5V于位线BL2)的阈值电压Vt在不同时间之下的变化。实验例2与实验例1的不同之处在于，施加7V于位线BL2。如图19所示，随着时间的增加，阈值电压Vt逐渐增加，当施加于位线BL2的电压提高时，阈值电压Vt增加的速度较快。
根据上述内容，本发明提供一种存储器装置。存储器装置包括一叠层以及多个存储器串列。叠层形成于一衬底上，叠层包括交替叠层的多个绝缘层及多个导电层。存储器串列分别沿着一第一方向穿过叠层，存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中第一存储器串列及第二存储器串列包括多个导电柱、多个通道结构以及多个存储器结构。导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，分别沿着第一方向延伸且彼此电性隔离。第二导电柱设置于第一导电柱与第三导电柱之间，第一存储器串列及第二存储器串列共享第二导电柱。通道结构包括分别沿着第一方向延伸的一第一通道层、一第二通道层、一第三通道层及一第四通道层，其中第一通道层及第二通道层对应于第一存储器串列且耦接于第一导电柱与第二导电柱，第一通道层及第二通道层之间彼此分开。第三通道层及第四通道层对应于第二存储器串列且耦接于第二导电柱与第三导电柱，第三通道层及第四通道层之间彼此分开。存储器结构设置于叠层与这些通道结构之间。
相较于存储器串列彼此分开没有共享任何导电柱的比较例而言，由于本发明的存储器装置中相邻的存储器串列可共享一导电柱，位线之间可具有较小的间距，故可降低存储单元的尺寸，使存储单元体列的排列更为紧密，进而可提高存储器装置的存储容量。
至此，已经结合附图对本公开实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器装置，其中，包括：
一叠层，形成于一衬底上，该叠层包括交替叠层的多个绝缘层及多个导电层；以及
多个存储器串列，分别沿着一第一方向穿过该叠层，这些存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中该第一存储器串列及该第二存储器串列包括多个导电柱、多个通道结构以及多个存储器结构；
其中这些导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，分别沿着该第一方向延伸且彼此电性隔离，该第二导电柱设置于该第一导电柱与该第三导电柱之间，该第一存储器串列及该第二存储器串列共享该第二导电柱；
其中这些通道结构包括分别沿着该第一方向延伸的一第一通道层、一第二通道层、一第三通道层及一第四通道层，其中该第一通道层及该第二通道层对应于该第一存储器串列且耦接于该第一导电柱与该第二导电柱，该第一通道层及该第二通道层之间彼此分开；其中该第三通道层及该第四通道层对应于该第二存储器串列且耦接于该第二导电柱与该第三导电柱，该第三通道层及该第四通道层之间彼此分开；以及
其中这些存储器结构设置于该叠层与这些通道结构之间。
2.根据权利要求1所述的存储器装置，其中，这些存储器结构直接接触于该第一导电柱、该第二导电柱及该第三导电柱。
3.根据权利要求1所述的存储器装置，其中，对应于该第一存储器串列及该第二存储器串列的这些存储器结构是彼此分开。
4.根据权利要求1所述的存储器装置，其中，该第一导电柱、该第二导电柱及该第三导电柱的横截面是圆形、椭圆形或矩形。
5.一种存储器装置的制造方法，其中，包括：
提供一层叠结构于一衬底上，该层叠结构包括交替叠层的多个绝缘层及多个牺牲层；
形成多个开口，这些开口沿着一第一方向穿过该层叠结构；
依序填充一通道材料及一绝缘材料于这些开口中；
沿着该第一方向移除部分的该通道材料、部分的该绝缘材料、部分的这些绝缘层及部分的这些牺牲层以在相邻的这些开口之间以及这些开口的最外2侧形成多个延伸孔洞，剩余部分的该通道材料形成连接于这些延伸孔洞的多个通道结构，其中这些延伸孔洞是与这些开口沿着一第二方向交替排列且彼此连接，该第二方向垂直于该第一方向；
填充一导电材料于这些延伸孔洞之中，以形成多个导电柱，这些导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，该第二导电柱设置于该第一导电柱与该第三导电柱之间；
移除这些牺牲层，以暴露部分的这些导电柱及这些通道结构；
在这些牺牲层被移除的位置依序形成多个存储器结构以及交替叠层于这些绝缘层的多个导电层，这些绝缘层及这些导电层形成一叠层，这些存储器结构设置于该叠层与这些通道结构之间，这些存储器结构、这些通道结构与这些导电层的每个重叠位置形成一存储单元，多个该存储单元形成分别沿着该第一方向延伸的多个存储器串列，这些存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中该第一存储器串列及该第二存储器串列共享该第二导电柱。
6.一种存储器装置的制造方法，其中，包括：
提供一层叠结构于一衬底上，该层叠结构包括交替叠层的多个绝缘层及多个牺牲层；
形成多个开口，这些开口沿着一第一方向穿过该层叠结构；
依序填充一存储器材料、一通道材料及一绝缘材料于这些开口中；
沿着该第一方向移除部分的该存储器材料、部分的该通道材料、部分的该绝缘材料、部分的这些绝缘层及部分的这些牺牲层以在相邻的这些开口之间以及这些开口的最外2侧形成多个延伸孔洞，剩余部分的该通道材料形成连接于这些延伸孔洞的多个通道结构，剩余部分的该存储器材料形成环绕这些通道结构的多个存储器结构，其中这些延伸孔洞是与这些开口沿着一第二方向交替排列且彼此连接，该第二方向垂直于该第一方向；
填充一导电材料于这些延伸孔洞之中，以形成多个导电柱，这些导电柱包括一第一导电柱、一第二导电柱及一第三导电柱，该第二导电柱设置于该第一导电柱与该第三导电柱之间；
移除这些牺牲层，以暴露部分的这些导电柱及这些存储器结构；
在这些牺牲层被移除的位置形成交替叠层于这些绝缘层的多个导电层，这些绝缘层及这些导电层形成一叠层，这些存储器结构设置于该叠层与这些通道结构之间，这些存储器结构、这些通道结构与这些导电层的每个重叠位置形成一存储单元，多个该存储单元形成分别沿着该第一方向延伸的多个存储器串列，这些存储器串列包括相邻的一第一存储器串列及一第二存储器串列，其中该第一存储器串列及该第二存储器串列共享该第二导电柱。
7.一种存储器装置的操作方法，其中，包括：
提供一种根据权利要求1所述的存储器装置，若欲对该第二存储单元串列中的一特定存储单元进行一读取操作、一编程操作或一擦除操作，则施加一第一电压于该第二导电柱，施加一第二电压于该第三导电柱，施加一第三电压于耦接于该特定存储单元的该导电层，并施加一第四电压于未耦接于该特定存储单元的这些导电层，其中该第三电压的绝对值大于该第四电压的绝对值。
8.根据权利要求7所述的存储器装置的操作方法，其中，该特定存储单元包括一第一位点及一第二位点，该第一位点相较于该第二位点而言较邻近于该第三导电柱，该第二位点相较于该第一位点而言较邻近于该第二导电柱。
9.根据权利要求8所述的存储器装置的操作方法，其中，当欲对该特定存储单元的该第一位点进行该读取操作时，该第一电压高于该第二电压，该第二电压与该第一电压之间的差异值是介于0.1V至2V，且该第三电压高于该第四电压。
10.根据权利要求8所述的存储器装置的操作方法，其中，当欲对该特定存储单元的该第一位点进行该编程操作时，该第二电压高于该第一电压，该第二电压与该第一电压之间的差异值是介于3V至5V，且该第三电压高于该第四电压。
CN202110312383.6A 2021-03-10 2021-03-24 存储器装置及其制造方法、操作方法 Pending CN115084147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/249,701 2021-03-10
US17/249,701 US20220293628A1 (en) 2021-03-10 2021-03-10 Memory device and method for manufacturing the same and method for operating the same

Publications (1)

Publication Number Publication Date
CN115084147A true CN115084147A (zh) 2022-09-20

Family

ID=83195251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110312383.6A Pending CN115084147A (zh) 2021-03-10 2021-03-24 存储器装置及其制造方法、操作方法

Country Status (2)

Country Link
US (1) US20220293628A1 (zh)
CN (1) CN115084147A (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449054A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法
CN1848439A (zh) * 2006-04-10 2006-10-18 清华大学 一种陷阱电荷俘获型的快闪存储器阵列结构及其操作方法
US20080217673A1 (en) * 2007-02-05 2008-09-11 Spansion Llc Semiconductor device and method for manufacturing the same
CN101677017A (zh) * 2008-09-19 2010-03-24 旺宏电子股份有限公司 一种存储器阵列中的非挥发存储单元的运作方法
CN101887749A (zh) * 2009-05-13 2010-11-17 旺宏电子股份有限公司 存储器装置及其操作方法
CN102122661A (zh) * 2009-12-16 2011-07-13 三星电子株式会社 半导体器件及其制造方法
US20120003800A1 (en) * 2010-07-02 2012-01-05 Lee Changhyun Methods of Forming Nonvolatile Memory Devices Having Vertically Integrated Nonvolatile Memory Cell Sub-Strings Therein and Nonvolatile Memory Devices Formed Thereby
CN103258826A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 非易失性存储器件及其操作方法和制造方法
US20140239376A1 (en) * 2013-02-26 2014-08-28 Gang Zhang Vertical memory devices and methods of manufacturing the same
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN106469734A (zh) * 2015-08-11 2017-03-01 旺宏电子股份有限公司 存储器元件及其制作方法
CN107025939A (zh) * 2015-12-07 2017-08-08 格罗方德半导体公司 双位3t高密度mtprom阵列
CN107039443A (zh) * 2015-07-23 2017-08-11 旺宏电子股份有限公司 存储器元件及其制作方法
CN109003987A (zh) * 2017-06-06 2018-12-14 旺宏电子股份有限公司 存储器元件及其制作方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110268523A (zh) * 2017-02-04 2019-09-20 三维单晶公司 3d半导体装置及结构
CN111564169A (zh) * 2020-04-30 2020-08-21 北京大学 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449054A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 对虚拟接地非易失内存阵列编程而不干扰相邻单元的设备及方法
CN1848439A (zh) * 2006-04-10 2006-10-18 清华大学 一种陷阱电荷俘获型的快闪存储器阵列结构及其操作方法
US20080217673A1 (en) * 2007-02-05 2008-09-11 Spansion Llc Semiconductor device and method for manufacturing the same
CN101677017A (zh) * 2008-09-19 2010-03-24 旺宏电子股份有限公司 一种存储器阵列中的非挥发存储单元的运作方法
CN101887749A (zh) * 2009-05-13 2010-11-17 旺宏电子股份有限公司 存储器装置及其操作方法
CN102122661A (zh) * 2009-12-16 2011-07-13 三星电子株式会社 半导体器件及其制造方法
US20120003800A1 (en) * 2010-07-02 2012-01-05 Lee Changhyun Methods of Forming Nonvolatile Memory Devices Having Vertically Integrated Nonvolatile Memory Cell Sub-Strings Therein and Nonvolatile Memory Devices Formed Thereby
CN103258826A (zh) * 2012-02-20 2013-08-21 爱思开海力士有限公司 非易失性存储器件及其操作方法和制造方法
US20140239376A1 (en) * 2013-02-26 2014-08-28 Gang Zhang Vertical memory devices and methods of manufacturing the same
KR20140106173A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN105374795A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 具有稳定结构的半导体器件及其制造方法
CN107039443A (zh) * 2015-07-23 2017-08-11 旺宏电子股份有限公司 存储器元件及其制作方法
CN106469734A (zh) * 2015-08-11 2017-03-01 旺宏电子股份有限公司 存储器元件及其制作方法
CN107025939A (zh) * 2015-12-07 2017-08-08 格罗方德半导体公司 双位3t高密度mtprom阵列
CN110268523A (zh) * 2017-02-04 2019-09-20 三维单晶公司 3d半导体装置及结构
US20200013791A1 (en) * 2017-02-04 2020-01-09 Monolithic 3D Inc. 3d semiconductor device and structure
CN109003987A (zh) * 2017-06-06 2018-12-14 旺宏电子股份有限公司 存储器元件及其制作方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111564169A (zh) * 2020-04-30 2020-08-21 北京大学 三维垂直阻变存储器阵列及其操作方法、装置、设备及介质

Also Published As

Publication number Publication date
US20220293628A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
USRE48766E1 (en) Three-dimensional nonvolatile memory cell structure with upper body connection
US9859004B1 (en) Three-dimensional NAND non-volatile memory and dram memory devices on a single substrate
US9893076B2 (en) Access transistor of a nonvolatile memory device and method for fabricating same
US9287291B2 (en) Multiple-bit-per-cell, independent double gate, vertical channel memory having split channel
US9343152B2 (en) Cell array with a manufacturable select gate for a nonvolatile semiconductor memory device
KR101975812B1 (ko) 메모리 스트링 내에 다이오드를 구비하는 3차원 어레이의 메모리 구조
US8030700B2 (en) Semiconductor memory device
US8890233B2 (en) 3D memory array with improved SSL and BL contact layout
US10468433B2 (en) Three-dimensional semiconductor devices including gate electrodes
KR101076149B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
TWI462116B (zh) 具有改良串列選擇線和位元線接觸佈局的三維記憶陣列
WO2018160242A1 (en) Forming memory cell film in stack opening
KR20130095499A (ko) 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
KR20120022676A (ko) 메모리 스트링에 다이오드를 갖춘 3ｄ 어레이의 메모리 구조
WO2016154597A1 (en) Three-dimensional double density nand flash memory
KR20080092290A (ko) 반도체 기억 장치
US8687425B2 (en) Nonvolatile memory device, method for operating the same, and method for fabricating the same
KR101037621B1 (ko) 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법
US9779948B1 (en) Method of fabricating 3D NAND
US9673216B1 (en) Method of forming memory cell film
KR20030081623A (ko) 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법
US10636812B1 (en) Reducing word line capacitance in 3D memory
CN115084147A (zh) 存储器装置及其制造方法、操作方法
TWI763361B (zh) 記憶體裝置及製造方法及其操作方法
US20210249435A1 (en) Memory device and manufacturing method for the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination