CN115064522B - 一种薄膜式emi滤波器结构及其制造方法 - Google Patents

一种薄膜式emi滤波器结构及其制造方法 Download PDF

Info

Publication number
CN115064522B
CN115064522B CN202210964300.6A CN202210964300A CN115064522B CN 115064522 B CN115064522 B CN 115064522B CN 202210964300 A CN202210964300 A CN 202210964300A CN 115064522 B CN115064522 B CN 115064522B
Authority
CN
China
Prior art keywords
substrate
dry film
square
substrate pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210964300.6A
Other languages
English (en)
Other versions
CN115064522A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210964300.6A priority Critical patent/CN115064522B/zh
Publication of CN115064522A publication Critical patent/CN115064522A/zh
Application granted granted Critical
Publication of CN115064522B publication Critical patent/CN115064522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提出了一种薄膜式EMI滤波器结构及其制造方法。所述薄膜式EMI滤波器结构包括多个芯片和多个基板PAD；所述多个芯片和多个基板PAD均设置于基板上；所述多个芯片和多个基板PAD上均布设一层有机干膜；在与所述基板PAD对应的有机干膜上开设有螺旋式干膜开窗；在所述有机干膜和螺旋式干膜开窗上设置有EMI屏蔽层，并且，所述EMI屏蔽层通过所述螺旋式干膜开窗渗透布设与所述基板PAD的表面上粘合；所述基板与盖板键合形成封装结构。

Description

一种薄膜式EMI滤波器结构及其制造方法
技术领域
本发明提出了一种薄膜式EMI滤波器结构及其制造方法，属于薄膜滤波器技术领域。
背景技术
EMI滤波器起到两个低通滤波器的作用：一个是衰减共模干扰，另一个是衰减差模干扰。EMI滤波器能在阻带范围内衰减射频能量，而让工频无衰减，或者很少的衰减，就能通过EMI滤波器。EMI滤波器是电子设备设计工程师控制传导电磁干扰和辐射电磁干扰的首选工具。现有薄膜式EMI滤波器仍然存在抗干扰能力较差的问题。
发明内容
本发明提供了一种薄膜式EMI滤波器结构及其制造方法，用以解决现有滤波器抗电磁干扰能力较差的问题，所采取的技术方案如下：
一种薄膜式EMI滤波器结构，所述薄膜式EMI滤波器结构包括多个芯片和多个基板PAD；所述多个芯片和多个基板PAD均设置于基上；所述多个芯片和多个基板PAD上均布设一层有机干膜；在与所述基板PAD对应的有机干膜上开设有螺旋式干膜开窗；在所述有机干膜和螺旋式干膜开窗上设置有EMI屏蔽层，并且，所述EMI屏蔽层通过所述螺旋式干膜开窗渗透布设与所述基板PAD的表面上粘合；所述基板与盖板键合形成封装结构。
进一步地，所述螺旋式干膜开窗包括正方形上开窗口和正方形下底口；所述正方形上开窗口的边长小于所述正方形下底口的边长。
进一步地，所述正方形上开窗口的顶角与所述正方形下底口的顶角之间存在扭转夹角α；并且，所述正方形上开窗口的顶角与所述正方形下底口的顶角通过顺时针或逆时针的弧形楞边l对应相连。
其中，所述扭转夹角α通过如下公式获取：
Figure 79521DEST_PATH_IMAGE001
其中，α表示所述正方形上开窗口的顶角与所述正方形下底口的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口的边长；L 2表示所述正方形下底口的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
进一步地，所述正方形上开窗口的边长与所述基板PAD的上表面边长之间具有如下约束条件：
Figure 370825DEST_PATH_IMAGE002
其中，L 1表示所述正方形上开窗口的边长；L p 表示所述基板PAD的长边长度；D p 表示所述基板PAD的宽边长度，并且，L p /D p 不超过2.6。
进一步地，所述正方形下底口的边长与所述基板PAD的上表面边长之间具有如下约束条件：
Figure 231333DEST_PATH_IMAGE003
其中，L 2表示所述正方形下底口的边长；L p 表示所述基板PAD的长边长度；D p 表示所述基板PAD的宽边长度，并且，L p /D p 不超过2.6。
进一步地，所述基板PAD包括第一基板PAD和第二基板PAD；所述第一基板PAD设置于每相邻两个芯片之间；所述第二基板PAD设置于所述芯片与封装结构侧壁之间的边界区域所对应的基板的上表面上。
进一步地，所述第二基板PAD上的有机干膜的厚度大于所述第一基板PAD上的有机干膜的厚度。
一种薄膜式EMI滤波器结构的制造方法，所述制造方法包括：
步骤1、在基板上通过SMT工序制备多个芯片和多个基板PAD，其中，所述基板PAD分别设置于每相邻两个芯片之间的基板区域上，和，所述第二基板PAD设置于所述芯片与封装结构侧壁之间的基板区域上；
步骤2、在所述芯片和基板PAD上布设有机干膜，并且，设置于每相邻两个芯片之间的基板区域上的基板PAD上布设的有机干膜的厚度小于设置于所述芯片与封装结构侧壁之间的基板区域上基板PAD上布设的有机干膜的厚度；
步骤3、根据所述基板PAD的位置和尺寸设置螺旋式干膜开窗的参数数据，并按照所述螺旋式干膜开窗的参数数据分别在所述基板PAD上布设的有机干膜处设置干膜开窗；
步骤4、在所述有机干膜上利用CVD、PVD或溅射方式形成一层EMI屏蔽层，并且，所述EMI屏蔽层通过所述螺旋式干膜开窗渗透布设与所述基板PAD的表面上粘合；
步骤5、在将盖板与基板进行键合封装。
进一步地，根据所述基板PAD的位置和尺寸设置螺旋式干膜开窗的参数数据，包括：
步骤301、确定所述基板PAD的安装位置，获取所述基板PAD的上表面面积以及有机干膜的厚度；
步骤302、根据所述基板PAD的上表面面积以及有机干膜的厚度，设置所述螺旋式干膜开窗的正方形上开窗口和正方形下底口的边长长度；
步骤303、根据所述基板PAD的上表面面积以及有机干膜的厚度，设置所述正方形上开窗口的顶角与所述正方形下底口的顶角之间的扭转夹角α的角度。
进一步地，所述正方形上开窗口的边长与所述基板PAD的上表面边长之间具有如下约束条件：
Figure 899075DEST_PATH_IMAGE004
其中，L 1表示所述正方形上开窗口的边长；L p 表示所述基板PAD的长边长度；D p 表示所述基板PAD的宽边长度，并且，L p /D p 不超过2.6。
所述正方形下底口的边长与所述基板PAD的上表面边长之间具有如下约束条件：
Figure 662894DEST_PATH_IMAGE005
其中，L 2表示所述正方形下底口的边长；L p 表示所述基板PAD的长边长度；D p 表示所述基板PAD的宽边长度，并且，L p /D p 不超过2.6。
其中，所述扭转夹角α通过如下公式获取：
Figure 125099DEST_PATH_IMAGE001
其中，α表示所述正方形上开窗口的顶角与所述正方形下底口的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口的边长；L 2表示所述正方形下底口的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
本发明有益效果：
本发明提出的一种薄膜式EMI滤波器结构及其制造方法能够通过开设螺旋式干膜开窗和设置EMI屏蔽层的方式，通过喷涂导电环氧树脂的方式，形成薄的金属保护层。同时，通过干膜开窗、EMI屏蔽层和基板PAD的连接起到隔离芯片之间电磁干扰的作用。另一方面，通过设置螺旋式干膜开窗能够有效降低薄膜式EMI滤波器在设置开窗后形成的振动扰动，进而有效提高薄膜式EMI滤波器的运行稳定性、抗干扰性和性能质量。
附图说明
图1为本发明所述薄膜式EMI滤波器结构示意图；
图2为本发明所述薄膜式EMI滤波器结构的螺旋式干膜开窗的俯视图；
图3为本发明所述薄膜式EMI滤波器结构的螺旋式干膜开窗的侧视图；
图4为本发明所述薄膜式EMI滤波器结构的制造方法的流程图之一；
图5为本发明所述薄膜式EMI滤波器结构的制造方法的流程图之二；
（1，基板；2，基板PAD；3，芯片；4，有机干膜；5，螺旋式干膜开窗；6，EMI屏蔽层；7，盖板；21，第一基板PAD；22，第二基板PAD；51，正方形上开窗口；52，正方形下底口）。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
一种薄膜式EMI滤波器结构，如图1所示，所述薄膜式EMI滤波器结构包括多个芯片3和多个基板PAD2；所述多个芯片3和多个基板PAD2均设置于基板1上；所述多个芯片3和多个基板PAD2上均布设一层有机干膜4；在与所述基板PAD2对应的有机干膜上开设有螺旋式干膜开窗5；在所述有机干膜4和螺旋式干膜开窗5上设置有EMI屏蔽层6，并且，所述EMI屏蔽层6通过所述螺旋式干膜开窗5渗透布设与所述基板PAD2的表面上粘合；所述基板1与盖板7键合形成封装结构。本发明的一个实施例，所述基板PAD2包括第一基板PAD21和第二基板PAD22；所述第一基板PAD21设置于每相邻两个芯片3之间；所述第二基板PAD22设置于所述芯片3与封装结构侧壁之间的边界区域所对应的基板1的上表面上。所述第二基板PAD22上的有机干膜的厚度大于所述第一基板PAD21上的有机干膜的厚度。
其中，如图2和图3所示，所述螺旋式干膜开窗5包括正方形上开窗口51和正方形下底口52；所述正方形上开窗口51的边长小于所述正方形下底口52的边长。并且，所述正方形上开窗口51的边长和正方形下底口52的边长均不与所述基板PAD2的任何一个边平行。
所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间存在扭转夹角α；并且，所述正方形上开窗口51的顶角与所述正方形下底口52的顶角通过顺时针或逆时针的弧形楞边l对应相连。
上述技术方案的工作原理为：本实施例提出的一种薄膜式EMI滤波器结构通过喷涂导电环氧树脂的方式，形成薄的金属保护层。同时，通过干膜开窗、EMI屏蔽层和基板PAD的连接起到隔离芯片之间电磁干扰的作用。
同时，由于薄膜式滤波器整体结构较小，其滤波器上设置的基板PAD的尺寸结构更小，并且，所述薄膜滤波器在运行过程中会产生高频振动，在高频振动过程中由于基板PAD的尺寸非常小，导致其振动杂模干扰能力较弱，如果在其上表面的有机干膜进行开窗的话，会在基板PAD和有机干膜作为整体结构时，开窗部分易增大基板PAD在振动过程中的扰动，即使干膜开窗内由EMI屏蔽层进行填充，但由于EMI屏蔽层和有机干膜的材质不同，导致其密度不同，同样在高频振动过程中会产生扰动因素，影响薄膜式EMI滤波器的运行稳定性和性能质量。因此，通过设置带有边长均不与所述基板PAD2的任何一个边平行的正方形上开窗口51和正方形下底口52的螺旋式开窗，通过不平行的纵向开窗结构在平面方向上降低高频振动对纵向开窗形成的空腔的扰动影响。同时，所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间存在扭转夹角α的设置通过扭转式空腔结构在纵向垂直方向上通过棱边非处于同一平面的设置卸掉高频振动产生的扰动力，进而降低高频振动对纵向开窗形成的空腔的扰动影响，通过这种方式在平面方向和垂直方向的两个方向上提高对高频振动产生的抗干扰性。
上述技术方案的效果为：本实施例提出的一种薄膜式EMI滤波器结构能够通过开设螺旋式干膜开窗和设置EMI屏蔽层的方式，通过喷涂导电环氧树脂的方式，形成薄的金属保护层。同时，通过干膜开窗、EMI屏蔽层和基板PAD的连接起到隔离芯片之间电磁干扰的作用。另一方面，通过设置螺旋式干膜开窗能够有效降低薄膜式EMI滤波器在设置开窗后形成的振动扰动，进而有效提高薄膜式EMI滤波器的运行稳定性、抗干扰性和性能质量。
本发明的一个实施例，所述扭转夹角α通过如下公式获取：
Figure 613849DEST_PATH_IMAGE001
其中，α表示所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口51的边长；L 2表示所述正方形下底口52的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
上述技术方案的工作原理及效果为：随着开窗形成的空腔的高度不同，其在高频振动中受到的扰动影响也随之不同，而随着所受扰动不同扭转角度也随之不同，因此，通过上述角度设置方式获取的正方形上开窗口和正方形下底口之间的扭转角度能够充分结合正方形上开窗口和正方形下底口的开口大小以及开窗空腔的高度与正方形上开窗口和正方形下底口之间的大小关系进行设置。能够使获得的扭转角度能够最大限度降低高频振动对基板PAD和有机干膜形成的整体结构产生的干扰性，进而有效提高薄膜式EMI滤波器的运行稳定性、抗干扰性和性能质量。
本发明的一个实施例，所述正方形上开窗口51的边长与所述基板PAD2的上表面边长之间具有如下约束条件：
Figure 944337DEST_PATH_IMAGE002
其中，L 1表示所述正方形上开窗口51的边长；L p 表示所述基板PAD2的长边长度；D p 表示所述基板PAD2的宽边长度，并且，L p /D p 不超过2.6。
并且，所述正方形下底口52的边长与所述基板PAD2的上表面边长之间具有如下约束条件：
Figure 936563DEST_PATH_IMAGE003
其中，L 2表示所述正方形下底口52的边长；L p 表示所述基板PAD2的长边长度；D p 表示所述基板PAD2的宽边长度，并且，L p /D p 不超过2.6。
上述技术方案的工作原理及效果为：由于薄膜式滤波器整体结构较小，其滤波器上设置的基板PAD的尺寸结构更小，并且，所述薄膜滤波器在运行过程中会产生高频振动，在高频振动过程中由于基板PAD的尺寸非常小，导致其振动杂模干扰能力较弱，如果在其上表面的有机干膜进行开窗的话，会在基板PAD和有机干膜作为整体结构时，开窗部分易增大基板PAD在振动过程中的扰动，即使干膜开窗内由EMI屏蔽层进行填充，但由于EMI屏蔽层和有机干膜的材质不同，导致其密度不同，同样在高频振动过程中会产生扰动因素，影响薄膜式EMI滤波器的运行稳定性和性能质量。而开窗尺寸越大，越易增大空腔尺寸，进而造成空腔震动增大扰动力，降低滤波器性能。而空腔开口尺寸太小，又会在EMI屏蔽层在填充开窗空腔时，使EMI屏蔽层喷溅过程中堵塞开窗口导致EMI屏蔽层无法下渗入开窗空腔底部，导致EMI屏蔽层无法完全与基板PAD进行完全解除，影响抗电磁干扰性能。因此，通过上述比例约束条件设置的正方形上开窗口和正方形下底口的边长，既能够最大限度降低开窗空腔尺寸，提高空腔的抗高频振动扰动能力，又能够保证开窗大小不会堵塞开窗口，并且，开窗上方窗口大小结合扭转角度产生的空腔壁的倾斜角度既能够最大限度抵抗扰动力，又能够提高EMI屏蔽层下渗速度，进而有效提高EMI屏蔽层与基板PAD接触完整度和EMI屏蔽层制造效率。
本发明实施例提出了一种薄膜式EMI滤波器结构的制造方法，如图4所示，所述制造方法包括：
步骤1、在基板1上通过SMT工序制备多个芯片3和多个基板PAD2，其中，所述基板PAD2分别设置于每相邻两个芯片3之间的基板区域上，和，所述第二基板PAD22设置于所述芯片3与封装结构侧壁之间的基板区域上；
步骤2、在所述芯片3和基板PAD2上布设有机干膜4，并且，设置于每相邻两个芯片3之间的基板区域上的基板PAD2上布设的有机干膜的厚度小于设置于所述芯片3与封装结构侧壁之间的基板区域上基板PAD2上布设的有机干膜的厚度；
步骤3、根据所述基板PAD2的位置和尺寸设置螺旋式干膜开窗5的参数数据，并按照所述螺旋式干膜开窗5的参数数据分别在所述基板PAD2上布设的有机干膜处设置干膜开窗；
步骤4、在所述有机干膜4上利用CVD、PVD或溅射方式形成一层EMI屏蔽层6，并且，所述EMI屏蔽层6通过所述螺旋式干膜开窗5渗透布设与所述基板PAD2的表面上粘合；
步骤5、在将盖板7与基板1进行键合封装。
上述技术方案的工作原理为：首先，在基板1上通过SMT工序制备多个芯片3和多个基板PAD2，其中，所述基板PAD2分别设置于每相邻两个芯片3之间的基板区域上，和，所述第二基板PAD22设置于所述芯片3与封装结构侧壁之间的基板区域上；然后，在所述芯片3和基板PAD2上布设有机干膜4，并且，设置于每相邻两个芯片3之间的基板区域上的基板PAD2上布设的有机干膜的厚度小于设置于所述芯片3与封装结构侧壁之间的基板区域上基板PAD2上布设的有机干膜的厚度；之后，根据所述基板PAD2的位置和尺寸设置螺旋式干膜开窗5的参数数据，并按照所述螺旋式干膜开窗5的参数数据分别在所述基板PAD2上布设的有机干膜处设置干膜开窗；随后，在所述有机干膜4上利用CVD、PVD或溅射方式形成一层EMI屏蔽层6，并且，所述EMI屏蔽层6通过所述螺旋式干膜开窗5渗透布设与所述基板PAD2的表面上粘合；最后，在将盖板7与基板1进行键合封装。
上述技术方案的效果为：本实施例提出的一种滤波器制造方法形成的薄膜式EMI滤波器结构通过喷涂导电环氧树脂的方式，形成薄的金属保护层。同时，通过干膜开窗、EMI屏蔽层和基板PAD的连接起到隔离芯片之间电磁干扰的作用。
同时，由于薄膜式滤波器整体结构较小，其滤波器上设置的基板PAD的尺寸结构更小，并且，所述薄膜滤波器在运行过程中会产生高频振动，在高频振动过程中由于基板PAD的尺寸非常小，导致其振动杂模干扰能力较弱，如果在其上表面的有机干膜进行开窗的话，会在基板PAD和有机干膜作为整体结构时，开窗部分易增大基板PAD在振动过程中的扰动，即使干膜开窗内由EMI屏蔽层进行填充，但由于EMI屏蔽层和有机干膜的材质不同，导致其密度不同，同样在高频振动过程中会产生扰动因素，影响薄膜式EMI滤波器的运行稳定性和性能质量。因此，通过设置带有边长均不与所述基板PAD2的任何一个边平行的正方形上开窗口51和正方形下底口52的螺旋式开窗，通过不平行的纵向开窗结构在平面方向上降低高频振动对纵向开窗形成的空腔的扰动影响。同时，所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间存在扭转夹角α的设置通过扭转式空腔结构在纵向垂直方向上通过棱边非处于同一平面的设置卸掉高频振动产生的扰动力，进而降低高频振动对纵向开窗形成的空腔的扰动影响，通过这种方式在平面方向和垂直方向的两个方向上提高对高频振动产生的抗干扰性。
本发明的一个实施例，如图5所示，根据所述基板PAD2的位置和尺寸设置螺旋式干膜开窗5的参数数据，包括：
步骤301、确定所述基板PAD2的安装位置，获取所述基板PAD2的上表面面积以及有机干膜的厚度；
步骤302、根据所述基板PAD2的上表面面积以及有机干膜的厚度，设置所述螺旋式干膜开窗5的正方形上开窗口和正方形下底口52的边长长度；
步骤303、根据所述基板PAD2的上表面面积以及有机干膜的厚度，设置所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间的扭转夹角α的角度。
其中，所述正方形上开窗口51的边长与所述基板PAD2的上表面边长之间具有如下约束条件：
Figure 959883DEST_PATH_IMAGE004
其中，L 1表示所述正方形上开窗口51的边长；L p 表示所述基板PAD2的长边长度；D p 表示所述基板PAD2的宽边长度，并且，L p /D p 不超过2.6。
所述正方形下底口52的边长与所述基板PAD2的上表面边长之间具有如下约束条件：
Figure 670350DEST_PATH_IMAGE005
其中，L 2表示所述正方形下底口52的边长；L p 表示所述基板PAD2的长边长度；D p 表示所述基板PAD2的宽边长度，并且，L p /D p 不超过2.6。
其中，所述扭转夹角α通过如下公式获取：
Figure 538949DEST_PATH_IMAGE001
其中，α表示所述正方形上开窗口51的顶角与所述正方形下底口52的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口51的边长；L 2表示所述正方形下底口52的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
上述技术方案的工作原理和效果为：随着开窗形成的空腔的高度不同，其在高频振动中受到的扰动影响也随之不同，而随着所受扰动不同扭转角度也随之不同，因此，通过上述角度设置方式获取的正方形上开窗口和正方形下底口之间的扭转角度能够充分结合正方形上开窗口和正方形下底口的开口大小以及开窗空腔的高度与正方形上开窗口和正方形下底口之间的大小关系进行设置。能够使获得的扭转角度能够最大限度降低高频振动对基板PAD和有机干膜形成的整体结构产生的干扰性，进而有效提高薄膜式EMI滤波器的运行稳定性、抗干扰性和性能质量。
由于薄膜式滤波器整体结构较小，其滤波器上设置的基板PAD的尺寸结构更小，并且，所述薄膜滤波器在运行过程中会产生高频振动，在高频振动过程中由于基板PAD的尺寸非常小，导致其振动杂模干扰能力较弱，如果在其上表面的有机干膜进行开窗的话，会在基板PAD和有机干膜作为整体结构时，开窗部分易增大基板PAD在振动过程中的扰动，即使干膜开窗内由EMI屏蔽层进行填充，但由于EMI屏蔽层和有机干膜的材质不同，导致其密度不同，同样在高频振动过程中会产生扰动因素，影响薄膜式EMI滤波器的运行稳定性和性能质量。而开窗尺寸越大，越易增大空腔尺寸，进而造成空腔震动增大扰动力，降低滤波器性能。而空腔开口尺寸太小，又会在EMI屏蔽层在填充开窗空腔时，使EMI屏蔽层喷溅过程中堵塞开窗口导致EMI屏蔽层无法下渗入开窗空腔底部，导致EMI屏蔽层无法完全与基板PAD进行完全解除，影响抗电磁干扰性能。因此，通过上述比例约束条件设置的正方形上开窗口和正方形下底口的边长，既能够最大限度降低开窗空腔尺寸，提高空腔的抗高频振动扰动能力，又能够保证开窗大小不会堵塞开窗口，并且，开窗上方窗口大小结合扭转角度产生的空腔壁的倾斜角度既能够最大限度抵抗扰动力，又能够提高EMI屏蔽层下渗速度，进而有效提高EMI屏蔽层与基板PAD接触完整度和EMI屏蔽层制造效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种薄膜式EMI滤波器结构，其特征在于，所述薄膜式EMI滤波器结构包括多个芯片（3）和多个基板PAD（2）；所述多个芯片（3）和多个基板PAD（2）均设置于基板（1）上；所述多个芯片（3）和多个基板PAD（2）上均布设一层有机干膜（4）；在与所述基板PAD（2）对应的有机干膜上开设有螺旋式干膜开窗（5）；在所述有机干膜（4）和螺旋式干膜开窗（5）上设置有EMI屏蔽层（6），并且，所述EMI屏蔽层（6）通过所述螺旋式干膜开窗（5）渗透布设与所述基板PAD（2）的表面上粘合；所述基板（1）与盖板（7）键合形成封装结构；其中，所述螺旋式干膜开窗（5）包括正方形上开窗口（51）和正方形下底口（52）；所述正方形上开窗口（51）的边长小于所述正方形下底口（52）的边长；
所述正方形下底口（52）的边长与所述基板PAD（2）的上表面边长之间具有如下约束条件：
Figure 544918DEST_PATH_IMAGE001
其中，L 2表示所述正方形下底口（52）的边长；L p 表示所述基板PAD（2）的长边长度；D p 表示所述基板PAD（2）的宽边长度，并且，L p /D p 不超过2.6；
其中，所述正方形上开窗口（51）的顶角与所述正方形下底口（52）的顶角之间存在扭转夹角α，并且，所述扭转夹角α通过如下公式获取：
Figure 93711DEST_PATH_IMAGE002
其中，α表示所述正方形上开窗口的顶角与所述正方形下底口的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口的边长；L 2表示所述正方形下底口的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
2.根据权利要求1所述薄膜式EMI滤波器结构，其特征在于，所述正方形上开窗口（51）的顶角与所述正方形下底口（52）的顶角之间存在扭转夹角α；并且，所述正方形上开窗口（51）的顶角与所述正方形下底口（52）的顶角通过顺时针或逆时针的弧形楞边l对应相连。
3.根据权利要求1所述薄膜式EMI滤波器结构，其特征在于，所述正方形上开窗口（51）的边长与所述基板PAD（2）的上表面边长之间具有如下约束条件：
Figure 509649DEST_PATH_IMAGE003
其中，L 1表示所述正方形上开窗口（51）的边长；L p 表示所述基板PAD（2）的长边长度；D p 表示所述基板PAD（2）的宽边长度，并且，L p /D p 不超过2.6。
4.根据权利要求1所述薄膜式EMI滤波器结构，其特征在于，所述基板PAD（2）包括第一基板PAD（21）和第二基板PAD（22）；所述第一基板PAD（21）设置于每相邻两个芯片（3）之间；所述第二基板PAD（22）设置于所述芯片（3）与封装结构侧壁之间的边界区域所对应的基板（1）的上表面上。
5.根据权利要求4所述薄膜式EMI滤波器结构，其特征在于，所述第二基板PAD（22）上的有机干膜的厚度大于所述第一基板PAD（21）上的有机干膜的厚度。
6.一种薄膜式EMI滤波器结构的制造方法，其特征在于，所述制造方法包括：
步骤1、在基板（1）上通过SMT工序制备多个芯片（3）和多个基板PAD（2），其中，所述基板PAD（2）分别设置于每相邻两个芯片（3）之间的基板区域上，所述基板PAD（2）包括第一基板PAD（21）和第二基板PAD（22）；所述第一基板PAD（21）设置于每相邻两个芯片（3）之间；所述第二基板PAD（22）设置于所述芯片（3）与封装结构侧壁之间的边界区域所对应的基板（1）的上表面上；
步骤2、在所述芯片（3）和基板PAD（2）上布设有机干膜（4），并且，设置于每相邻两个芯片（3）之间的基板区域上的基板PAD（2）上布设的有机干膜的厚度小于设置于所述芯片（3）与封装结构侧壁之间的基板区域上基板PAD（2）上布设的有机干膜的厚度；
步骤3、根据所述基板PAD（2）的位置和尺寸设置螺旋式干膜开窗（5）的参数数据，并按照所述螺旋式干膜开窗（5）的参数数据分别在所述基板PAD（2）上布设的有机干膜处设置干膜开窗；
步骤4、在所述有机干膜（4）上利用CVD、PVD或溅射方式形成一层EMI屏蔽层（6），并且，所述EMI屏蔽层（6）通过所述螺旋式干膜开窗（5）渗透布设与所述基板PAD（2）的表面上粘合；
步骤5、在将盖板（7）与基板（1）进行键合封装；
其中，所述螺旋式干膜开窗（5）包括正方形上开窗口（51）和正方形下底口（52）；所述正方形上开窗口（51）的边长小于所述正方形下底口（52）的边长；并且，所述正方形上开窗口（51）的边长与所述基板PAD（2）的上表面边长之间具有如下约束条件：
Figure 573420DEST_PATH_IMAGE003
其中，L 1表示所述正方形上开窗口（51）的边长；L p 表示所述基板PAD（2）的长边长度；D p 表示所述基板PAD（2）的宽边长度，并且，L p /D p 不超过2.6；
所述正方形下底口（52）的边长与所述基板PAD（2）的上表面边长之间具有如下约束条件：
Figure 506741DEST_PATH_IMAGE001
其中，L 2表示所述正方形下底口（52）的边长；L p 表示所述基板PAD（2）的长边长度；D p 表示所述基板PAD（2）的宽边长度，并且，L p /D p 不超过2.6；
所述正方形上开窗口（51）的顶角与所述正方形下底口（52）的顶角之间存在扭转夹角α，并且，所述扭转夹角α通过如下公式获取：
Figure 291068DEST_PATH_IMAGE002
其中，α表示所述正方形上开窗口的顶角与所述正方形下底口的顶角之间存在扭转夹角；L 1表示所述正方形上开窗口的边长；L 2表示所述正方形下底口的边长；H表示有机干膜厚度；α 0表示扭转夹角基准值，α 0的取值范围为52°-60°。
7.根据权利要求6所述制造方法，其特征在于，根据所述基板PAD（2）的位置和尺寸设置螺旋式干膜开窗（5）的参数数据，包括：
步骤301、确定所述基板PAD（2）的安装位置，获取所述基板PAD（2）的上表面面积以及有机干膜的厚度；
步骤302、根据所述基板PAD（2）的上表面面积以及有机干膜的厚度，设置所述螺旋式干膜开窗（5）的正方形上开窗口和正方形下底口（52）的边长长度；
步骤303、根据所述基板PAD（2）的上表面面积以及有机干膜的厚度，设置所述正方形上开窗口（51）的顶角与所述正方形下底口（52）的顶角之间的扭转夹角α的角度。
CN202210964300.6A 2022-08-12 2022-08-12 一种薄膜式emi滤波器结构及其制造方法 Active CN115064522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210964300.6A CN115064522B (zh) 2022-08-12 2022-08-12 一种薄膜式emi滤波器结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210964300.6A CN115064522B (zh) 2022-08-12 2022-08-12 一种薄膜式emi滤波器结构及其制造方法

Publications (2)

Publication Number Publication Date
CN115064522A CN115064522A (zh) 2022-09-16
CN115064522B true CN115064522B (zh) 2022-11-15

Family

ID=83208124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210964300.6A Active CN115064522B (zh) 2022-08-12 2022-08-12 一种薄膜式emi滤波器结构及其制造方法

Country Status (1)

Country Link
CN (1) CN115064522B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079469A (ja) * 1996-09-02 1998-03-24 Sumitomo Metal Ind Ltd 薄膜素子、薄膜ｌｃフィルタ素子、薄膜ｌｃフィルタ部品及び薄膜素子の製造方法
KR20080096377A (ko) * 2007-04-27 2008-10-30 삼성에스디아이 주식회사 필터 및 이를 구비하는 플라즈마 디스플레이 장치
CN100555628C (zh) * 2007-10-30 2009-10-28 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构
CN102004940B (zh) * 2010-11-30 2013-01-09 天水华天科技股份有限公司 一种高密度sim卡封装件的生产方法
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages

Also Published As

Publication number Publication date
CN115064522A (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
US9076892B2 (en) Method of producing semiconductor module and semiconductor module
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
US20120241921A1 (en) Integrated circuit packaging system with interposer shield and method of manufacture thereof
US8067825B2 (en) Integrated circuit package system with multiple die
TWI358117B (en) Packaging structure and packaging method thereof
CN1849052A (zh) 电磁干扰屏蔽封装体及其制程
US8766416B2 (en) Semiconductor package and fabrication method thereof
US20120015478A1 (en) Integrated Circuit Stacked Package Precursors and Stacked Packaged Devices and Systems Therefrom
US20100006987A1 (en) Integrated circuit package with emi shield
US9355966B2 (en) Substrate warpage control using external frame stiffener
KR20060129519A (ko) 오버몰드 패키지 및 그 제조 방법
JP2018170419A (ja) 電子部品モジュール
CN110010507A (zh) Sip模块分区电磁屏蔽封装方法
CN103943610A (zh) 一种电子元件封装结构及电子设备
JP2018170421A (ja) 電子部品モジュール、及び電子部品モジュールの製造方法
US20190131250A1 (en) Electromagnetic Interference Shield within Integrated Circuit Encapsulation Using Photonic Bandgap Structure
CN115064522B (zh) 一种薄膜式emi滤波器结构及其制造方法
US20150123251A1 (en) Semiconductor package
JPWO2017043621A1 (ja) 高周波モジュール
US8501540B2 (en) Method for manufacture of inline integrated circuit system
TWI524438B (zh) 具有導線架的積體電路封裝系統及其製造方法
US20020113309A1 (en) Shielding of RF devices
CN206584921U (zh) 预包封多侧边可浸润引线框架结构
CN106206547B (zh) 一种集成电路封装结构及其制造方法
TWM517418U (zh) 隔室遮蔽之多晶片封裝構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant