CN115061964B - 一种低成本低静态功耗的输入扩展电路和扩展方法 - Google Patents
一种低成本低静态功耗的输入扩展电路和扩展方法 Download PDFInfo
- Publication number
- CN115061964B CN115061964B CN202210766306.2A CN202210766306A CN115061964B CN 115061964 B CN115061964 B CN 115061964B CN 202210766306 A CN202210766306 A CN 202210766306A CN 115061964 B CN115061964 B CN 115061964B
- Authority
- CN
- China
- Prior art keywords
- resistor
- pin
- low
- capacitor
- side switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 116
- 238000001514 detection method Methods 0.000 claims description 65
- 239000013256 coordination polymer Substances 0.000 claims description 56
- 238000004891 communication Methods 0.000 claims description 36
- 230000000670 limiting effect Effects 0.000 claims description 21
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 19
- 238000004088 simulation Methods 0.000 claims description 17
- 230000015654 memory Effects 0.000 claims description 16
- 230000002441 reversible effect Effects 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 claims description 12
- 230000002829 reductive effect Effects 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 10
- 230000001105 regulatory effect Effects 0.000 claims description 9
- 101100340317 Arabidopsis thaliana IDL1 gene Proteins 0.000 claims description 8
- 230000001276 controlling effect Effects 0.000 claims description 8
- 230000000087 stabilizing effect Effects 0.000 claims description 8
- 238000009736 wetting Methods 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 7
- 101001042041 Bos taurus Isocitrate dehydrogenase [NAD] subunit beta, mitochondrial Proteins 0.000 claims description 6
- 101000960234 Homo sapiens Isocitrate dehydrogenase [NADP] cytoplasmic Proteins 0.000 claims description 6
- 102100039905 Isocitrate dehydrogenase [NADP] cytoplasmic Human genes 0.000 claims description 6
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000725 suspension Substances 0.000 claims description 5
- 230000005764 inhibitory process Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000001629 suppression Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 abstract description 5
- 238000013016 damping Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 102100037845 Isocitrate dehydrogenase [NADP], mitochondrial Human genes 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 101710102690 Isocitrate dehydrogenase [NADP] cytoplasmic Proteins 0.000 description 4
- 101710175291 Isocitrate dehydrogenase [NADP], mitochondrial Proteins 0.000 description 4
- 101000642258 Homo sapiens Spondin-2 Proteins 0.000 description 2
- 101100370254 Homo sapiens TPX2 gene Proteins 0.000 description 2
- 102100036427 Spondin-2 Human genes 0.000 description 2
- 102100024813 Targeting protein for Xklp2 Human genes 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 101100125460 Arabidopsis thaliana IDH3 gene Proteins 0.000 description 1
- 101100125462 Arabidopsis thaliana IDH5 gene Proteins 0.000 description 1
- 101100340318 Arabidopsis thaliana IDL2 gene Proteins 0.000 description 1
- 101100340319 Arabidopsis thaliana IDL3 gene Proteins 0.000 description 1
- 101100340320 Arabidopsis thaliana IDL4 gene Proteins 0.000 description 1
- 101000599886 Homo sapiens Isocitrate dehydrogenase [NADP], mitochondrial Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3278—Power saving in modem or I/O interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供了一种低成本低静态功耗的输入扩展电路和扩展方法，通过将一路SPI总线扩展为多个数字输入端口，采用SPI总线方式获取输入数据，占用MCU的负荷率低；采用分立器件实现可控电源电路，灵活设置输出电压和电流，保护性能好；采用可控电源给端口采样和保护电路供电，防止MCU端口在断电状态下被供电，泄露电流小，静态功耗低；采用分立器件实现高低边采样电路，灵活设置测量判定域值，测量失效率低；本发明可集成在需要扩展MCU输入端口的任何控制器中或与其它电路组合使用，进行扩展或裁剪，适应不同的MCU输入端口扩展需求；具有通用性强、可扩展性优、可裁剪性好、可重组性佳、实现成本低、可靠性高、寿命长等特点。
Description
技术领域
本发明属于汽车电子控制器技术领域，具体涉及一种低成本低静态功耗的输入扩展电路和扩展方法。
背景技术
BCM：车身控制器；GW：网关控制器；PEPS：无钥匙进入及启动系统；TPMS：胎压侦测系统；MCU：微处理器；BGA：球状阵列封装；LQFP：四方扁平式封装；BOM：物料清单。
在汽车电动化、智能化、网联化趋势推动下，汽车电气架构越来越复杂，为了降低整车成本，减少电子控制器数量，控制整车线束复杂度，支持面向客户的整车功能，汽车域控制器的设计理念应运而生，域控制器就是对功能和零部件的大集成，比如车身域控制器集成了BCM、GW、PEPS、TPMS和空调控制等功能。车身控制器集成的功能很多，需要大量的数字输入输出端口资源，对其它资源要求不高，因此，低成本的MCU除了数字输入输出端口数量不足以外，其它的资源都能满足车身域控制器的要求。
为了应对数字输入输出端口数量不足的问题，绝大多数汽车控制器厂商使用多MCU、或者BGA封装的MCU、或者更高性能的MCU来增加数字输入输出端口数量，这三种方式不仅增加了BOM成本，而且还增加了设计、制造和测试成本。在充分竞争的汽车电子控制器市场，成本是决定控制器能否有市场的关键因素。
现有技术使用多个MCU来增加数字输入输出端口数量，解决单MCU的数字输入输出端口数量不足的问题。缺陷是增加一个或多个MCU，增加了硬件的成本，增加了电路的功耗，多MCU需要协同工作，增加了软件设计和硬件设计的复杂性。
另一种方案是使用BGA封装的MCU来增加数字输入输出端口数量，解决LQFP封装的MCU的数字输入输出端口数量不足的问题。缺陷是BGA封装的MCU比LQFP封装的MCU单价高，造成了BOM成本上升，使用BGA封装的MCU需要使用更多层数的PCB，也造成了PCB的成本增加，BGA封装需要使用更复杂的工艺和更多的检测设备，造成了制造成本上升。
第三种方案是使用高性能的MCU来增加数字输入输出端口数量，解决低性能MCU的数字输入输出端口数量不足的问题。缺陷是高性能的MCU比低性能的MCU的单价高，造成了BOM成本上升，造成了MCU性能资源的浪费。
发明内容
本发明要解决的技术问题是：提供一种低成本低静态功耗的输入扩展电路和扩展方法，用于扩展MCU的数字输入端口。
本发明为解决上述技术问题所采取的技术方案为：一种低成本低静态功耗的输入扩展电路，包括高低边开关输入检测电路模块、数字信号采集和模拟SPI通信电路模块、受控电源电路模块和MCU电路模块；高低边开关输入检测电路模块的数字输入端口IDHn和IDLn分别连接外部高边开关的输出端和外部低边开关的输出端；高低边开关输入检测电路模块通过数字输出端口DIHn和DILn连接多位数字信号采集和模拟SPI通信电路模块的数字输入端口D0～Dn；多位数字信号采集和模拟SPI通信电路模块通过SPI口连接MCU电路模块；MCU电路模块分别通过控制端DO1和检测端AI0、AI1连接受控电源电路模块的受控端DI1和检测输出端AO0、AO1；受控电源电路模块的电源输入端BAT和电源地GND分别接到外接蓄电池的正极和负极上，受控电源电路模块的电源输出端BAT-S和6.2V-S分别用于输出受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S。
按上述方案，高低边开关输入检测电路包括高边开关输入检测电路和低边开关输入检测电路；高边开关输入检测电路输入的IDHn和低边开关输入检测电路输入的IDLn经过静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制、高频滤波、限压措施、湿润电流措施和防漏电流措施后分别对应输出DIHn和DILn；输出DIHn和DILn对输入IDHn和IDLn的响应时间小于2ms；低边开关输入检测电路包括第一MOSFET管Q1、第一稳压二极管D1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3；第一MOSFET管Q1用于进行输入信号IDLn的通断控制，并在多位数字信号采集和模拟SPI通信电路模块的电源关断时避免漏电流；第一MOSFET管Q1的漏极通过串联第二电阻R2后连接外部低边开关的输出端，用于输入外部低边开关信号IDLn；第二电容C2并联在第二电阻R2连接外部低边开关的输出端的连接点与电源地GND之间；第一电阻R1的一端连接上述连接点，另一端用于输入受控蓄电池电源BAT-S，用于承载湿润电流；第二电阻R2是外部开关输入信号的分压限流电阻，第二电容C2是防静电电容；第四电阻R4、第一电容C1和第一稳压二极管D1分别并联在第一MOSFET管Q1的漏极和栅极之间；第四电阻R4是外部开关输入信号分压限流电阻，第一电容C1是高频滤波电容，第一稳压二极管D1用于进行输入限压；第一稳压二极管D1、第二电阻R2和第一电容C1组合用于抗ISO7637脉冲和防反接；第二电阻R2和第一电容C1组合用于防电磁干扰和抑制电磁骚扰；第一MOSFET管Q1的栅极通过串联第三电容C3后接电源地GND；第一MOSFET管Q1的栅极通过串联第六电阻R6后输入受控6.2V稳压电源6.2V-S；第六电阻R6和第三电容C3组成第一MOSFET管Q1的栅极滤波电路；第一MOSFET管Q1的源极通过串联第三电阻R3后输出低边开关检测信号DILn；第一MOSFET管Q1的源极通过串联第五电阻R5后接电源地GND；第三电阻R3是输出限流电阻，第五电阻R5是外部开关输入信号的分压和防悬空电阻；当BAT-S引脚和6.2V-S引脚输入有效电压且4V≤IDLn≤BAT-S时，DILn引脚输出高于2V的高电平；当BAT-S引脚和6.2V-S引脚输入有效电压且0V≤IDLn≤1.5V时，DILn引脚输出低于0.8V的低电平；在休眠状态下，BAT-S引脚和6.2V-S引脚输入0V电压，DILn引脚输出低电平，用于降低电路静态功耗；当BAT-S引脚和6.2V-S引脚输入有效电压且1.5V＜IDLn＜4V时，DILn引脚输出不确定电平；当6.2V-S引脚输入无效电压时，DILn引脚输出0V的低电平；当BAT-S引脚输入无效电压时，DILn引脚输出电平无意义；高边开关输入检测电路包括第二MOSFET管Q2、第二稳压二极管D2、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第四电容C4、第五电容C5、第六电容C6；第二MOSFET管Q2用于进行输入信号IDHn的通断控制，并在多位数字信号采集和模拟SPI通信电路模块的电源关断时避免漏电流；第二MOSFET管Q2的漏极通过串联第七电阻R7后连接外部高边开关的输出端，用于输入外部高边开关信号IDHn；第五电容C5和第九电阻R9分别并联在第二电阻R2连接外部高边开关的输出端的连接点与电源地GND之间；第九电阻R9用于承载湿润电流；第七电阻R7是外部开关输入信号的分压限流电阻；第五电容C5是防静电电容；第十电阻R10、第四电容C4和第二稳压二极管D2分别并联在第二MOSFET管Q2的漏极和栅极之间；第十电阻R10是外部开关输入信号分压限流电阻，第四电容C4是高频滤波电容，第二稳压二极管D2用于进行输入限压；第二稳压二极管D2、第七电阻R7和第四电容C4组合用于抗ISO7637脉冲和防反接；第七电阻R7和第四电容C4组合用于防电磁干扰和抑制电磁骚扰；第二MOSFET管Q2的栅极通过串联第六电容C6后接电源地GND；第二MOSFET管Q2的栅极通过串联第十二电阻R12后输入受控6.2V稳压电源6.2V-S；第十二电阻R12和第六电容C6组成第二MOSFET管Q2的栅极滤波电路；第二MOSFET管Q2的源极通过串联第八电阻R8后输出高边开关检测信号DIHn；第二MOSFET管Q2的源极通过串联第十一电阻R11后接电源地GND；第八电阻R8是输出限流电阻，第十一电阻R11是外部开关输入信号的分压和防悬空电阻；当6.2V-S引脚输入有效电压且4V≤IDHn≤BAT时，DIHn引脚输出高于2V的高电平；当6.2V-S引脚输入有效电压且0V≤IDHn≤1.5V时，DIHn引脚输出低于0.8V的低电平；当6.2V-S引脚输入有效电压且1.5V＜IDHn＜4V时，DIHn引脚输出不确定电平；当6.2V-S引脚输入无效电压时，DIHn引脚输出0V的低电平。
按上述方案，数字信号采集和模拟SPI通信电路模块包括第一串或并入串出移位寄存器U1、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第二十二电阻R22、第二十八电阻R28、第二十九电阻R29和第七电容C7；第一串或并入串出移位寄存器U1的VDD引脚用于输入电源3.3V，GND引脚用于连接电源地GND；D0～D7引脚用于输入并联数字信号，DS引脚用于输入串联数字信号；CP引脚用于输入移位时钟信号或时钟信号使能或芯片使能，CE引脚用于输入移位时钟信号或时钟信号使能或芯片使能，每个芯片的CP和CE有且只有一个为时钟信号输入；PL引脚用于异步加载输入并联信号；第一串或并入串出移位寄存器U1的D0～D7引脚分别连接高低边开关输入检测电路模块输出的低边开关检测信号DILn和高边开关检测信号DIHn；不接输入信号的Dn引脚或DS引脚通过串联电阻接电源地GND；第一串或并入串出移位寄存器U1的PL引脚通过串联第十七电阻R17连接MCU电路模块的DO0引脚，连接点通过串联第十四电阻R14连接电源3.3V；第一串或并入串出移位寄存器U1的CP引脚通过串联第二十二电阻R22连接MCU电路模块的SCK-SPI引脚，连接点通过串联第十三电阻R13连接电源地GND；第一串或并入串出移位寄存器U1的CE引脚通过串联第十八电阻R18连接MCU电路模块的CS-SPI引脚，连接点通过串联第十五电阻R15连接电源3.3V；第一串或并入串出移位寄存器U1的Q7引脚通过串联第二十九电阻R29后输出Q7-DS信号，输出点通过串联第十六电阻R16连接电源地GND；第七电容C7是第一串或并入串出移位寄存器U1的滤波电容。
进一步的，第一串或并入串出移位寄存器U1包括第0～7级串联数据存储器Q0～Q7，第7级串联数据存储器Q7还用于输出，第0级为最前级，第7级为最后级；当PL引脚输入有效电平时，D0～D7引脚输入到串联数据存储器Q0～Q7；当PL引脚输入无效电平时，D0～D7引脚与串联数据存储器Q0～Q7断开；当PL引脚输入无效电平且CE引脚输入有效使能信号且CP引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；当PL引脚输入无效电平且CP引脚输入有效使能信号且CE引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；当PL引脚输入无效电平且CP或CE引脚输入无效使能信号时，Q(n)＝Q(n)，n＝0～7；当PL引脚输入无效电平且CP或CE引脚输入无效时钟信号时，Q(n)＝Q(n)，n＝0～7。
进一步的，数字信号采集和模拟SPI通信电路模块还包括第二串或并入串出移位寄存器U2、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第三十电阻R30、第三十一电阻R31和第八电容C8；第二串或并入串出移位寄存器U2的VDD引脚用于输入电源3.3V，GND引脚用于连接电源地GND；D0～D7引脚用于输入并联数字信号，DS引脚用于输入串联数字信号；CP引脚用于输入移位时钟信号或时钟信号使能或芯片使能，CE引脚用于输入移位时钟信号或时钟信号使能或芯片使能，每个芯片的CP和CE有且只有一个为时钟信号输入；PL引脚用于异步加载输入并联信号；第二串或并入串出移位寄存器U2的D0～D7引脚分别连接高低边开关输入检测电路模块输出的低边开关检测信号DILn和高边开关检测信号DIHn；不接输入信号的Dn引脚或DS引脚通过串联电阻接电源地GND；第二串或并入串出移位寄存器U2的PL引脚通过串联第二十五电阻R25连接MCU电路模块的DO0引脚，连接点通过串联第二十一电阻R21连接电源3.3V；第二串或并入串出移位寄存器U2的CP引脚通过串联第二十七电阻R27连接MCU电路模块的SCK-SPI引脚，连接点通过串联第二十电阻R20连接电源地GND；第二串或并入串出移位寄存器U2的CE引脚通过串联第二十六电阻R26连接MCU电路模块的CS-SPI引脚，连接点通过串联第二十三电阻R23连接电源3.3V；第二串或并入串出移位寄存器U2的Q7引脚通过串联第三十一电阻R31连接MCU电路模块的MISO-SPI引脚，连接点通过串联第二十四电阻R24连接电源地GND；第二串或并入串出移位寄存器U2的DS引脚通过串联第三十电阻R30连接第一串或并入串出移位寄存器U1的Q7-DS信号；第八电容C8是第二串或并入串出移位寄存器U2的滤波电容。
进一步的，第二串或并入串出移位寄存器U2包括第0～7级串联数据存储器Q0～Q7，第7级串联数据存储器Q7还用于输出，第0级为最前级，第7级为最后级；当PL引脚输入有效电平时，D0～D7引脚输入到串联数据存储器Q0～Q7；当PL引脚输入无效电平时，D0～D7引脚与串联数据存储器Q0～Q7断开；当PL引脚输入无效电平且CE引脚输入有效使能信号且CP引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；当PL引脚输入无效电平且CP引脚输入有效使能信号且CE引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；当PL引脚输入无效电平且CP或CE引脚输入无效使能信号时，Q(n)＝Q(n)，n＝0～7；当PL引脚输入无效电平且CP或CE引脚输入无效时钟信号时，Q(n)＝Q(n)，n＝0～7。
按上述方案，受控电源电路模块用于静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制和滤波；受控电源电路模块包括第四三极管Q4、第三三极管Q3、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第三二极管D3、第四二极管D4、双向二极管D5、第六二极管D6、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38和第三十九电阻R39；第三三极管Q3的射极连接第三二极管D3的负极，第三二极管D3的正极连接蓄电池电源BAT，第三二极管D3用于防反接；第九电容C9并联在第三二极管D3的正极与电源地GND之间，用于防静电；第十电容C10、第四二极管D4、第十一电容C11分别并联在第三二极管D3的负极与电源地GND之间，第四二极管D4用于防ISO7637脉冲和防静电；第三十二电阻R32并联在第三三极管Q3的射极与基极之间，第三十二电阻R32用于在第四三极管Q4输入DO1为低电平时保证第三三极管Q3可靠截止；第三三极管Q3的基极依次串联第三十七电阻R37、第三十五电阻R35后连接第四三极管Q4的集电极，第三十五电阻R35和第三十七电阻R37用于限流；第十五电容C15并联在第三十七电阻R37与第三十五电阻R35的连接点与第四三极管Q4的射极之间；第四三极管Q4的基极连接MCU电路模块的DO1引脚，用于输入控制信号DO1；第十四电容C14并联在第四三极管Q4的基极与电源地GND之间；第三三极管Q3的集电极用于输出受控蓄电池电源BAT-S；双向二极管D5和第十二电容C12分别并联在第三三极管Q3的集电极与电源地GND之间，双向二极管D5用于防ISO7637脉冲和防静电；第三十三电阻R33与第三十八电阻R38的串联电路并联在第三三极管Q3的集电极与电源地GND之间，第三十三电阻R33与第三十八电阻R38的连接点连接MCU电路模块的AI0引脚，用于输出6.2V-S检测信号AI0，第三十三电阻R33与第三十八电阻R38用于测量分压；第三三极管Q3的集电极串联第三十四电阻R34后输出受控6.2V稳压电源6.2V-S，第三十四电阻R34用于稳压分压受控6.2V稳压电源6.2V-S；第六二极管D6的负极连接受控6.2V稳压电源6.2V-S，正极连接电源地GND，用于稳压受控6.2V稳压电源6.2V-S；第十三电容C13并联在受控6.2V稳压电源6.2V-S与电源地GND之间；受控6.2V稳压电源6.2V-S点串联第三十六电阻R36后连接MCU电路模块的AI1引脚，用于输出BAT-S检测信号AI1；第三十九电阻R39并联在MCU电路模块的AI1引脚与电源地GND之间，第三十六电阻R36和第三十九电阻R39用于测量分压；第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15均为滤波电容，还用于防护电磁干扰和抑制电磁骚扰；第四三极管Q4和第三三极管Q3用于通断控制受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S；AI0输出(6.2V-S*0.37)电压，AI1输出(BAT-S*0.67)电压；当DO1为高电平时，AI0为(6.2±0.2)V电压，输出电流不大于2.5mA；AI1为(BAT-0.1～BAT-0.7)V电压，输出电流不大于100mA；当DO1为低电平时，AI0为0V电压，AI1为0V电压，电路处于休眠状态。
按上述方案，MCU电路模块包括MCU芯片、第四十电阻R40、第十六电容C16和第十七电容C17；第十六电容C16和第十七电容C17均为滤波电容；MCU芯片的VDD引脚连接电源3.3V，GND引脚连接电源地GND；DO0引脚和DO1引脚为数字输出端，AI0引脚和AI1引脚为模拟输入端；CS-SPI引脚为SPI通信总线的片选信号，SCK-SPI引脚为SPI通信总线的时钟信号，MISO-SPI引脚为SPI通信总线的主入从出信号，MOSI_SPI引脚为SPI通信总线的主出从入信号；MOSI-SPI引脚通过第四十电阻R40接电源地GND；MCU芯片的SCK-SPI引脚连接第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚或CE引脚；MCU芯片的CS-SPI引脚连接第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚或CE引脚；第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚和CE引脚有且只有一个连接MCU芯片的SCK-SPI引脚。
一种基于低成本低静态功耗的输入扩展电路的扩展方法，包括以下步骤：
S0：搭建低成本低静态功耗的输入扩展电路，包括高低边开关输入检测电路模块、数字信号采集和模拟SPI通信电路模块、受控电源电路模块和MCU电路模块；高低边开关输入检测电路模块的数字输入端口IDHn和IDLn分别连接外部高边开关的输出端和外部低边开关的输出端；高低边开关输入检测电路模块通过数字输出端口DIHn和DILn连接多位数字信号采集和模拟SPI通信电路模块的数字输入端口D0～Dn；多位数字信号采集和模拟SPI通信电路模块通过SPI口连接MCU电路模块；MCU电路模块分别通过控制端DO1和检测端AI0、AI1连接受控电源电路模块的受控端DI1和检测输出端AO0、AO1；受控电源电路模块的电源输入端BAT和电源地GND分别接到外接蓄电池的正极和负极上，受控电源电路模块的电源输出端BAT-S和6.2V-S分别用于输出受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S；
S1：3.3V电源上电后，或MCU电路模块被唤醒或复位后，DO0、DO1、AI0、AI1、CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI的初始功能都为输入；置DO1为低电平输出，DO0为高电平输出，AI0和AI1为模拟输入，CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI为SPI总线，主模式操作，SPI帧长度为16位，CS-SPI为低有效，SCK-SPI为高有效，在SCK-SPI的上升沿MCU输出MOSI-SPI，在SCK-SPI的下降沿MISO-SPI被MCU采样，不使用MOSI-SPI；
S2：置DO1为高电平，分别读取AI0和AI1的值，如果AI0对应的电压值不在(8～16)V，就置电源电压异常，IDLn测量值无意义；如果AI1对应的电压值不在(6.2±0.2)V，就置6.2V稳压输出异常，IDLn和IDHn的测量值都无意义；
S3：程序使DO0产生一个低电平持续时间为1ms的低电平脉冲，1ms后调用SPI读16位数据的子函数，读取的16位数据左移一位，其最低位Bit0为0表示IDL0所接的低边开关闭合，Bit0为1表示IDL0所接的低边开关断开，Bit1为0表示IDH0所接的高边开关断开，Bit1为1表示IDH0所接的高边开关闭合，Bit2为0表示IDL1所接的低边开关闭合，Bit2为1表示IDL1所接的低边开关断开，Bit3为0表示IDH1所接的高边开关断开，Bit3为1表示IDH1所接的高边开关闭合，以此类推，Bit14为0表示IDL7所接的低边开关闭合，Bit14为1表示IDL7所接的低边开关断开，或者Bit14为0表示IDH7所接的高边开关断开，Bit14为1表示IDH7所接的高边开关闭合，Bit15无意义忽略；
S4：程序每隔10ms使DO0产生一个1ms的低电平脉冲，并在1ms后调用SPI读16位数据的子函数，如果Bitn(n＝0～14)的连续3次采样值都相同，就判定相应的高边开关或低边开关的状态为有效采样值状态，否则就判定为干扰信号，且相应的高边开关或低边开关的状态为上一次有效采样值状态；
S5：程序每隔100ms读取一次AI0和AI1的值，并根据AI0对应的电压值判定电源电压是否异常，如AI0异常，IDLn的测量值无意义，并根据AI1对应的电压值判定6.2V稳压输出是否异常，如AI1异常，IDLn和IDHn的测量值都无意义；
S6：在休眠状态下，DO1输出悬空，DO1为低电平，BAT-S和6.2V-S都输出0V电压，降低电路静态功耗，关断3.3V电源，BAT-S和6.2V-S也都是输出0V，进一步的降低电路静态功耗。
进一步的，所述的步骤S4中，具体步骤为：
S41：MCU激活受控电源“BAT-S”和“6.2V-S”；
S42：MCU检测判断“BAT-S”和“6.2V-S”是否正确输出；
S43：MCU用SPI指令读取“DIHn(n＝0～7)”和“DILn(n＝0～7)”的值，如果“DIHn”或“DILn”连续3次采样值相同，则判定相应的高低边开关的状态为有效采样值状态，否则判定为干扰信号，且相应的高低边开关的状态保持上一次有效采样值状态。
本发明的有益效果为：
1.本发明的一种低成本低静态功耗的输入扩展电路和扩展方法，通过将一路SPI总线扩展为多个数字输入端口，采用SPI总线方式获取输入数据，采样速率高达100KHz，SPI能自主控制和中断处理，占用MCU的负荷率很低；采用分立器件实现可控电源电路，灵活设置输出电压和电流，保护性能好；采用可控电源给端口采样和保护电路供电，泄露电流小，静态功耗低，防止MCU端口在断电状态下被供电；采用分立器件实现高低边采样电路，灵活设置测量判定域值，测量失效率很低；实现了扩展MCU的数字输入端口的功能。
2.本发明采用分立器件和通用逻辑电路组成，通用性强，提高了可靠性，降低了成本；可集成在需要扩展MCU输入端口的任何控制器中或与其它电路组合使用，进行扩展或裁剪，适应不同的MCU输入端口扩展需求；具有通用性强、可扩展性优、可裁剪性好和可重组性佳的特点。
3.本发明的实现成本低，具有可靠性更高、寿命更长、静态功耗更低、泄露电流更小和MCU的占用率更低等特点。
附图说明
图1是本发明实施例的电路框图。
图2是本发明实施例的模块1～8的电路原理图。
图3是本发明实施例的模块9的电路原理图。
图4是本发明实施例的模块10的电路原理图。
图5是本发明实施例的模块11的电路原理图。
图6是本发明实施例的模块12的原理框图。
图中：1～8.高低边开关输入检测电路；9～10.8位数字信号采集和模拟SPI通信电路模块；11.受控电源电路模块；12.MCU电路模块。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。
参见图1，本发明的实施例包括12个电路模块，分别为8个高低边开关输入检测电路模块、2个8位数字信号采集和模拟SPI通信电路模块、1个受控电源电路模块和1个MCU电路模块；“BAT”和“GND”分别接到汽车蓄电池的正负极上,“IDHn(n＝0～7)”接到外部高边开关的输出端，“IDLn(n＝0～7)”接到外部低边开关的输出端。MCU先激活受控电源“BAT-S”和“6.2V-S”,然后检测判断“BAT-S”和“6.2V-S”是否正确输出，接着用SPI指令读取“DIHn(n＝0～7)”和“DILn(n＝0～7)”的值，如果“DIHn”或“DILn”连续3次采样值相同，就判定相应的高低边开关的状态为有效采样值状态，否则就判定为干扰信号，且相应的高低边开关的状态为上一次有效采样值状态。
参见图2，模块1～8为高低边开关输入检测电路，BAT-S为受控蓄电池电源输入，6.2V-S为受控6.2V稳压电源输入，GND为数字地(电源负)，IDLn(n＝0～7)是外部低边开关输入，IDHn(n＝0～7)是外部高边开关输入，DILn(n＝0～7)是低边开关检测输出，DIHn(n＝0～7)是高边开关检测输出；当6.2V-S输入有效电压且4V≤IDHn≤BAT时，DIHn输出高于2V的高电平；当6.2V-S输入有效电压且0V≤IDHn≤1.5V时，DIHn输出低于0.8V的低电平；当6.2V-S输入有效电压且1.5V＜IDHn＜4V时，DIHn输出不确定电平；当6.2V-S输入无效电压时，DIHn输出0V的低电平；当BAT-S和6.2V-S输入有效电压且4V≤IDLn≤BAT-S时，DILn输出高于2V的高电平；当BAT-S和6.2V-S输入有效电压且0V≤IDLn≤1.5V时，DILn输出低于0.8V的低电平；当BAT-S和6.2V-S输入有效电压且1.5V＜IDLn＜4V时，DILn输出不确定电平；当6.2V-S输入无效电压时，DILn输出0V的低电平；当BAT-S输入无效电压时，DILn输出电平无意义；输入IDHn和IDLn经过静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制、高频滤波、限压措施、湿润电流措施和防漏电流措施后输出DIHn和DILn，输出DIHn和DILn对输入IDHn和IDLn的响应时间小于2ms；模块1的IDL接到外部低边开关输入IDL0，模块1的IDH接到外部高边开关输入IDH0，模块2的IDL接到外部低边开关输入IDL1，模块2的IDH接到外部高边开关输入IDH1，模块3的IDL接到外部低边开关输入IDL2，模块3的IDH接到外部高边开关输入IDH2，模块4的IDL接到外部低边开关输入IDL3，模块4的IDH接到外部高边开关输入IDH3，模块5的IDL接到外部低边开关输入IDL4，模块5的IDH接到外部高边开关输入IDH4，模块6的IDL接到外部低边开关输入IDL5，模块6的IDH接到外部高边开关输入IDH5，模块7的IDL接到外部低边开关输入IDL6，模块7的IDH接到外部高边开关输入IDH6，模块8的IDL和IDH可任选一个，模块8的IDL接到外部低边开关输入IDL7，或者模块8的IDH接到外部高边开关输入IDH7；在休眠状态下，DI1为低电平，BAT-S和6.2V-S都输出0V电压，降低电路静态功耗；采用分立器件实现，降低成本。
C2和C5是防静电电容，R1和R9是承载湿润电流的电阻，R2、R4、R7和R10是外部开关输入信号分压限流电阻，C1和C4是高频滤波电容，D1和D2是起输入限压作用的稳压二极管，Q1和Q2是起输入通断控制作用的MOSFET，也用于在3.3V电源关断时避免漏电流，R6和C3组成Q1的栅极滤波电路，R12和C6组成Q2的栅极滤波电路，R5和R11是外部开关输入信号的分压和防悬空电阻，R3和R8是输出限流电阻，D1、R2和C1组合可以抗ISO7637脉冲和防反接，R2和C1组合可以防电磁干扰和抑制电磁骚扰。输出DIHn和DILn对输入IDHn和IDLn的响应时间约为1ms。
参见图3，模块9为8位数字信号采集和模拟SPI通信电路模块，U1是8位串或并入串出移位寄存器，VDD为3.3V供电电源正，GND为电源负，D0～D7为并联数字信号输入，DS为串联数字信号输入,CP为移位时钟信号输入或时钟信号使能输入或芯片使能输入，CE为移位时钟信号输入或时钟信号使能输入或芯片使能输入，每个芯片的CP和CE有且只有一个为时钟信号输入，不同芯片的CP和CE的信号输入类型可以相同或不同，PL为并联信号异步加载输入，Q0～Q6为第0～6级串联数据存储，Q7为第7级串联数据存储并输出，第0级为最前级，第7级为最后级；当PL为有效电平时，D0～D7输入到Q0～Q7，当PL为无效电平时，D0～D7与Q0～Q7断开，当PL为无效电平、CE为有效使能信号和CP为有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)且n＝1～7，当PL为无效电平、CP为有效使能信号和CE为有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)且n＝1～7，当PL为无效电平和CP或CE为无效使能信号时，Q(n)＝Q(n)且n＝0～7，当PL为无效电平和CP或CE为无效时钟信号时，Q(n)＝Q(n)且n＝0～7；D0和D1分别接模块1的输出DIL0和DIH0，D2和D3分别接模块2的输出DIL1和DIH1，D4和D5分别接模块3的输出DIL2和DIH2，D6和D7分别接模块4的输出DIL3和DIH3，DS通过10k电阻接地，模块9的Q7接到模块10的DS(Q7-DS)；采用低成本的HC类的通用逻辑电路实现，降低电路静态功耗和降低成本。
PC0是图1中的“DO0”的实例，PC0通过阻尼电阻R17连接到U1的PL，PC0通过上拉电阻R14连接到3.3V，以确保在休眠状态下PL为无效电平，降低功耗。SCK-SPI0是图1中的“SCK-SPI”的实例，SCK-SPI0通过阻尼电阻R22连接到U1的CP，SCK-SPI0通过下拉电阻R13连接到地，以确保在休眠状态下CP为低电平，减少泄露电流。CS0-SPI0是图1中的“CS-SPI”的实例，CS0-SPI0通过阻尼电阻R18连接到U1的CE，CS0-SPI0通过上拉电阻R15连接到3.3V，以确保在休眠状态下CE为无效电平，降低功耗。Q7-DS通过阻尼电阻R29连接到U1的串出数据Q7，Q7-DS通过下拉电阻R16连接到GND，以确保在休眠状态下Q7-DS为低电平，减少泄露电流。U1的串入数据DS通过下拉电阻R28连接到地，串入数据一直为0。DIL0、DIH0、DIL1、DIH1、DIL2、DIH2、DIL3和DIH3分别连接到U1的并入数据D0、D1、D2、D3、D4、D5、D6和D7。C7是U1的滤波电容。
参见图4，模块10为8位数字信号采集和模拟SPI通信电路模块，U2是8位串或并入串出移位寄存器，VDD为3.3V供电电源正，GND为电源负，D0～D7为并联数字信号输入，DS为串联数字信号输入，CP为移位时钟信号输入或时钟信号使能输入或芯片使能输入，CE为移位时钟信号输入或时钟信号使能输入或芯片使能输入，每个芯片的CP和CE有且只有一个为时钟信号输入，不同芯片的CP和CE的信号输入类型可以相同或不同，PL为并联信号异步加载输入，Q0～Q6为第0～6级串联数据存储，Q7为第7级串联数据存储并输出，第0级为最前级，第7级为最后级；当PL为有效电平时，D0～D7输入到Q0～Q7，当PL为无效电平时，D0～D7与Q0～Q7断开，当PL为无效电平、CE为有效使能信号和CP为有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)且n＝1～7，当PL为无效电平、CP为有效使能信号和CE为有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)且n＝1～7，当PL为无效电平和CP或CE为无效使能信号时，Q(n)＝Q(n)且n＝0～7，当PL为无效电平和CP或CE为无效时钟信号时，Q(n)＝Q(n)且n＝0～7；D0和D1分别接模块5的输出DIL4和DIH4，D2和D3分别接模块6的输出DIL5和DIH5，D4和D5分别接模块7的输出DIL6和DIH6，D6接模块8的输出DIL3或DIH3，D7通过10k电阻接地，模块10的DS接到模块9的Q7(Q7-DS)；采用低成本的HC类的通用逻辑电路实现，降低电路静态功耗和降低成本。
PC0是图1中的“DO0”的实例，PC0通过阻尼电阻R25连接到U2的PL，PC0通过上拉电阻R21连接到3.3V，以确保在休眠状态下PL为无效电平，降低功耗。SCK-SPI0是图1中的“SCK-SPI”的实例，SCK-SPI0通过阻尼电阻R27连接到U2的CP，SCK-SPI0通过下拉电阻R20连接到地，以确保在休眠状态下CP为低电平，减少泄露电流。CS0-SPI0是图1中的“CS-SPI”的实例，CS0-SPI0通过阻尼电阻R26连接到U2的CE，CS0-SPI0通过上拉电阻R23连接到3.3V，以确保在休眠状态下CE为无效电平，降低功耗。MISO-SPI0是图1中的“MISO-SPI”的实例，MISO-SPI0通过阻尼电阻R31连接到U2的串出数据Q7，MISO-SPI0通过下拉电阻R24连接到地，以确保在休眠状态下MISO-SPI0为低电平，减少泄露电流。Q7-DS通过阻尼电阻R30连接到U2的串入数据DS。DIL4、DIH4、DIL5、DIH5、DIL6、DIH6和DIL7分别连接到U2的并入数据D0、D1、D2、D3、D4、D5和D6，U2的并入数据D7通过下拉电阻R19连接到地，D7一直为0。C8是U2的滤波电容。
参见图5，模块11为受控电源电路模块，BAT为12V蓄电池供电电源正，GND为电源负，6.2V-S为受控6.2V稳压电源的输出正，BAT-S为受控蓄电池电源的输出正，DI1为控制信号输入，AO0为6.2V-S的检测输出，AO1为BAT-S的检测输出；AO0输出(6.2V-S*0.37)电压，AO1输出(BAT-S*0.67)电压，当DI1输入高电平时，6.2V-S输出(6.2±0.2)V电压，其输出电流不大于2.5mA，BAT-S输出(BAT-0.1～BAT-0.7)V电压，其输出电流不大于100mA，当DI1输入低电平时，6.2V-S输出0V电压，BAT-S输出0V电压；BAT-S分别接到模块1～8的BAT-S，6.2V-S分别接到模块1～8的6.2V-S；本模块具有静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制和滤波的功能；在休眠状态下，DI1为低电平，6.2V-S和BAT-S都输出0V电压，降低电路静态功耗；采用分立器件实现，降低成本。
PC1是图1中的“DO1”的实例，PC1为控制输入，PD0是图1中的“AI0”的实例，PD0为BAT-S的检测输出，PD1是图1中的“AI1”的实例，PD1为6.2V-S的检测输出，当BAT为13.5V和PC1为高电平时，BAT-S输出13.3V/64mA,6.2V-S输出6.2V/1mA，PD0为1.7V，PD1为2.3V，当BAT为13.5V和PC1为低电平时，BAT-S、6.2V-S、PD0和PD1都为0V，C9是防静电电容，D3是防反接二极管，D4和D5是防ISO7637脉冲和防静电的TVS，C10、C11、C12、C13、C14和C15都是滤波电容，也起电磁干扰防护和电磁骚扰抑制的作用，Q4和Q3是BAT-S和6.2V-S通断控制三极管,R35、R37是限流电阻，R32的作用是在PC1为低电平时保证Q3可靠截止，R33、R38、R36和R39是测量分压电阻，D6是6.2V稳压二极管，R34是6.2V稳压分压电阻。
参见图6，模块12为MCU电路模块，VDD为3.3V供电电源正，GND为电源负，DO0和DO1为数字输出，AI0和AI1为模拟输入，CS-SPI为SPI通信总线的片选信号，SCK-SPI为SPI通信总线的时钟信号，MISO-SPI为SPI通信总线的主入从出信号，MOSI_SPI为SPI通信总线的主出从入信号；SCK-SPI接模块9和模块10的CP或CE，CS-SPI接模块9和模块10的CP或CE，模块9和模块10的CP和CE有且只有一个接SCK-SPI，模块9和模块10的CP可以都接SCK-SPI或CS-SPI，也可以一个接SCK-SPI，另一个接CS-SPI，模块9和模块10的CE可以都接SCK-SPI或CS-SPI，也可以一个接SCK-SPI，另一个接CS-SPI，MOSI_SPI通过10kΩ电阻接地，DO0接模块9和模块10的PL，DO1接模块11的DI1，AI0接模块11的AO0，AI1接模块11的AO1。
MCU的实例是SPC5747C，具有休眠功能，本专利电路和其它功能电路共用MCU，以降低成本。PC0是图1中的DO0的实例，PC0是MCU的数字输出端口，PC1是图1中的DO1的实例，PC1是MCU的数字输出端口，PD0是图1中的AI0的实例，PD0是MCU的模拟输入端口，PD1是图1中的AI1的实例，PD1是MCU的模拟输入端口，CS0-SPI0是图1中的CS-SPI的实例，CS0-SPI0是MCU的SPI0的CS0，SCK-SPI0是图1中的SCK-SPI的实例，SCK-SPI0是MCU的SPI0的SCK，MISO-SPI0是图1中的MISO-SPI的实例，MISO-SPI0是MCU的SPI0的MISO，MOSI-SPI0是图1中的MOSI-SPI的实例，MOSI-SPI0是MCU的SPI0的MOSI，MOSI-SPI0通过R40接地，在本专利电路中无功用。C16和C17是滤波电容，也起电磁干扰防护和电磁骚扰抑制的作用。
本发明的替代方案1为扩展更多的数字输入接口，比如64个；替代方案2为采用MOSFET替代三极管；替代方案2为采用不同参数的元器件。
如图1所示，本发明的扩展方法，包括以下步骤：
3.3V电源上电后或者MCU被唤醒后或者MCU被复位后，DO0、DO1、AI0、AI1、CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI的初始功能都为输入，程序置DO1为低电平输出，DO0为高电平输出，AI0和AI1为模拟输入，CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI为SPI总线，主模式操作，SPI帧长度为16位，CS-SPI为低有效，SCK-SPI为高有效，在SCK-SPI的上升沿MCU输出MOSI-SPI，在SCK-SPI的下降沿MISO-SPI被MCU采样，MOSI-SPI不被使用忽略。
程序置DO1为高电平，分别读取AI0和AI1的值，如果AI0对应的电压值不在(8～16)V，就置电源电压异常，IDLn测量值无意义，如果AI1对应的电压值不在(6.2±0.2)V，就置6.2V稳压输出异常，IDLn和IDHn的测量值都无意义。
程序使DO0产生一个低电平持续时间为1ms的低电平脉冲，1ms后调用SPI读16位数据的子函数，读取的16位数据左移一位，其最低位Bit0为0表示IDL0所接的低边开关闭合，Bit0为1表示IDL0所接的低边开关断开，Bit1为0表示IDH0所接的高边开关断开，Bit1为1表示IDH0所接的高边开关闭合，Bit2为0表示IDL1所接的低边开关闭合，Bit2为1表示IDL1所接的低边开关断开，Bit3为0表示IDH1所接的高边开关断开，Bit3为1表示IDH1所接的高边开关闭合，以此类推，Bit14为0表示IDL7所接的低边开关闭合，Bit14为1表示IDL7所接的低边开关断开，或者Bit14为0表示IDH7所接的高边开关断开，Bit14为1表示IDH7所接的高边开关闭合，Bit15无意义忽略。
程序每隔10ms使DO0产生一个1ms的低电平脉冲，并在1ms后调用SPI读16位数据的子函数，如果Bitn(n＝0～14)的连续3次采样值都相同，就判定相应的高边开关或低边开关的状态为有效采样值状态，否则就判定为干扰信号，且相应的高边开关或低边开关的状态为上一次有效采样值状态。
程序每隔100ms读取一次AI0和AI1的值，并根据AI0对应的电压值判定电源电压是否异常，如AI0异常，IDLn的测量值无意义，并根据AI1对应的电压值判定6.2V稳压输出是否异常，如AI1异常，IDLn和IDHn的测量值都无意义。
在休眠状态下，DO1输出悬空，DO1为低电平，BAT-S和6.2V-S都输出0V电压，降低电路静态功耗，关断3.3V电源，BAT-S和6.2V-S也都是输出0V，进一步的降低电路静态功耗。
以上实施例仅用于说明本发明的设计思想和特点，其目的在于使本领域内的技术人员能够了解本发明的内容并据以实施，本发明的保护范围不限于上述实施例。所以，凡依据本发明所揭示的原理、设计思路所作的等同变化或修饰，均在本发明的保护范围之内。
Claims (9)
1.一种低成本低静态功耗的输入扩展电路，其特征在于：包括高低边开关输入检测电路模块、数字信号采集和模拟SPI通信电路模块、受控电源电路模块和MCU电路模块；
高低边开关输入检测电路模块的数字输入端口IDHn和IDLn分别连接外部高边开关的输出端和外部低边开关的输出端；高低边开关输入检测电路模块通过数字输出端口DIHn和DILn连接多位数字信号采集和模拟SPI通信电路模块的数字输入端口D0～Dn；
多位数字信号采集和模拟SPI通信电路模块通过SPI口连接MCU电路模块；MCU电路模块分别通过控制端DO1和检测端AI0、AI1连接受控电源电路模块的受控端DI1和检测输出端AO0、AO1；受控电源电路模块的电源输入端BAT和电源地GND分别接到外接蓄电池的正极和负极上，受控电源电路模块的电源输出端BAT-S和6.2V-S分别用于输出受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S；
高低边开关输入检测电路包括高边开关输入检测电路和低边开关输入检测电路；高边开关输入检测电路输入的IDHn和低边开关输入检测电路输入的IDLn经过静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制、高频滤波、限压措施、湿润电流措施和防漏电流措施后分别对应输出DIHn和DILn；输出DIHn和DILn对输入IDHn和IDLn的响应时间小于2ms；
低边开关输入检测电路包括第一MOSFET管Q1、第一稳压二极管D1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3；
第一MOSFET管Q1用于进行输入信号IDLn的通断控制，并在多位数字信号采集和模拟SPI通信电路模块的电源关断时避免漏电流；第一MOSFET管Q1的漏极通过串联第二电阻R2后连接外部低边开关的输出端，用于输入外部低边开关信号IDLn；第二电容C2并联在第二电阻R2连接外部低边开关的输出端的连接点与电源地GND之间；第一电阻R1的一端连接上述连接点，另一端用于输入受控蓄电池电源BAT-S，用于承载湿润电流；第二电阻R2是外部开关输入信号的分压限流电阻，第二电容C2是防静电电容；
第四电阻R4、第一电容C1和第一稳压二极管D1分别并联在第一MOSFET管Q1的漏极和栅极之间；第四电阻R4是外部开关输入信号分压限流电阻，第一电容C1是高频滤波电容，第一稳压二极管D1用于进行输入限压；
第一稳压二极管D1、第二电阻R2和第一电容C1组合用于抗ISO7637脉冲和防反接；第二电阻R2和第一电容C1组合用于防电磁干扰和抑制电磁骚扰；
第一MOSFET管Q1的栅极通过串联第三电容C3后接电源地GND；第一MOSFET管Q1的栅极通过串联第六电阻R6后输入受控6.2V稳压电源6.2V-S；第六电阻R6和第三电容C3组成第一MOSFET管Q1的栅极滤波电路；
第一MOSFET管Q1的源极通过串联第三电阻R3后输出低边开关检测信号DILn；第一MOSFET管Q1的源极通过串联第五电阻R5后接电源地GND；第三电阻R3是输出限流电阻，第五电阻R5是外部开关输入信号的分压和防悬空电阻；
当BAT-S引脚和6.2V-S引脚输入有效电压且4V≤IDLn≤BAT-S时，DILn引脚输出高于2V的高电平；
当BAT-S引脚和6.2V-S引脚输入有效电压且0V≤IDLn≤1.5V时，DILn引脚输出低于0.8V的低电平；在休眠状态下，BAT-S引脚和6.2V-S引脚输入0V电压，DILn引脚输出低电平，用于降低电路静态功耗；
当BAT-S引脚和6.2V-S引脚输入有效电压且1.5V＜IDLn＜4V时，DILn引脚输出不确定电平；
当6.2V-S引脚输入无效电压时，DILn引脚输出0V的低电平；
当BAT-S引脚输入无效电压时，DILn引脚输出电平无意义；
高边开关输入检测电路包括第二MOSFET管Q2、第二稳压二极管D2、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第四电容C4、第五电容C5、第六电容C6；
第二MOSFET管Q2用于进行输入信号IDHn的通断控制，并在多位数字信号采集和模拟SPI通信电路模块的电源关断时避免漏电流；第二MOSFET管Q2的漏极通过串联第七电阻R7后连接外部高边开关的输出端，用于输入外部高边开关信号IDHn；第五电容C5和第九电阻R9分别并联在第二电阻R2连接外部高边开关的输出端的连接点与电源地GND之间；第九电阻R9用于承载湿润电流；第七电阻R7是外部开关输入信号的分压限流电阻；第五电容C5是防静电电容；
第十电阻R10、第四电容C4和第二稳压二极管D2分别并联在第二MOSFET管Q2的漏极和栅极之间；第十电阻R10是外部开关输入信号分压限流电阻，第四电容C4是高频滤波电容，第二稳压二极管D2用于进行输入限压；
第二稳压二极管D2、第七电阻R7和第四电容C4组合用于抗ISO7637脉冲和防反接；第七电阻R7和第四电容C4组合用于防电磁干扰和抑制电磁骚扰；
第二MOSFET管Q2的栅极通过串联第六电容C6后接电源地GND；第二MOSFET管Q2的栅极通过串联第十二电阻R12后输入受控6.2V稳压电源6.2V-S；第十二电阻R12和第六电容C6组成第二MOSFET管Q2的栅极滤波电路；
第二MOSFET管Q2的源极通过串联第八电阻R8后输出高边开关检测信号DIHn；第二MOSFET管Q2的源极通过串联第十一电阻R11后接电源地GND；第八电阻R8是输出限流电阻，第十一电阻R11是外部开关输入信号的分压和防悬空电阻；当6.2V-S引脚输入有效电压且4V≤IDHn≤BAT时，DIHn引脚输出高于2V的高电平；
当6.2V-S引脚输入有效电压且0V≤IDHn≤1.5V时，DIHn引脚输出低于0.8V的低电平；
当6.2V-S引脚输入有效电压且1.5V＜IDHn＜4V时，DIHn引脚输出不确定电平；当6.2V-S引脚输入无效电压时，DIHn引脚输出0V的低电平。
2.根据权利要求1所述的一种低成本低静态功耗的输入扩展电路，其特征在于：数字信号采集和模拟SPI通信电路模块包括第一串或并入串出移位寄存器U1、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第二十二电阻R22、第二十八电阻R28、第二十九电阻R29和第七电容C7；
第一串或并入串出移位寄存器U1的VDD引脚用于输入电源3.3V，GND引脚用于连接电源地GND；D0～D7引脚用于输入并联数字信号，DS引脚用于输入串联数字信号；CP引脚用于输入移位时钟信号或时钟信号使能或芯片使能，CE引脚用于输入移位时钟信号或时钟信号使能或芯片使能，每个芯片的CP和CE有且只有一个为时钟信号输入；PL引脚用于异步加载输入并联信号；
第一串或并入串出移位寄存器U1的D0～D7引脚分别连接高低边开关输入检测电路模块输出的低边开关检测信号DILn和高边开关检测信号DIHn；不接输入信号的Dn引脚或DS引脚通过串联电阻接电源地GND；
第一串或并入串出移位寄存器U1的PL引脚通过串联第十七电阻R17连接MCU电路模块的DO0引脚，连接点通过串联第十四电阻R14连接电源3.3V；
第一串或并入串出移位寄存器U1的CP引脚通过串联第二十二电阻R22连接MCU电路模块的SCK-SPI引脚，连接点通过串联第十三电阻R13连接电源地GND；
第一串或并入串出移位寄存器U1的CE引脚通过串联第十八电阻R18连接MCU电路模块的CS-SPI引脚，连接点通过串联第十五电阻R15连接电源3.3V；
第一串或并入串出移位寄存器U1的Q7引脚通过串联第二十九电阻R29后输出Q7-DS信号，输出点通过串联第十六电阻R16连接电源地GND；
第七电容C7是第一串或并入串出移位寄存器U1的滤波电容。
3.根据权利要求2所述的一种低成本低静态功耗的输入扩展电路，其特征在于：第一串或并入串出移位寄存器U1包括第0～7级串联数据存储器Q0～Q7，第7级串联数据存储器Q7还用于输出，第0级为最前级，第7级为最后级；
当PL引脚输入有效电平时，D0～D7引脚输入到串联数据存储器Q0～Q7；
当PL引脚输入无效电平时，D0～D7引脚与串联数据存储器Q0～Q7断开；
当PL引脚输入无效电平且CE引脚输入有效使能信号且CP引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；
当PL引脚输入无效电平且CP引脚输入有效使能信号且CE引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；
当PL引脚输入无效电平且CP或CE引脚输入无效使能信号时，Q(n)＝Q(n)，n＝0～7；
当PL引脚输入无效电平且CP或CE引脚输入无效时钟信号时，Q(n)＝Q(n)，n＝0～7。
4.根据权利要求2所述的一种低成本低静态功耗的输入扩展电路，其特征在于：数字信号采集和模拟SPI通信电路模块还包括第二串或并入串出移位寄存器U2、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第三十电阻R30、第三十一电阻R31和第八电容C8；
第二串或并入串出移位寄存器U2的VDD引脚用于输入电源3.3V，GND引脚用于连接电源地GND；D0～D7引脚用于输入并联数字信号，DS引脚用于输入串联数字信号；CP引脚用于输入移位时钟信号或时钟信号使能或芯片使能，CE引脚用于输入移位时钟信号或时钟信号使能或芯片使能，每个芯片的CP和CE有且只有一个为时钟信号输入；PL引脚用于异步加载输入并联信号；
第二串或并入串出移位寄存器U2的D0～D7引脚分别连接高低边开关输入检测电路模块输出的低边开关检测信号DILn和高边开关检测信号DIHn；不接输入信号的Dn引脚或DS引脚通过串联电阻接电源地GND；
第二串或并入串出移位寄存器U2的PL引脚通过串联第二十五电阻R25连接MCU电路模块的DO0引脚，连接点通过串联第二十一电阻R21连接电源3.3V；
第二串或并入串出移位寄存器U2的CP引脚通过串联第二十七电阻R27连接MCU电路模块的SCK-SPI引脚，连接点通过串联第二十电阻R20连接电源地GND；
第二串或并入串出移位寄存器U2的CE引脚通过串联第二十六电阻R26连接MCU电路模块的CS-SPI引脚，连接点通过串联第二十三电阻R23连接电源3.3V；
第二串或并入串出移位寄存器U2的Q7引脚通过串联第三十一电阻R31连接MCU电路模块的MISO-SPI引脚，连接点通过串联第二十四电阻R24连接电源地GND；第二串或并入串出移位寄存器U2的DS引脚通过串联第三十电阻R30连接第一串或并入串出移位寄存器U1的Q7-DS信号；
第八电容C8是第二串或并入串出移位寄存器U2的滤波电容。
5.根据权利要求4所述的一种低成本低静态功耗的输入扩展电路，其特征在于：第二串或并入串出移位寄存器U2包括第0～7级串联数据存储器Q0～Q7，第7级串联数据存储器Q7还用于输出，第0级为最前级，第7级为最后级；
当PL引脚输入有效电平时，D0～D7引脚输入到串联数据存储器Q0～Q7；
当PL引脚输入无效电平时，D0～D7引脚与串联数据存储器Q0～Q7断开；
当PL引脚输入无效电平且CE引脚输入有效使能信号且CP引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；
当PL引脚输入无效电平且CP引脚输入有效使能信号且CE引脚输入有效时钟信号时，Q0＝DS，Q(n)＝Q(n-1)，n＝1～7；
当PL引脚输入无效电平且CP或CE引脚输入无效使能信号时，Q(n)＝Q(n)，n＝0～7；
当PL引脚输入无效电平且CP或CE引脚输入无效时钟信号时，Q(n)＝Q(n)，n＝0～7。
6.根据权利要求1所述的一种低成本低静态功耗的输入扩展电路，其特征在于：受控电源电路模块用于静电防护、反接防护、ISO7637脉冲防护、电磁干扰防护、电磁骚扰抑制和滤波；受控电源电路模块包括第四三极管Q4、第三三极管Q3、第九电容C9、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第三二极管D3、第四二极管D4、双向二极管D5、第六二极管D6、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38和第三十九电阻R39；
第三三极管Q3的射极连接第三二极管D3的负极，第三二极管D3的正极连接蓄电池电源BAT，第三二极管D3用于防反接；第九电容C9并联在第三二极管D3的正极与电源地GND之间，用于防静电；第十电容C10、第四二极管D4、第十一电容C11分别并联在第三二极管D3的负极与电源地GND之间，第四二极管D4用于防ISO7637脉冲和防静电；第三十二电阻R32并联在第三三极管Q3的射极与基极之间，第三十二电阻R32用于在第四三极管Q4输入DO1为低电平时保证第三三极管Q3可靠截止；第三三极管Q3的基极依次串联第三十七电阻R37、第三十五电阻R35后连接第四三极管Q4的集电极，第三十五电阻R35和第三十七电阻R37用于限流；第十五电容C15并联在第三十七电阻R37与第三十五电阻R35的连接点与第四三极管Q4的射极之间；第四三极管Q4的基极连接MCU电路模块的DO1引脚，用于输入控制信号DO1；第十四电容C14并联在第四三极管Q4的基极与电源地GND之间；第三三极管Q3的集电极用于输出受控蓄电池电源BAT-S；双向二极管D5和第十二电容C12分别并联在第三三极管Q3的集电极与电源地GND之间，双向二极管D5用于防ISO7637脉冲和防静电；第三十三电阻R33与第三十八电阻R38的串联电路并联在第三三极管Q3的集电极与电源地GND之间，第三十三电阻R33与第三十八电阻R38的连接点连接MCU电路模块的AI0引脚，用于输出6.2V-S检测信号AI0，第三十三电阻R33与第三十八电阻R38用于测量分压；第三三极管Q3的集电极串联第三十四电阻R34后输出受控6.2V稳压电源6.2V-S，第三十四电阻R34用于稳压分压受控6.2V稳压电源6.2V-S；第六二极管D6的负极连接受控6.2V稳压电源6.2V-S，正极连接电源地GND，用于稳压受控6.2V稳压电源6.2V-S；第十三电容C13并联在受控6.2V稳压电源6.2V-S与电源地GND之间；受控6.2V稳压电源6.2V-S点串联第三十六电阻R36后连接MCU电路模块的AI1引脚，用于输出BAT-S检测信号AI1；第三十九电阻R39并联在MCU电路模块的AI1引脚与电源地GND之间，第三十六电阻R36和第三十九电阻R39用于测量分压；
第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15均为滤波电容，还用于防护电磁干扰和抑制电磁骚扰；第四三极管Q4和第三三极管Q3用于通断控制受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S；
AI0输出6.2V-S*0.37电压，AI1输出BAT-S*0.67电压；
当DO1为高电平时，AI0为6.2±0.2V电压，输出电流不大于2.5mA；AI1为BAT-0.1～BAT-0.7V电压，输出电流不大于100mA；
当DO1为低电平时，AI0为0V电压，AI1为0V电压，电路处于休眠状态。
7.根据权利要求1所述的一种低成本低静态功耗的输入扩展电路，其特征在于：MCU电路模块包括MCU芯片、第四十电阻R40、第十六电容C16和第十七电容C17；第十六电容C16和第十七电容C17均为滤波电容；
MCU芯片的VDD引脚连接电源3.3V，GND引脚连接电源地GND；
DO0引脚和DO1引脚为数字输出端，AI0引脚和AI1引脚为模拟输入端；
CS-SPI引脚为SPI通信总线的片选信号，SCK-SPI引脚为SPI通信总线的时钟信号，MISO-SPI引脚为SPI通信总线的主入从出信号，MOSI_SPI引脚为SPI通信总线的主出从入信号；MOSI-SPI引脚通过第四十电阻R40接电源地GND；
MCU芯片的SCK-SPI引脚连接第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚或CE引脚；
MCU芯片的CS-SPI引脚连接第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚或CE引脚；
第一串或并入串出移位寄存器U1和第二串或并入串出移位寄存器U2的CP引脚和CE引脚有且只有一个连接MCU芯片的SCK-SPI引脚。
8.一种基于权利要求1至7中任意一项所述的低成本低静态功耗的输入扩展电路的扩展方法，其特征在于：包括以下步骤：
S0：搭建低成本低静态功耗的输入扩展电路，包括高低边开关输入检测电路模块、数字信号采集和模拟SPI通信电路模块、受控电源电路模块和MCU电路模块；高低边开关输入检测电路模块的数字输入端口IDHn和IDLn分别连接外部高边开关的输出端和外部低边开关的输出端；高低边开关输入检测电路模块通过数字输出端口DIHn和DILn连接多位数字信号采集和模拟SPI通信电路模块的数字输入端口D0～Dn；多位数字信号采集和模拟SPI通信电路模块通过SPI口连接MCU电路模块；MCU电路模块分别通过控制端DO1和检测端AI0、AI1连接受控电源电路模块的受控端DI1和检测输出端AO0、AO1；受控电源电路模块的电源输入端BAT和电源地GND分别接到外接蓄电池的正极和负极上，受控电源电路模块的电源输出端BAT-S和6.2V-S分别用于输出受控蓄电池电源BAT-S和受控6.2V稳压电源6.2V-S；
S1：3.3V电源上电后，或MCU电路模块被唤醒或复位后，DO0、DO1、AI0、AI1、CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI的初始功能都为输入；置DO1为低电平输出，DO0为高电平输出，AI0和AI1为模拟输入，CS-SPI、SCK-SPI、MISO-SPI和MOSI-SPI为SPI总线，主模式操作，SPI帧长度为16位，CS-SPI为低有效，SCK-SPI为高有效，在SCK-SPI的上升沿MCU输出MOSI-SPI，在SCK-SPI的下降沿MISO-SPI被MCU采样，不使用MOSI-SPI；
S2：置DO1为高电平，分别读取AI0和AI1的值，如果AI0对应的电压值不在8～16V，就置电源电压异常，IDLn测量值无意义；如果AI1对应的电压值不在6.2±0.2V，就置6.2V稳压输出异常，IDLn和IDHn的测量值都无意义；
S3：程序使DO0产生一个低电平持续时间为1ms的低电平脉冲，1ms后调用SPI读16位数据的子函数，读取的16位数据左移一位，其最低位Bit0为0表示IDL0所接的低边开关闭合，Bit0为1表示IDL0所接的低边开关断开，Bit1为0表示IDH0所接的高边开关断开，Bit1为1表示IDH0所接的高边开关闭合，Bit2为0表示IDL1所接的低边开关闭合，Bit2为1表示IDL1所接的低边开关断开，Bit3为0表示IDH1所接的高边开关断开，Bit3为1表示IDH1所接的高边开关闭合，以此类推，Bit14为0表示IDL7所接的低边开关闭合，Bit14为1表示IDL7所接的低边开关断开，或者Bit14为0表示IDH7所接的高边开关断开，Bit14为1表示IDH7所接的高边开关闭合，Bit15无意义忽略；
S4：程序每隔10ms使DO0产生一个1ms的低电平脉冲，并在1ms后调用SPI读16位数据的子函数，如果Bitn，n＝0～14，的连续3次采样值都相同，就判定相应的高边开关或低边开关的状态为有效采样值状态，否则就判定为干扰信号，且相应的高边开关或低边开关的状态为上一次有效采样值状态；
S5：程序每隔100ms读取一次AI0和AI1的值，并根据AI0对应的电压值判定电源电压是否异常，如AI0异常，IDLn的测量值无意义，并根据AI1对应的电压值判定6.2V稳压输出是否异常，如AI1异常，IDLn和IDHn的测量值都无意义；
S6：在休眠状态下，DO1输出悬空，DO1为低电平，BAT-S和6.2V-S都输出0V电压，降低电路静态功耗，关断3.3V电源，BAT-S和6.2V-S也都是输出0V，进一步的降低电路静态功耗。
9.根据权利要求8所述的扩展方法，其特征在于：所述的步骤S4中，具体步骤为：
S41：MCU激活受控电源“BAT-S”和“6.2V-S”；
S42：MCU检测判断“BAT-S”和“6.2V-S”是否正确输出；
S43：MCU用SPI指令读取“DIHn，n＝0～7”和“DILn，n＝0～7”的值，如果“DIHn”或“DILn”连续3次采样值相同，则判定相应的高低边开关的状态为有效采样值状态，否则判定为干扰信号，且相应的高低边开关的状态保持上一次有效采样值状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210766306.2A CN115061964B (zh) | 2022-06-30 | 2022-06-30 | 一种低成本低静态功耗的输入扩展电路和扩展方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210766306.2A CN115061964B (zh) | 2022-06-30 | 2022-06-30 | 一种低成本低静态功耗的输入扩展电路和扩展方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115061964A CN115061964A (zh) | 2022-09-16 |
| CN115061964B true CN115061964B (zh) | 2023-10-20 |
Family
ID=83203375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210766306.2A Active CN115061964B (zh) | 2022-06-30 | 2022-06-30 | 一种低成本低静态功耗的输入扩展电路和扩展方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115061964B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099153A (en) * | 1990-08-13 | 1992-03-24 | Dallas Semiconductor Corporation | Frequency-independent monitor circuit |
| CN103914014A (zh) * | 2014-03-21 | 2014-07-09 | 东风商用车有限公司 | 一种汽车开关信号自适应识别采集系统 |
| CN204496211U (zh) * | 2015-01-23 | 2015-07-22 | 安徽白鹭电子科技有限公司 | 一种带有标准spi总线接口的扩展io口电路 |
| CN105373507A (zh) * | 2015-09-25 | 2016-03-02 | 河南英飞网络技术股份有限公司 | 一种通用串行总线端口功能的扩展装置及方法 |
| CN111679609A (zh) * | 2020-06-18 | 2020-09-18 | 云南航天神州汽车有限公司 | 一种基于功能安全设计的32位整车控制器系统 |
| CN111830867A (zh) * | 2020-06-28 | 2020-10-27 | 东风电驱动系统有限公司 | 一种三态开关信号采集电路及方法 |
| CN112259414A (zh) * | 2020-09-18 | 2021-01-22 | 力神动力电池系统有限公司 | 一种直流接触器线圈的低边驱动自保持电路 |
| CN213581791U (zh) * | 2020-10-28 | 2021-06-29 | 北京宏光星宇科技发展有限公司 | 一种模拟spi接口扩展输入输出接口的电路 |
| CN113376431A (zh) * | 2021-06-28 | 2021-09-10 | 东风汽车集团股份有限公司 | 一种高精度电压检测电路和检测方法 |
| WO2021233318A1 (zh) * | 2020-05-20 | 2021-11-25 | 宁波中车新能源科技有限公司 | 一种基于超级电容无源cms均衡电路与方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11347298B2 (en) * | 2019-10-09 | 2022-05-31 | Dell Products L.P. | System for reducing power consumption upon loss of main power in an information handling system |
-
2022
- 2022-06-30 CN CN202210766306.2A patent/CN115061964B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099153A (en) * | 1990-08-13 | 1992-03-24 | Dallas Semiconductor Corporation | Frequency-independent monitor circuit |
| CN103914014A (zh) * | 2014-03-21 | 2014-07-09 | 东风商用车有限公司 | 一种汽车开关信号自适应识别采集系统 |
| CN204496211U (zh) * | 2015-01-23 | 2015-07-22 | 安徽白鹭电子科技有限公司 | 一种带有标准spi总线接口的扩展io口电路 |
| CN105373507A (zh) * | 2015-09-25 | 2016-03-02 | 河南英飞网络技术股份有限公司 | 一种通用串行总线端口功能的扩展装置及方法 |
| WO2021233318A1 (zh) * | 2020-05-20 | 2021-11-25 | 宁波中车新能源科技有限公司 | 一种基于超级电容无源cms均衡电路与方法 |
| CN111679609A (zh) * | 2020-06-18 | 2020-09-18 | 云南航天神州汽车有限公司 | 一种基于功能安全设计的32位整车控制器系统 |
| CN111830867A (zh) * | 2020-06-28 | 2020-10-27 | 东风电驱动系统有限公司 | 一种三态开关信号采集电路及方法 |
| CN112259414A (zh) * | 2020-09-18 | 2021-01-22 | 力神动力电池系统有限公司 | 一种直流接触器线圈的低边驱动自保持电路 |
| CN213581791U (zh) * | 2020-10-28 | 2021-06-29 | 北京宏光星宇科技发展有限公司 | 一种模拟spi接口扩展输入输出接口的电路 |
| CN113376431A (zh) * | 2021-06-28 | 2021-09-10 | 东风汽车集团股份有限公司 | 一种高精度电压检测电路和检测方法 |
Non-Patent Citations (2)
| Title |
|---|
| SPI总线扩展嵌入式PLC I/O的设计与实现;李磊;王安义;曹凤莲;李正;;计算机测量与控制(第07期);全文 * |
| 多能源动力总成控制器硬件系统设计;吴杰宏;黄河;张维竞;;传动技术(第03期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115061964A (zh) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106451385A (zh) | 静电放电保护电路与集成电路 | |
| CN206684514U (zh) | 一种车载电源控制电路 | |
| JP5030336B2 (ja) | 半導体集積回路装置 | |
| CN115061964B (zh) | 一种低成本低静态功耗的输入扩展电路和扩展方法 | |
| JP3548739B2 (ja) | 車載用電子制御装置 | |
| EP0541876A1 (en) | Overload protection circuit capable of sustaining high inrush current in the load circuit | |
| CN112860045A (zh) | 一种低电压输入掉电数据保护系统及保护方法 | |
| CN210720648U (zh) | 通用芯片开短路测试电路 | |
| CN104900264A (zh) | 一种防止spi flash开关机时数据破坏的系统及方法 | |
| CN215771010U (zh) | 一种磁保持继电器的逻辑控制电路 | |
| CN112994441B (zh) | 一种车载ecu电源输入电路 | |
| KR20180112699A (ko) | 차량용 안전 유닛을 위한 활성화 전압의 제공을 위한 장치 및 방법, 그리고 안전 장치 | |
| CN209016770U (zh) | 一种主动均衡充电保护装置及充电装置 | |
| CN209961878U (zh) | 一种面板检测的测试电路 | |
| CN219833751U (zh) | 基于电压波动检测的断电保护电路 | |
| CN220085658U (zh) | 一种存储器电路和电子设备 | |
| CN221137985U (zh) | 电源管理电路及车辆 | |
| Kitagawa et al. | An active ESD protection technique for the power domain boundary in a deep submicron IC | |
| CN213779515U (zh) | 一种应用于汽车碰撞测试仪器的自锁开关电路 | |
| CN221202150U (zh) | 端口保护电路及仪表信号输入系统 | |
| CN221519379U (zh) | 上下电控制电路及动力电池系统 | |
| CN218867968U (zh) | 电池保护系统及电子设备 | |
| CN221151018U (zh) | 掉电保持电路及控制器 | |
| CN221862671U (zh) | 一种简易软启动电路 | |
| CN212433612U (zh) | 一种驱动装置及车辆系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |