CN115050338A - 栅极驱动电路、显示面板及显示装置 - Google Patents

Abstract

本发明提供一种栅极驱动电路、显示面板及显示装置。栅极驱动电路包括多个级联的栅极驱动单元。至少一栅极驱动单元包括第一晶体管和第二晶体管，第一晶体管用于将第一电压信号传输至本级栅极驱动单元的第一节点。第二晶体管用于在将预充信号传输至本级栅极驱动单元的第一节点之前，根据前级栅极驱动单元的第一节点的电位，将第一电压信号传输至本级栅极驱动单元的第二节点。显示面板及显示装置均包括栅极驱动电路。由于本级栅极驱动单元的第二节点的电位已被提前拉低，故在本级栅极驱动单元的第一节点电位上升的过程中，本级栅极驱动单元的第一节点的电位和第二节点的电位的重合电压值得以降低。

Description

栅极驱动电路、显示面板及显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种栅极驱动电路、显示面板及显示装置。

背景技术

在如图1所示的栅极驱动单元中，在Q点预充电的过程中，如果K点的电位下降速度较慢，则在Q点电位上升和K点电位下降的过程中会存在一重合电压值VOL，若重合电压值VOL较大，则会使晶体管T1导通，影响Q点电位的预充效果。

发明内容

本发明实施例提供一种栅极驱动电路、显示面板及显示装置，可以改善第一节点电位上升和第二节点电位下降的过程中因重合电压值较大而影响第一节点电位的预充效果的问题。

本发明实施例提供一种栅极驱动电路，包括多个级联的栅极驱动单元。至少一所述栅极驱动单元包括：上拉控制模块、节点下拉维持模块以及反相模块。

所述上拉控制模块用于根据本级所述栅极驱动单元的启动信号端接收的启动控制信号，将本级所述栅极驱动单元的预充信号端接收的预充信号传输至本级所述栅极驱动单元的第一节点。

所述节点下拉维持模块电性连接于第一电压端、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的第二节点；所述节点下拉维持模块包括第一晶体管，所述第一晶体管用于根据本级所述栅极驱动单元的所述第二节点的电位，将所述第一电压端供给的第一电压信号传输至本级所述栅极驱动单元的所述第一节点。

所述反相模块电性连接于所述第一电压端、本级所述栅极驱动单元的所述第二节点以及前级所述栅极驱动单元的所述第一节点；所述反相模块包括第二晶体管，所述第二晶体管用于在将所述预充信号传输至本级所述栅极驱动单元的所述第一节点之前，根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

可选地，在本发明的一些实施例中，所述第二晶体管根据前两级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

可选地，在本发明的一些实施例中，所述启动控制信号为前六级所述栅极驱动单元的级传信号，所述预充信号为前六级所述栅极驱动单元的输出端输出的扫描信号，所述上拉控制模块包括第三晶体管，所述第三晶体管用于根据前六级所述栅极驱动单元的所述级传信号，将前六级所述栅极驱动单元的所述输出端输出的所述扫描信号传输至本级所述栅极驱动单元的所述第一节点。

可选地，在本发明的一些实施例中，所述节点下拉维持模块还电性连接于本级所述栅极驱动单元的输出端，所述节点下拉维持模块还包括第四晶体管，所述第四晶体管用于根据本级所述栅极驱动单元的所述第二节点的电位将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端。

可选地，在本发明的一些实施例中，所述反相模块还电性连接于第二电压端，所述反相模块还包括第五晶体管、第六晶体管及第七晶体管；所述第五晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至所述第七晶体管的栅极和所述第六晶体管的源极和漏极中的一个，所述第六晶体管用于根据所述第二电压端供给的第二电压信号，将所述第二电压端供给的所述第二电压信号传输至所述第七晶体管的栅极，并使所述第二电压端供给的所述第二电压信号经所述第七晶体管传输至所述第二节点。

可选地，在本发明的一些实施例中，每一所述栅极驱动单元还包括：上拉模块、级传模块、下拉模块以及自举模块。

所述上拉模块电性连接于时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的输出端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号，通过本级所述栅极驱动单元的所述输出端输出扫描信号。

所述级传模块电性连接于所述时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的级传信号端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端提供所述级传信号。

所述下拉模块电性连接于所述第一电压端、本级所述栅极驱动单元的所述第一节点、本级所述栅极驱动单元的所述输出端以及后级所述栅极驱动单元的所述输出端，用于根据后级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点及本级所述栅极驱动单元的所述输出端。

所述自举模块电性连接于本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的所述输出端，用于对本级所述栅极驱动单元的所述第一节点的电位进行自举。

可选地，在本发明的一些实施例中，所述上拉模块包括第八晶体管，所述第八晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号，通过本级所述栅极驱动单元的所述输出端输出本级所述栅极驱动单元的所述扫描信号。

所述级传模块包括第九晶体管，所述第九晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端提供所述级传信号。

所述下拉模块包括第十晶体管和第十一晶体管，所述第十晶体管用于根据后六级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点；所述第十一晶体管用于根据后六级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端。

所述自举模块包括电容，所述电容串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。

本发明实施例还提供一种显示面板，包括：多条扫描线、多条数据线、多个子像素及栅极驱动电路。

多条所述扫描线传输多个扫描信号，多条所述数据线传输多个数据信号。多个所述子像素包括多个像素驱动电路，多个所述像素驱动电路与多条所述数据线和多条所述扫描线电性连接。所述栅极驱动电路包括多个级联的栅极驱动单元，多条所述扫描线与多个所述栅极驱动单元的输出端电性连接。

至少一所述栅极驱动单元包括第一晶体管、第二晶体管、第三晶体管、第八晶体管和第十一晶体管，所述第一晶体管的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第一晶体管的源极和漏极电性连接于第一电压端和本级所述栅极驱动单元的第一节点，所述第二晶体管的栅极电性连接于前级所述栅极驱动单元的所述第一节点，所述第二晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述第二节点；所述第三晶体管的栅极电性连接于本级所述栅极驱动单元的启动信号端，所述第三晶体管的源极和漏极电性连接于本级所述栅极驱动单元的预充信号端与本级所述栅极驱动单元的所述第一节点之间；所述第八晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第八晶体管的源极和漏极电性连接于本级所述栅极驱动单元的输出端和时钟信号线之间；所述第十一晶体管的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十一晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述输出端之间。

其中，在所述第三晶体管将所述预充信号端接收到的预充信号传输至本级所述栅极驱动单元的所述第一节点之前，所述第二晶体管根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

可选地，在本发明的一些实施例中，所述第二晶体管的栅极电性连接于前两级所述栅极驱动单元的所述第一节点。

可选地，在本发明的一些实施例中，至少一所述栅极驱动单元还包括：第四晶体管、第五晶体管、第六晶体管以及第七晶体管。

所述第四晶体管的栅极电性连接于本级所述栅极驱动单元的所述第二节点，所述第四晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述输出端之间；所述第五晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点；所述第六晶体管的栅极与所述第六晶体管的源极和漏极中的一个电性连接于第二电压端；所述第五晶体管的源极和漏极电性连接于所述第一电压端和所述第七晶体管的栅极之间，所述第六晶体管的源极和漏极中的另一个电性连接于所述第七晶体管的栅极，所述第七晶体管的源极和漏极电性连接于所述第二电压端和本级所述栅极驱动单元的所述第二节点之间。

可选地，在本发明的一些实施例中，至少一所述栅极驱动单元还包括：第九晶体管、第十晶体管以及电容。

所述第九晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第九晶体管的源极和漏极电性连接于本级所述栅极驱动单元的级传信号端与所述时钟信号线之间。所述第十晶体管的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十晶体管的源极和漏极电性连接于本级所述栅极驱动单元的所述第一节点和所述第一电压端之间。所述电容串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。

本发明还提供一种显示装置，包括驱动芯片及任一上述的栅极驱动电路或任一上述的显示面板；其中，所述驱动芯片和所述栅极驱动电路电性连接。

本发明提供一种栅极驱动电路、显示面板及显示装置。栅极驱动电路包括多个级联的栅极驱动单元。至少一栅极驱动单元包括：上拉控制模块、节点下拉维持模块以及反相模块。上拉控制模块用于根据本级栅极驱动单元的启动信号端接收的启动控制信号，将本级所述栅极驱动单元的预充信号端接收的预充信号传输至本级栅极驱动单元的第一节点。节点下拉维持模块电性连接于第一电压端、本级栅极驱动单元的第一节点以及本级栅极驱动单元的第二节点。节点下拉维持模块包括第一晶体管，第一晶体管用于根据本级栅极驱动单元的第二节点的电位，将第一电压端供给的第一电压信号传输至本级栅极驱动单元的第一节点。反相模块电性连接于第一电压端、本级栅极驱动单元的第二节点以及前级栅极驱动单元的第一节点；反相模块包括第二晶体管，第二晶体管用于在将预充信号传输至本级栅极驱动单元的第一节点之前，根据前级栅极驱动单元的第一节点的电位，将第一电压端供给的第一电压信号传输至本级栅极驱动单元的第二节点。显示面板及显示装置均包括栅极驱动电路。由于在预充信号被传输至本级栅极驱动单元的第一节点之前，通过第二晶体管将第一电压端供给的第一电压信号传输至本级栅极驱动单元的第二节点。因此，可在本级栅极驱动单元的第一节点开始预充电之前，即在本级栅极驱动单元的第一节点电位上升之前，拉低本级栅极驱动单元的第二节点的电位。在本级栅极驱动单元的第一节点电位上升时，由于本级栅极驱动单元的第二节点的电位已被提前拉低，故在本级栅极驱动单元的第一节点电位上升的过程中，本级栅极驱动单元的第一节点的电位和第二节点的电位的重合电压值得以降低，从而改善第一节点电位上升和第二节点电位下降的过程中因重合电压值较大而影响第一节点电位的预充效果的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中栅极驱动单元的结构示意图及时序控制图；

图2是本发明实施例提供的栅极驱动单元的结构示意图；

图3是本发明实施例提供的第一节点、第二节点的时序图；

图4是本发明实施例提供的显示面板的结构示意图；

图5是本发明实施例提供的栅极驱动单元的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。

如图2是本发明实施例提供的栅极驱动电路的结构示意图，如图3是本发明实施例提供的第一节点、第二节点的时序图。本发明实施例提供一种栅极驱动电路，包括多个级联的栅极驱动单元。可选的，多个级联的栅极驱动单元可采用隔行级传或逐行级传的形式进行级传。

至少一所述栅极驱动单元包括：上拉控制模块100、节点下拉维持模块200以及反相模块300。

所述上拉控制模块100用于根据本级所述栅极驱动单元的启动信号端接收的启动控制信号，将本级所述栅极驱动单元的预充信号端接收的预充信号传输至本级所述栅极驱动单元的第一节点。具体的，以第N级栅极驱动单元为例，第N级栅极驱动单元的上拉控制模块100用于根据第N级栅极驱动单元的启动信号端接收的启动控制信号ST(N-m1)，将第N级栅极驱动单元的预充信号端接收的预充信号G(N-m2)传输至第N级栅极驱动单元的第一节点Q(N)。其中，N≥1，m1≥1、m2≥1。可选的，m1＝m2。

所述节点下拉维持模块200电性连接于第一电压端VSS、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的第二节点。所述节点下拉维持模块200包括第一晶体管T1。所述第一晶体管T1的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第一晶体管T1的源极和漏极电性连接于第一电压端VSS和本级所述栅极驱动单元的第一节点，所述第一晶体管T1用于根据本级所述栅极驱动单元的所述第二节点的电位，将所述第一电压端VSS供给的第一电压信号传输至本级所述栅极驱动单元的所述第一节点。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元的节点下拉维持模块200所包括的第一晶体管T1的栅极电性连接于第N级栅极驱动单元的第二节点K(N)，第一晶体管T1的源极和漏极电性连接于第一电压端VSS和第N级栅极驱动单元的第一节点Q(N)，第一晶体管T1用于根据第N级栅极驱动单元的所述第二节点K(N)的电位，将第一电压端VSS供给的第一电压信号传输至第N级栅极驱动单元的第一节点Q(N)。

所述反相模块300电性连接于所述第一电压端VSS、本级所述栅极驱动单元的所述第二节点以及前级所述栅极驱动单元的所述第一节点。所述反相模块300包括第二晶体管T2。所述第二晶体管T2的栅极电性连接于前级所述栅极驱动单元的所述第一节点，所述第二晶体管T2的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述第二节点。所述第二晶体管T2用于在将所述预充信号G(N-m2)传输至本级所述栅极驱动单元的所述第一节点之前，根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。通过在本级栅极驱动单元的第一节点开始预充电之前，拉低本级栅极驱动单元的第二节点的电位。在本级栅极驱动单元的第一节点电位上升时，由于本级栅极驱动单元的第二节点的电位已被提前拉低，故在本级栅极驱动单元的第一节点电位上升的过程中，本级栅极驱动单元的第一节点的电位和第二节点的电位的重合电压值(如图3中的VOL所示)得以降低，从而改善第一节点电位上升和第二节点电位下降的过程中因重合电压值较大而影响第一节点电位的预充效果的问题。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中反相模块300所包括的第二晶体管T2的栅极电性连接于第N-i级栅极驱动单元的第一节点Q(N-i)，第二晶体管T2的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的第二节点K(N)。在第N级栅极驱动单元的上拉控制模块100将第N级栅极驱动单元的预充信号端接收的预充信号G(N-m2)传输至第N级栅极驱动单元的第一节点Q(N)之前，第N级栅极驱动单元中的反相模块300包括的第二晶体管T2将所述第一电压端VSS供给的第一电压信号传输至第N级栅极驱动单元的第二节点K(N)。通过在第N级栅极驱动单元的第一节点Q(N)开始预充电之前，拉低第N级栅极驱动单元的第二节点K(N)的电位。在第N级栅极驱动单元的第一节点Q(N)电位上升时，由于第N级栅极驱动单元的第二节点K(N)的电位已被提前拉低，故在第N级栅极驱动单元的第一节点Q(N)电位上升的过程中，第N级栅极驱动单元的第一节点Q(N)的电位和第二节点K(N)的电位的重合电压值得以降低，从而改善第N级栅极驱动单元的第一节点Q(N)电位上升和第二节点K(N)电位下降的过程中因重合电压值较大而影响第一节点Q(N)电位的预充效果的问题。其中，i≥1。

可选地，所述第二晶体管T2根据前两级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。具体的，仍以第N级栅极驱动单元为例，所述第二晶体管T2的栅极电性连接于第N-2级栅极驱动单元的第一节点Q(N-2)。第N级栅极驱动单元的第二晶体管T2根据第N-2级栅极驱动单元的第一节点Q(N-2)的电位，将所述第一电压端VSS供给的所述第一电压信号传输至第N级栅极驱动单元的第二节点K(N)。由于第N-2级栅极驱动单元的第一节点Q(N-2)的电位变化，先于第N-1级栅极驱动单元的第一节点的电位变化。因此，可有效保证在第N级栅极驱动单元的预充信号端接收的预充信号G(N-m2)传输至第N级栅极驱动单元的第一节点Q(N)之前，即可实现对第N级栅极驱动单元的第二节点K(N)的电位下拉。同时，由于第N级栅极驱动单元的第二节点K(N)处于低电平状态时，第一晶体管T1保持截至状态，使第N级栅极驱动单元的第二晶体管T2的栅极电性连接于第N-2级栅极驱动单元的第一节点Q(N-2)，可使第N级栅极驱动单元的第一晶体管T1保持截至的时间不会太长，避免对第一晶体管T1所起的作用产生影响。

可选地，所述启动控制信号ST(N-m1)为前六级所述栅极驱动单元的级传信号，所述预充信号G(N-m2)为前六级所述栅极驱动单元的输出端输出的扫描信号。所述上拉控制模块100包括第三晶体管T3，所述第三晶体管T3的栅极电性连接于本级所述栅极驱动单元的启动信号端，所述第三晶体管T3的源极和漏极电性连接于本级所述栅极驱动单元的预充信号端与本级所述栅极驱动单元的所述第一节点之间。所述第三晶体管T3用于根据前六级所述栅极驱动单元的所述级传信号ST(N-m1)，将前六级所述栅极驱动单元的所述输出端输出的所述扫描信号G(N-m2)传输至本级所述栅极驱动单元的所述第一节点。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的启动信号端与第N-6级栅极驱动单元的级传信号端电性连接，第N-6级栅极驱动单元的级传信号端提供第N-6级栅极驱动单元的级传信号ST(N-6)；第N级栅极驱动单元中的预充信号端与第N-6级栅极驱动单元的输出端电性连接，第N-6级栅极驱动单元的输出端输出第N-6级栅极驱动单元的扫描信号G(N-6)；即m1＝m2＝6。第N级栅极驱动单元的第三晶体管T3根据第N-6级栅极驱动单元的级传信号ST(N-6)，将第N-6级栅极驱动单元的输出的扫描信号G(N-6)传输至第N级栅极驱动单元的第一节点Q(N)。

请继续参阅图3，Q(N-i)中先于ST(N-m1)的作用时间的部分，可使本级栅极驱动单元中的第二晶体管T2导通，从而拉低本级栅极驱动单元的第二节点电位。

可选地，请继续参阅图2，所述节点下拉维持模块200还电性连接于本级所述栅极驱动单元的输出端，所述节点下拉维持模块200还包括第四晶体管T4，所述第四晶体管T4的栅极电性连接于本级所述栅极驱动单元的所述第二节点，所述第四晶体管T4的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述输出端之间。所述第四晶体管T4用于根据本级所述栅极驱动单元的所述第二节点的电位将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的节点下拉维持模块200所包括的第四晶体管T4的栅极电性连接于第N级栅极驱动单元的第二节点K(N)，第四晶体管T4的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的输出端之间。第N级栅极驱动单元中的节点下拉维持模块200所包括的第四晶体管T4根据第N级栅极驱动单元的第二节点K(N)的电位，将所述第一电压端VSS供给的所述第一电压信号传输至第N级栅极驱动单元的输出端。

可选地，所述反相模块300还电性连接于第二电压端VDD，所述反相模块300还包括第五晶体管T5、第六晶体管T6及第七晶体管T7。所述第五晶体管T5的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第六晶体管T6的栅极与所述第六晶体管T6的源极和漏极中的一个电性连接于第二电压端VDD，所述第五晶体管T5的源极和漏极电性连接于所述第一电压端VSS和所述第七晶体管T7的栅极之间，所述第六晶体管T6的源极和漏极中的另一个电性连接于所述第七晶体管T7的栅极，所述第七晶体管T7的源极和漏极电性连接于所述第二电压端VDD和本级所述栅极驱动单元的所述第二节点之间。所述第五晶体管T5用于根据本级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端VSS供给的所述第一电压信号传输至所述第七晶体管T7的栅极和所述第六晶体管T6的源极和漏极中的一个，所述第六晶体管T6用于根据所述第二电压端VDD供给的第二电压信号，将所述第二电压端VDD供给的所述第二电压信号传输至所述第七晶体管T7的栅极，并使所述第二电压端VDD供给的所述第二电压信号经所述第七晶体管T7传输至本级所述栅极驱动单元的所述第二节点。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第五晶体管T5的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，第七晶体管T7的源极和漏极电性连接于所述第二电压端VDD和第N级栅极驱动单元的第二节点K(N)之间。第五晶体管T5根据第N级栅极驱动单元的第一节点Q(N)的电位，将所述第一电压端VSS供给的所述第一电压信号传输至第七晶体管T7的栅极和第六晶体管T6的源极和漏极中的一个，第六晶体管T6根据所述第二电压端VDD供给的第二电压信号，将第二电压端VDD供给的第二电压信号传输至第七晶体管T7的栅极，并使第二电压端VDD供给的第二电压信号经第七晶体管T7传输至第N级栅极驱动单元的第二节点K(N)。

可选地，至少一所述栅极驱动单元还包括：上拉模块400、级传模块500、下拉模块600以及自举模块700。

所述上拉模块400电性连接于时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的输出端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号CK/XCK，通过本级所述栅极驱动单元的所述输出端输出本级所述栅极驱动单元的扫描信号。

可选的，所述上拉模块400包括第八晶体管T8，所述第八晶体管T8的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第八晶体管T8的源极和漏极电性连接于本级所述栅极驱动单元的输出端和时钟信号线之间。所述第八晶体管T8用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号CK/XCK，通过本级所述栅极驱动单元的所述输出端输出本级所述栅极驱动单元的所述扫描信号。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第八晶体管T8的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，所述第八晶体管T8的源极和漏极电性连接于第N级栅极驱动单元的输出端和时钟信号线之间。第N级栅极驱动单元的第八晶体管T8根据第N级栅极驱动单元的第一节点Q(N)的电位及所述时钟信号线传输的时钟信号CK/XCK，通过第N级栅极驱动单元的输出端输出第N级栅极驱动单元的扫描信号G(N)。

所述级传模块500电性连接于所述时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的级传信号端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号CK/XCK，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端传输所述级传信号。

可选的，所述级传模块500包括第九晶体管T9，所述第九晶体管T9的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第九晶体管T9的源极和漏极电性连接于本级所述栅极驱动单元的级传信号端与所述时钟信号线之间。所述第九晶体管T9用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号CK/XCK，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端提供所述级传信号。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第九晶体管T9的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，第九晶体管T9的源极和漏极电性连接于第N级栅极驱动单元的级传信号端与所述时钟信号线之间。第N级栅极驱动单元的第九晶体管T9根据第N级栅极驱动单元的第一节点Q(N)的电位及所述时钟信号线传输的所述时钟信号CK/XCK，通过第N级栅极驱动单元的级传信号端向后级的栅极驱动单元的启动信号端提供第N级级传信号ST(N)。

所述下拉模块600电性连接于所述第一电压端VSS、本级所述栅极驱动单元的所述第一节点、本级所述栅极驱动单元的所述输出端以及后级所述栅极驱动单元的所述输出端，用于根据后级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点及本级所述栅极驱动单元的所述输出端。

可选的，所述下拉模块600包括第十晶体管T10和第十一晶体管T11。

所述第十晶体管T10的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十晶体管T10的源极和漏极电性连接于本级所述栅极驱动单元的所述第一节点和所述第一电压端VSS之间。所述第十晶体管T10用于根据后级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点。

所述第十一晶体管T11的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十一晶体管T11的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述输出端之间。所述第十一晶体管T11用于根据后级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端。

可选的，本级所述栅极驱动单元的所述第十晶体管T10和所述第十一晶体管T11的栅极均电性连接于后六级所述栅极驱动单元的所述输出端。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第十晶体管T10和第十一晶体管T11的栅极均电性连接于第N+m3级栅极驱动单元的输出端，第十晶体管T10的源极和漏极电性连接于第N级栅极驱动单元的第一节点Q(N)和所述第一电压端VSS之间,第十一晶体管T11的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的输出端之间。第N级栅极驱动单元的第十晶体管T10根据第N+m3级栅极驱动单元的输出端输出的第N+m3级扫描信号G(N+m3)，将所述第一电压端VSS供给的所述第一电压信号传输至第N级栅极驱动单元的第一节点Q(N)。第N级栅极驱动单元的第十一晶体管T11根据第N+m3级栅极驱动单元的输出端输出的第N+m3级扫描信号G(N+m3)，将所述第一电压端VSS供给的所述第一电压信号传输至第N级栅极驱动单元的输出端。其中，m3≥1。

所述自举模块700电性连接于本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的所述输出端，用于对本级所述栅极驱动单元的所述第一节点的电位进行自举。

可选地，所述自举模块700包括电容Cbt，所述电容Cbt串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中自举模块700所包括的电容Cbt串联于第N级栅极驱动单元的第一节点Q(N)和第N级栅极驱动单元的输出端之间。

可选的，至少一所述栅极驱动单元的所述节点下拉维持模块200还包括第十二晶体管，所述第十二晶体管的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第十二晶体管的源极和漏极电性连接于第一电压端VSS和本级所述栅极驱动单元的级传信号端。所述第十二晶体管用于根据本级所述栅极驱动单元的所述第二节点的电位，将所述第一电压端VSS供给的第一电压信号传输至本级所述栅极驱动单元的所述级传信号端。

可选的，至少一所述栅极驱动单元可包括两所述反相模块300及两所述节点下拉维持模块200。两所述反相模块300和两所述节点下拉维持模块200相互配合而轮流工作。相应的，在所述栅极驱动单元包括两所述反相模块300及两所述节点下拉维持模块200时，所述栅极驱动单元中包括两个所述第二节点。两所述反相模块300可呈对称设置，且两所述反相模块300电性连接的第二电压端VDD输出的第二电压信号相位相反；两所述节点下拉维持模块200呈对称设置。

本发明实施例还提供一种显示面板，包括任一上述的栅极驱动单元。

如图4是本发明实施例提供的显示面板的结构示意图；如图5是本发明实施例提供的栅极驱动单元的结构示意图。本发明还提供一种显示面板。可选的，所述显示面板包括液晶显示面板、自发光显示面板、量子点显示面板等。

所述显示面板包括：多条扫描线SL、多条数据线DL、多个子像素PE及栅极驱动电路GOA。

多条所述扫描线SL传输多个扫描信号，多条所述数据线传输多个数据信号。多个所述子像素PE包括多个像素驱动电路，多个所述像素驱动电路与多条所述数据线DL和多条所述扫描线SL电性连接。所述栅极驱动电路GOA包括多个级联的栅极驱动单元，多条所述扫描线SL与多个所述栅极驱动单元的输出端电性连接。可选的，多个所述子像素PE位于所述显示面板的显示区内，所述栅极驱动电路GOA位于所述显示面板的非显示区内。

至少一所述栅极驱动单元包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第八晶体管T8和第十一晶体管T11。

所述第一晶体管T1的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第一晶体管T1的源极和漏极电性连接于第一电压端VSS和本级所述栅极驱动单元的第一节点。

所述第二晶体管T2的栅极电性连接于前级所述栅极驱动单元的所述第一节点，所述第二晶体管T2的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述第二节点。

所述第三晶体管T3的栅极电性连接于本级所述栅极驱动单元的启动信号端，所述第三晶体管T3的源极和漏极电性连接于本级所述栅极驱动单元的预充信号端与本级所述栅极驱动单元的所述第一节点之间。在所述第三晶体管T3将所述预充信号端接收到的预充信号传输至本级所述栅极驱动单元的所述第一节点之前，所述第二晶体管T2根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端VSS供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点，以在本级所述栅极驱动单元的所述第一节点预充电之前，拉低本级所述栅极驱动单元的所述第二节点的电位。

可选地，所述第二晶体管T2的栅极电性连接于前两级所述栅极驱动单元的所述第一节点。

具体的，以第N级栅极驱动单元为例，第N级栅极驱动单元的第一晶体管T1的栅极电性连接于第N级栅极驱动单元的第二节点K(N)，第一晶体管T1的源极和漏极电性连接于第一电压端VSS和第N级栅极驱动单元的第一节点Q(N)。第二晶体管T2的栅极电性连接于第N-i级栅极驱动单元的第一节点Q(N-i)，第二晶体管T2的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的第二节点K(N)。其中，i≥1。进一步的，第二晶体管T2的栅极电性连接于第N-2级栅极驱动单元的第一节点Q(N-2)。第三晶体管T3的栅极电性连接于第N级所述栅极驱动单元的启动信号端，第三晶体管T3的源极和漏极电性连接于第N级栅极驱动单元的预充信号端与第N级栅极驱动单元的第一节点Q(N)之间。

可选地，第N级栅极驱动单元的启动信号端接收的启动控制信号ST(N-m1)为第N-6级所述栅极驱动单元的级传信号端供给的级传信号ST(N-6)，第N级栅极驱动单元的预充信号端接收的预充信号G(N-m2)为第N-6级所述栅极驱动单元的输出端输出的第N-6级扫描信号G(N-6)。可以理解的，m1和m2也可为其他整数。

所述第八晶体管T8的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第八晶体管T8的源极和漏极电性连接于本级所述栅极驱动单元的输出端和时钟信号线之间。其中，时钟信号线传输的时钟信号CK/XCK。

所述第十一晶体管T11的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十一晶体管T11的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述输出端之间。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元的第八晶体管T8的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，所述第八晶体管T8的源极和漏极电性连接于第N级栅极驱动单元的输出端和时钟信号线之间。第十一晶体管T11的栅极电性连接于第N+m3级栅极驱动单元的输出端，第十一晶体管T11的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的输出端之间。

可选地，至少一所述栅极驱动单元还包括：第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7。

所述第四晶体管T4的栅极电性连接于本级所述栅极驱动单元的所述第二节点，所述第四晶体管T4的源极和漏极电性连接于所述第一电压端VSS和本级所述栅极驱动单元的所述输出端之间；所述第五晶体管T5的栅极电性连接于本级所述栅极驱动单元的所述第一节点；所述第六晶体管T6的栅极与所述第六晶体管T6的源极和漏极中的一个电性连接于第二电压端VDD；所述第五晶体管T5的源极和漏极电性连接于所述第一电压端VSS和所述第七晶体管T7的栅极之间，所述第六晶体管T6的源极和漏极中的另一个电性连接于所述第七晶体管T7的栅极，所述第七晶体管T7的源极和漏极电性连接于所述第二电压端VDD和本级所述栅极驱动单元的所述第二节点之间。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第四晶体管T4的栅极电性连接于第N级栅极驱动单元的第二节点K(N)，第四晶体管T4的源极和漏极电性连接于所述第一电压端VSS和第N级栅极驱动单元的输出端之间。第五晶体管T5的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，第七晶体管T7的源极和漏极电性连接于所述第二电压端VDD和第N级栅极驱动单元的第二节点K(N)之间。

可选地，至少一所述栅极驱动单元还包括：第九晶体管T9、第十晶体管T10以及电容Cbt。

所述第九晶体管T9的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第九晶体管T9的源极和漏极电性连接于本级所述栅极驱动单元的级传信号端与所述时钟信号线之间。所述第十晶体管T10的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十晶体管T10的源极和漏极电性连接于本级所述栅极驱动单元的所述第一节点和所述第一电压端VSS之间。所述电容Cbt串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。

具体的，仍以第N级栅极驱动单元为例，第N级栅极驱动单元中的第九晶体管T9的栅极电性连接于第N级栅极驱动单元的第一节点Q(N)，第九晶体管T9的源极和漏极电性连接于第N级栅极驱动单元的级传信号端与所述时钟信号线之间。第十晶体管T10和第十一晶体管T11的栅极均电性连接于第N+m3级栅极驱动单元的输出端，第十晶体管T10的源极和漏极电性连接于第N级栅极驱动单元的第一节点Q(N)和所述第一电压端VSS之间。可选的，第N级栅极驱动单元的第十晶体管T10和第十一晶体管T11的栅极均电性连接于第N+6级栅极驱动单元的输出端。其中，第N+6级栅极驱动单元的输出端输出第N+6级扫描信号G(N+6)。可以理解的，m3也可为其他整数。

可选的，至少一所述栅极驱动单元可包括与第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6及第七晶体管T7对称的晶体管，在此不再进行赘述。

可选的，至少一所述栅极驱动单元还包括第十二晶体管，所述第十二晶体管的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第十二晶体管的源极和漏极电性连接于第一电压端和本级所述栅极驱动单元的级传信号端。

本发明还提供一种显示装置，包括驱动芯片及任一上述的栅极驱动电路或任一上述的显示面板；其中，所述驱动芯片和所述栅极驱动电路电性连接，所述驱动芯片用于为所述栅极驱动电路提供包括时钟信号在内的多个控制信号。

可以理解地，所述显示装置包括可移动显示装置(如笔记本电脑、手机等)、固定终端(如台式电脑、电视等)、测量装置(如运动手环、测温仪等)等。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种栅极驱动电路，其特征在于，包括多个级联的栅极驱动单元，至少一所述栅极驱动单元包括：

上拉控制模块，用于根据本级所述栅极驱动单元的启动信号端接收的启动控制信号，将本级所述栅极驱动单元的预充信号端接收的预充信号传输至本级所述栅极驱动单元的第一节点；

节点下拉维持模块，电性连接于第一电压端、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的第二节点；所述节点下拉维持模块包括第一晶体管，所述第一晶体管用于根据本级所述栅极驱动单元的所述第二节点的电位，将所述第一电压端供给的第一电压信号传输至本级所述栅极驱动单元的所述第一节点；以及，

反相模块，电性连接于所述第一电压端、本级所述栅极驱动单元的所述第二节点以及前级所述栅极驱动单元的所述第一节点；所述反相模块包括第二晶体管，所述第二晶体管用于在将所述预充信号传输至本级所述栅极驱动单元的所述第一节点之前，根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第二晶体管根据前两级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述启动控制信号为前六级所述栅极驱动单元的级传信号，所述预充信号为前六级所述栅极驱动单元的输出端输出的扫描信号，所述上拉控制模块包括第三晶体管，所述第三晶体管用于根据前六级所述栅极驱动单元的所述级传信号，将前六级所述栅极驱动单元的所述输出端输出的所述扫描信号传输至本级所述栅极驱动单元的所述第一节点。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述节点下拉维持模块还电性连接于本级所述栅极驱动单元的输出端，所述节点下拉维持模块还包括第四晶体管，所述第四晶体管用于根据本级所述栅极驱动单元的所述第二节点的电位将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端。

5.根据权利要求1所述的栅极驱动电路，其特征在于，

所述反相模块还电性连接于第二电压端，所述反相模块还包括第五晶体管、第六晶体管及第七晶体管；所述第五晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至所述第七晶体管的栅极和所述第六晶体管的源极和漏极中的一个，所述第六晶体管用于根据所述第二电压端供给的第二电压信号，将所述第二电压端供给的所述第二电压信号传输至所述第七晶体管的栅极，并使所述第二电压端供给的所述第二电压信号经所述第七晶体管传输至所述第二节点。

6.根据权利要求3所述的栅极驱动电路，其特征在于，每一所述栅极驱动单元还包括：

上拉模块，电性连接于时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的输出端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号，通过本级所述栅极驱动单元的所述输出端输出扫描信号；

级传模块，电性连接于所述时钟信号线、本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的级传信号端，用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端提供所述级传信号；

下拉模块，电性连接于所述第一电压端、本级所述栅极驱动单元的所述第一节点、本级所述栅极驱动单元的所述输出端以及后级所述栅极驱动单元的所述输出端，用于根据后级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点及本级所述栅极驱动单元的所述输出端；以及，

自举模块，电性连接于本级所述栅极驱动单元的所述第一节点以及本级所述栅极驱动单元的所述输出端，用于对本级所述栅极驱动单元的所述第一节点的电位进行自举。

7.根据权利要求6所述的栅极驱动电路，其特征在于，

所述上拉模块包括第八晶体管，所述第八晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的时钟信号，通过本级所述栅极驱动单元的所述输出端输出本级所述栅极驱动单元的所述扫描信号；

所述级传模块包括第九晶体管，所述第九晶体管用于根据本级所述栅极驱动单元的所述第一节点的电位及所述时钟信号线传输的所述时钟信号，通过本级所述栅极驱动单元的所述级传信号端向后级的所述栅极驱动单元的所述启动信号端提供所述级传信号；

所述下拉模块包括第十晶体管和第十一晶体管，所述第十晶体管用于根据后六级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第一节点；所述第十一晶体管用于根据后六级所述栅极驱动单元的所述输出端输出的所述扫描信号，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述输出端；

所述自举模块包括电容，所述电容串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。

8.一种显示面板，其特征在于，包括：

多条扫描线，传输多个扫描信号；

多条数据线，传输多个数据信号；

多个子像素，包括多个像素驱动电路，多个所述像素驱动电路与多条所述数据线和多条所述扫描线电性连接；以及，

栅极驱动电路，包括多个级联的栅极驱动单元，多条所述扫描线与多个所述栅极驱动单元的输出端电性连接；至少一所述栅极驱动单元包括第一晶体管、第二晶体管、第三晶体管、第八晶体管和第十一晶体管，所述第一晶体管的栅极电性连接于本级的所述栅极驱动单元的第二节点，所述第一晶体管的源极和漏极电性连接于第一电压端和本级所述栅极驱动单元的第一节点，所述第二晶体管的栅极电性连接于前级所述栅极驱动单元的所述第一节点，所述第二晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述第二节点；所述第三晶体管的栅极电性连接于本级所述栅极驱动单元的启动信号端，所述第三晶体管的源极和漏极电性连接于本级所述栅极驱动单元的预充信号端与本级所述栅极驱动单元的所述第一节点之间；所述第八晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第八晶体管的源极和漏极电性连接于本级所述栅极驱动单元的输出端和时钟信号线之间；所述第十一晶体管的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十一晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述输出端之间；

其中，在所述第三晶体管将所述预充信号端接收到的预充信号传输至本级所述栅极驱动单元的所述第一节点之前，所述第二晶体管根据前级所述栅极驱动单元的所述第一节点的电位，将所述第一电压端供给的所述第一电压信号传输至本级所述栅极驱动单元的所述第二节点。

9.根据权利要求8所述的显示面板，其特征在于，所述第二晶体管的栅极电性连接于前两级所述栅极驱动单元的所述第一节点。

10.根据权利要求8所述的显示面板，其特征在于，至少一所述栅极驱动单元还包括：

第四晶体管，所述第四晶体管的栅极电性连接于本级所述栅极驱动单元的所述第二节点，所述第四晶体管的源极和漏极电性连接于所述第一电压端和本级所述栅极驱动单元的所述输出端之间；

第五晶体管，所述第五晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点；

第六晶体管，所述第六晶体管的栅极与所述第六晶体管的源极和漏极中的一个电性连接于第二电压端；以及，

第七晶体管，所述第五晶体管的源极和漏极电性连接于所述第一电压端和所述第七晶体管的栅极之间，所述第六晶体管的源极和漏极中的另一个电性连接于所述第七晶体管的栅极，所述第七晶体管的源极和漏极电性连接于所述第二电压端和本级所述栅极驱动单元的所述第二节点之间。

11.根据权利要求8所述的显示面板，其特征在于，至少一所述栅极驱动单元还包括：

第九晶体管，所述第九晶体管的栅极电性连接于本级所述栅极驱动单元的所述第一节点，所述第九晶体管的源极和漏极电性连接于本级所述栅极驱动单元的级传信号端与所述时钟信号线之间；

第十晶体管，所述第十晶体管的栅极电性连接于后级所述栅极驱动单元的所述输出端，所述第十晶体管的源极和漏极电性连接于本级所述栅极驱动单元的所述第一节点和所述第一电压端之间；以及，

电容，所述电容串联于本级所述栅极驱动单元的所述第一节点和本级所述栅极驱动单元的所述输出端之间。

12.一种显示装置，其特征在于，包括驱动芯片及如权利要求1～7任一所述的栅极驱动电路或如8～11任一所述的显示面板；其中，所述驱动芯片和所述栅极驱动电路电性连接。

Images